JP2607649B2 - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JP2607649B2 JP2607649B2 JP63310563A JP31056388A JP2607649B2 JP 2607649 B2 JP2607649 B2 JP 2607649B2 JP 63310563 A JP63310563 A JP 63310563A JP 31056388 A JP31056388 A JP 31056388A JP 2607649 B2 JP2607649 B2 JP 2607649B2
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- terminal
- terminals
- electrostatic discharge
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 3
- 230000003068 static effect Effects 0.000 description 17
- 230000005611 electricity Effects 0.000 description 16
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【発明の詳細な説明】 〔概要〕 内蔵する半導体メモリに情報を記憶するメモリカード
に関し、 静電気による記録情報の破壊などを防止することを目
的とし、 少なくとも一部が導電体の部材で構成された筐体内に
半導体メモリを内蔵し、電源配線及び信号線のいずれか
に接続された複数個の端子を有するメモリカードにおい
て、前記電源配線及び信号線のいずれにも非接続で、か
つ、その一端が前記導電体の部材に接続された静電気放
電用端子を具備するように構成する。
に関し、 静電気による記録情報の破壊などを防止することを目
的とし、 少なくとも一部が導電体の部材で構成された筐体内に
半導体メモリを内蔵し、電源配線及び信号線のいずれか
に接続された複数個の端子を有するメモリカードにおい
て、前記電源配線及び信号線のいずれにも非接続で、か
つ、その一端が前記導電体の部材に接続された静電気放
電用端子を具備するように構成する。
本発明はメモリカードに係り、特に内蔵する半導体メ
モリに情報を記憶するメモリカードに関する。
モリに情報を記憶するメモリカードに関する。
フロッピ・ディスクと同様に、取扱いが容易でランダ
ムアクセスが可能な、可搬性のよい大容量記憶装置とし
て、メモリカードが知られている。かかるメモリカード
は、人間が手に持ち、これを例えば装置のコネクタに端
子を挿入してから、任意の情報を内蔵する半導体メモリ
に書き込んだり、あるいは記憶情報を読み出す。
ムアクセスが可能な、可搬性のよい大容量記憶装置とし
て、メモリカードが知られている。かかるメモリカード
は、人間が手に持ち、これを例えば装置のコネクタに端
子を挿入してから、任意の情報を内蔵する半導体メモリ
に書き込んだり、あるいは記憶情報を読み出す。
従って、人体の静電気により、記憶情報が破壊されな
いようにすることが必要となる。
いようにすることが必要となる。
第７図（Ａ），（Ｂ）は従来のメモリカードの一例の
構造を示す断面図と平面図を示す。同図（Ａ），（Ｂ）
において、メモリカード１はモールド枠２と、平板状で
導電性の上カバー３と、平板状で導電性の下カバー４と
により囲繞された偏平空間内に半導体メモリIC5などが
収納配置されており、また複数個の端子61〜6Nがモール
ド枠２を貫通して一部が外部に露出された構成とされて
いる。
構造を示す断面図と平面図を示す。同図（Ａ），（Ｂ）
において、メモリカード１はモールド枠２と、平板状で
導電性の上カバー３と、平板状で導電性の下カバー４と
により囲繞された偏平空間内に半導体メモリIC5などが
収納配置されており、また複数個の端子61〜6Nがモール
ド枠２を貫通して一部が外部に露出された構成とされて
いる。
上記の端子61,6Nの各他端は、前記したIC5の電源配線
であるVcc配線７とVss配線８に夫々接続されている。Vs
s配線８の他端は第７図（Ａ）に示す如く上カバー３と
下カバー４の両方に夫々接続されている。
であるVcc配線７とVss配線８に夫々接続されている。Vs
s配線８の他端は第７図（Ａ）に示す如く上カバー３と
下カバー４の両方に夫々接続されている。
かかる構造のメモリカード１において、従来は人間が
上カバー３と下カバー４とを手で把持し、コネクタに端
子61〜6Nを挿入してから所要の操作を行なって端子62〜
6N-1に入力された情報をIC5に書き込んだり、書き込ま
れている情報を読み出すようにしていた。
上カバー３と下カバー４とを手で把持し、コネクタに端
子61〜6Nを挿入してから所要の操作を行なって端子62〜
6N-1に入力された情報をIC5に書き込んだり、書き込ま
れている情報を読み出すようにしていた。
しかるに、メモリカード１を持っている人間が静電気
を帯電していると、メモリカード１をコネクタへ差し込
んだときにこの静電気が人体→メモリカード１のVss配
線８→コネクタのVss、の経路で放電される。このた
め、上記の放電の際にメモリカード１のVss配線８の電
位が急激に、かつ、一時的に極めて大きく変化する。
を帯電していると、メモリカード１をコネクタへ差し込
んだときにこの静電気が人体→メモリカード１のVss配
線８→コネクタのVss、の経路で放電される。このた
め、上記の放電の際にメモリカード１のVss配線８の電
位が急激に、かつ、一時的に極めて大きく変化する。
この場合、IC5がスタティック・ランダム・アクセス
・メモリ（SRAM）であるときは、SRAMがメモリカード１
内のバッテリ（図示せず）からの電源電圧Vss,Vccで記
憶情報を保持しているが、上記の静電気放電によるVss
配線８の電位の極めて大なる変化によってライトイネー
ブル端子の電位がライトモードになったりして保持して
いる記憶情報が破壊されてしまい、更には最悪の場合は
半導体素子が破壊されることもあった。
・メモリ（SRAM）であるときは、SRAMがメモリカード１
内のバッテリ（図示せず）からの電源電圧Vss,Vccで記
憶情報を保持しているが、上記の静電気放電によるVss
配線８の電位の極めて大なる変化によってライトイネー
ブル端子の電位がライトモードになったりして保持して
いる記憶情報が破壊されてしまい、更には最悪の場合は
半導体素子が破壊されることもあった。
本発明は上記の点に鑑みてなされたもので、静電気に
よる記憶情報の破壊などを防止できるメモリカードを提
供することを目的とする。
よる記憶情報の破壊などを防止できるメモリカードを提
供することを目的とする。
本発明のメモリカードは、電源配線及び信号線のいず
れにも非接続で、かつ、その一端が筐体の一部を構成し
ている導電体の部材に接続された静電気放電用端子を具
備したものである。
れにも非接続で、かつ、その一端が筐体の一部を構成し
ている導電体の部材に接続された静電気放電用端子を具
備したものである。
静電気放電用端子の一端が導電体の部材に接続され、
かつ、信号線や電源配線に非接続とされているから、帯
電した人体からの静電気は、上記の導電体の部材から静
電気放電用端子を介して放電される。
かつ、信号線や電源配線に非接続とされているから、帯
電した人体からの静電気は、上記の導電体の部材から静
電気放電用端子を介して放電される。
従って、静電気による放電はメモリカード内の電源配
線を経由して行なわれないから、メモリカード内の半導
体メモリの電源電圧が静電気による放電があっても殆ど
変化しないようにすることができる。
線を経由して行なわれないから、メモリカード内の半導
体メモリの電源電圧が静電気による放電があっても殆ど
変化しないようにすることができる。
第１図（Ａ），（Ｂ）は本発明の第１実施例の構造を
示す断面図と平面図を示す。同図（Ａ），（Ｂ）におい
て、第７図（Ａ），（Ｂ）と同一構成部分には同一符号
を付し、その説明を省略する。第１図（Ａ），（Ｂ）に
おいて、10はメモリカードで、半導体メモリIC5を内蔵
すると共に、筐体の一部を構成する上カバー３と下カバ
ー４とが導電体で構成されていることは、前記した通り
である。
示す断面図と平面図を示す。同図（Ａ），（Ｂ）におい
て、第７図（Ａ），（Ｂ）と同一構成部分には同一符号
を付し、その説明を省略する。第１図（Ａ），（Ｂ）に
おいて、10はメモリカードで、半導体メモリIC5を内蔵
すると共に、筐体の一部を構成する上カバー３と下カバ
ー４とが導電体で構成されていることは、前記した通り
である。
また、111〜11Nは端子で、モールド枠２を貫通して一
端がメモリカード10の外部に露出され、かつ、他端がメ
モリカード10の内部に在るよう構成されている。端子11
1〜11Nのうち端子111と11Nの各他端はVss配線8,Vcc配線
７に夫々接続されており、残りの端子112〜11N-1の各他
端は夫々対応する信号線（図示せず）に接続されてい
る。なお、前記したVss配線８は従来と異なり、上カバ
ー３及び下カバー４には夫々接続されていない。
端がメモリカード10の外部に露出され、かつ、他端がメ
モリカード10の内部に在るよう構成されている。端子11
1〜11Nのうち端子111と11Nの各他端はVss配線8,Vcc配線
７に夫々接続されており、残りの端子112〜11N-1の各他
端は夫々対応する信号線（図示せず）に接続されてい
る。なお、前記したVss配線８は従来と異なり、上カバ
ー３及び下カバー４には夫々接続されていない。
また12は静電気放電用端子で、モールド枠２を貫通し
て一端がメモリカード10の外部に露出され、その他端が
メモリカード10の内部に在り、かつ、接続線13を介して
直接に上カバー３と下カバー４に夫々接続されている。
て一端がメモリカード10の外部に露出され、その他端が
メモリカード10の内部に在り、かつ、接続線13を介して
直接に上カバー３と下カバー４に夫々接続されている。
本実施例によれば、従来のメモリカード１に比べて端
子数が１個多くなるので、端子111〜11N及び12が夫々挿
入されるコネクタ側も挿入部が従来より１つ多く設けら
れ、かつ、端子12が挿入される挿入部は端子12の一端を
GND電位にするよう構成されている。
子数が１個多くなるので、端子111〜11N及び12が夫々挿
入されるコネクタ側も挿入部が従来より１つ多く設けら
れ、かつ、端子12が挿入される挿入部は端子12の一端を
GND電位にするよう構成されている。
これにより、帯電した人間が手でメモリカード10を把
持してコネクタに端子111〜11N及び12を挿入した場合に
は、その時に人体の静電気が人体→上カバー3,下方カバ
ー４→接続線13→端子12→コネクタ部なる経路で放電さ
れる。従ってVss配線８には放電電流は流れず、半導体
メモリICの記憶情報の破壊を防止することができる。
持してコネクタに端子111〜11N及び12を挿入した場合に
は、その時に人体の静電気が人体→上カバー3,下方カバ
ー４→接続線13→端子12→コネクタ部なる経路で放電さ
れる。従ってVss配線８には放電電流は流れず、半導体
メモリICの記憶情報の破壊を防止することができる。
次に本発明の第２実施例について第２図に示す構造図
と共に説明する。第２図（Ａ），（Ｂ）中、第１図
（Ａ），（Ｂ）と同一構成部分には同一符号を付し、そ
の説明を省略する。第２図（Ａ），（Ｂ）において、20
はメモリカードで、静電気放電用端子12を有することは
第１実施例と同様であるが、静電気放電用端子12の他端
をメモリカード20内で抵抗21を介して接続線22により上
カバー３及び下カバー４に夫々接続した点が第１実施例
と異なる。
と共に説明する。第２図（Ａ），（Ｂ）中、第１図
（Ａ），（Ｂ）と同一構成部分には同一符号を付し、そ
の説明を省略する。第２図（Ａ），（Ｂ）において、20
はメモリカードで、静電気放電用端子12を有することは
第１実施例と同様であるが、静電気放電用端子12の他端
をメモリカード20内で抵抗21を介して接続線22により上
カバー３及び下カバー４に夫々接続した点が第１実施例
と異なる。
前記した第１実施例では接続線13を介して放電が行な
われるが、急激な電位の変化は容量結合等によりメモリ
IC5に電位変化を与え、記憶情報を破壊するおそれが全
く無いとはいえない。
われるが、急激な電位の変化は容量結合等によりメモリ
IC5に電位変化を与え、記憶情報を破壊するおそれが全
く無いとはいえない。
これに対し、本実施例によれば、抵抗21が放電経路中
に挿入されているので、放電が緩やかに行なわれ、メモ
リIC5の電位変化のおそれは殆どなく、メモリIC5の記憶
情報の破壊を略完全になくすことができる。なお、抵抗
21の値は例えば数ｋΩ程度である。
に挿入されているので、放電が緩やかに行なわれ、メモ
リIC5の電位変化のおそれは殆どなく、メモリIC5の記憶
情報の破壊を略完全になくすことができる。なお、抵抗
21の値は例えば数ｋΩ程度である。
次に本発明の第３実施例について第３図に示す構造図
と共に説明する。第３図（Ａ），（Ｂ）中、第１図
（Ａ），（Ｂ）と同一構成部分には同一符号を付し、そ
の説明を省略する。第３図（Ａ），（Ｂ）において、30
はメモリカード、31は静電気放電用端子、32は接続線で
ある。
と共に説明する。第３図（Ａ），（Ｂ）中、第１図
（Ａ），（Ｂ）と同一構成部分には同一符号を付し、そ
の説明を省略する。第３図（Ａ），（Ｂ）において、30
はメモリカード、31は静電気放電用端子、32は接続線で
ある。
静電気放電用端子31はモールド枠２を貫通して一端が
メモリカード30の外部へ露出され、他端がメモリカード
30の内部を接続線32を介して上カバー３と下カバー４と
に夫々接続されている。また、この静電気放電用端子31
はメモリカード30の外部へ露出されている部分の長さが
他の端子111〜11Nの長さに比し長くされている。
メモリカード30の外部へ露出され、他端がメモリカード
30の内部を接続線32を介して上カバー３と下カバー４と
に夫々接続されている。また、この静電気放電用端子31
はメモリカード30の外部へ露出されている部分の長さが
他の端子111〜11Nの長さに比し長くされている。
これにより、本実施例によれば、メモリカード30をコ
ネクタに挿入接続するときは、まず静電気放電用端子31
だけがコネクタに接続され、その後に端子111〜11Nが夫
々コネクタに接続されることになる。従って、本実施例
によれば、人体の静電気は人体→上カバー3,下カバー４
→接続線32→静電気放電用端子31→コネクタ部なる経路
で放電され、その放電が終了し終る直前又は終了後に端
子111〜11Nがコネクタに挿入接続される。
ネクタに挿入接続するときは、まず静電気放電用端子31
だけがコネクタに接続され、その後に端子111〜11Nが夫
々コネクタに接続されることになる。従って、本実施例
によれば、人体の静電気は人体→上カバー3,下カバー４
→接続線32→静電気放電用端子31→コネクタ部なる経路
で放電され、その放電が終了し終る直前又は終了後に端
子111〜11Nがコネクタに挿入接続される。
このため、本実施例によれば静電気による放電が確実
に行なわれる。
に行なわれる。
次に本発明の第４実施例について第４図と共に説明す
る。同図中、第１図（Ａ），（Ｂ）と同一構成部分には
同一符号を付し、その説明を省略する。第４図におい
て、メモリカード40は端子111〜11Nの外側に夫々静電気
放電用端子41及び42を設けた点に特徴を有する。
る。同図中、第１図（Ａ），（Ｂ）と同一構成部分には
同一符号を付し、その説明を省略する。第４図におい
て、メモリカード40は端子111〜11Nの外側に夫々静電気
放電用端子41及び42を設けた点に特徴を有する。
静電気放電用端子41及び42の各他端は上カバー３及び
下カバー４に接続される点は各実施例と同様である。こ
れにより、コネクタに挿入接続された際に生ずる静電気
の放電は、前記各実施例と同様にVss配線を経由するこ
となく専用の放電路で放電される。これにより、本実施
例によれば、半導体メモリIC5の記憶情報の破壊を防止
することができる。
下カバー４に接続される点は各実施例と同様である。こ
れにより、コネクタに挿入接続された際に生ずる静電気
の放電は、前記各実施例と同様にVss配線を経由するこ
となく専用の放電路で放電される。これにより、本実施
例によれば、半導体メモリIC5の記憶情報の破壊を防止
することができる。
更に、本実施例によれば、メモリカード40がコネクタ
に対して斜めに挿入された場合でも、静電気放電用端子
42及び43のいずれか一方の端子が他の端子より先にコネ
クタに接触して静電気の放電が先に開始されるため、放
電が確実となる。
に対して斜めに挿入された場合でも、静電気放電用端子
42及び43のいずれか一方の端子が他の端子より先にコネ
クタに接触して静電気の放電が先に開始されるため、放
電が確実となる。
第５図は本発明の第５実施例の構造断面図を示す。同
図中、第１図（Ａ），（Ｂ）と同一構成部分には同一符
号を付し、その説明を省略する。本実施例のメモリカー
ド50は両端の端子が静電気放電用端子51,52で、かつ、
そのメモリカード50の外部での長さが端子111〜11Nより
も長くした点に特徴を有する。
図中、第１図（Ａ），（Ｂ）と同一構成部分には同一符
号を付し、その説明を省略する。本実施例のメモリカー
ド50は両端の端子が静電気放電用端子51,52で、かつ、
そのメモリカード50の外部での長さが端子111〜11Nより
も長くした点に特徴を有する。
すなわち、本実施例は上記の第３実施例と第４実施例
とを組合わせた実施例で、コネクタに対してメモリカー
ド50をどのように挿入しようとも、放電を確実に行なえ
るという特長がある。
とを組合わせた実施例で、コネクタに対してメモリカー
ド50をどのように挿入しようとも、放電を確実に行なえ
るという特長がある。
次に本発明の第６実施例について第６図と共に説明す
る。同図中、第１図と同一構成部分には同一符号を付
し、その説明を省略する。本実施例は静電気放電用端子
を上カバー３と下カバー４へ接続する方法に特徴を有す
る実施例である。
る。同図中、第１図と同一構成部分には同一符号を付
し、その説明を省略する。本実施例は静電気放電用端子
を上カバー３と下カバー４へ接続する方法に特徴を有す
る実施例である。
メモリカードの通常の端子（前記端子111〜11N）は、
破線61,62で示す如く基板63に直接に半田64,65で接続す
ることができる。
破線61,62で示す如く基板63に直接に半田64,65で接続す
ることができる。
これに対し、静電気放電用端子は上カバー３と下カバ
ー４に接続するが、上カバー３と下カバー４は上下方向
から所定位置に取付けられるので、通常の端子のように
半田で上カバー３と下カバー４に接続しておくことは困
難である。
ー４に接続するが、上カバー３と下カバー４は上下方向
から所定位置に取付けられるので、通常の端子のように
半田で上カバー３と下カバー４に接続しておくことは困
難である。
そこで本実施例では静電気放電用端子66及び67を一方
向にバネ力を有する構成とし、メモリカード内の部分は
夫々平板状として端子66は上方向に屈曲し、端子67は下
方向に屈曲するバネ力を有する構成とし、他方メモリカ
ードの外部に露出される部分は例えば円柱状として上記
のバネ力が生じないようにする。
向にバネ力を有する構成とし、メモリカード内の部分は
夫々平板状として端子66は上方向に屈曲し、端子67は下
方向に屈曲するバネ力を有する構成とし、他方メモリカ
ードの外部に露出される部分は例えば円柱状として上記
のバネ力が生じないようにする。
これにより、上カバー３は端子66のバネ力に抗してモ
ールド枠２に取付けられ、また下カバー４は端子67のバ
ネ力に抗してモールド枠に取付けれられることとなる。
従って、第６図に実線で示す如く、静電気放電用端子6
6,67の各一端を上カバー3,下カバー４に半田を使用しな
いで接続することができることになる。
ールド枠２に取付けられ、また下カバー４は端子67のバ
ネ力に抗してモールド枠に取付けれられることとなる。
従って、第６図に実線で示す如く、静電気放電用端子6
6,67の各一端を上カバー3,下カバー４に半田を使用しな
いで接続することができることになる。
なお、本発明は以上の実施例に限定されるものではな
く、第２実施例と第３乃至第６実施例のいずれかと組合
わせてもよく、その他種々の変形例が考えられるもので
ある。
く、第２実施例と第３乃至第６実施例のいずれかと組合
わせてもよく、その他種々の変形例が考えられるもので
ある。
上述の如く、本発明によれば、メモリカード内の半導
体メモリの電源電圧が静電気の放電があってもほとんど
変化しないようにすることができるため、半導体メモリ
の記憶情報を静電気から保護することができ、また静電
気による回路素子の破壊も未然に防止することができる
等の特長を有するものである。
体メモリの電源電圧が静電気の放電があってもほとんど
変化しないようにすることができるため、半導体メモリ
の記憶情報を静電気から保護することができ、また静電
気による回路素子の破壊も未然に防止することができる
等の特長を有するものである。
第１図乃至第３図は夫々本発明の第１乃至第３実施例の
構造図、 第４図及び第５図は夫々本発明の第４及び第５実施例の
構造平面図、 第６図は本発明の第６実施例の説明図、 第７図は従来のメモリカードの一例の構造図を示す。 図において、 ３は上カバー、 ４は下カバー、 ５は半導体メモリIC、 ８はVss配線、 10,20,30,40,50はメモリカード、 111〜11Nは端子、 12,31,41,42,51,52は静電気放電用端子、 21は抵抗 を示す。
構造図、 第４図及び第５図は夫々本発明の第４及び第５実施例の
構造平面図、 第６図は本発明の第６実施例の説明図、 第７図は従来のメモリカードの一例の構造図を示す。 図において、 ３は上カバー、 ４は下カバー、 ５は半導体メモリIC、 ８はVss配線、 10,20,30,40,50はメモリカード、 111〜11Nは端子、 12,31,41,42,51,52は静電気放電用端子、 21は抵抗 を示す。
Claims (1)
- 【請求項１】少なくとも一部が導電体の部材（3,4）で
構成された筐体内に半導体メモリ（５）を内蔵し、電源
配線及び信号線のいずれかに接続された複数個の端子
（111〜11N）を有するメモリカードにおいて、 前記電源配線及び信号線のいずれにも非接続で、かつ、
その一端が前記導電体の部材（3,4）に接続された静電
気放電用端子（12,31,41,42,51,52,66,67）を具備した
ことを特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310563A JP2607649B2 (ja) | 1988-12-08 | 1988-12-08 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310563A JP2607649B2 (ja) | 1988-12-08 | 1988-12-08 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02155698A JPH02155698A (ja) | 1990-06-14 |
| JP2607649B2 true JP2607649B2 (ja) | 1997-05-07 |
Family
ID=18006751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63310563A Expired - Fee Related JP2607649B2 (ja) | 1988-12-08 | 1988-12-08 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607649B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04153096A (ja) * | 1990-10-18 | 1992-05-26 | Mitsubishi Electric Corp | 携帯用記憶装置 |
| JP3167416B2 (ja) * | 1992-05-21 | 2001-05-21 | 日立マクセル株式会社 | 電子カード |
| CN104427732B (zh) * | 2013-08-28 | 2017-12-26 | 中兴通讯股份有限公司 | 一种终端及其收集静电、充电的方法 |
-
1988
- 1988-12-08 JP JP63310563A patent/JP2607649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02155698A (ja) | 1990-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0418906B1 (en) | Card type integrated circuit applicable to systems with different bits | |
| US6545891B1 (en) | Modular memory device | |
| US5859792A (en) | Circuit for on-board programming of PRD serial EEPROMs | |
| JPS6033311B2 (ja) | 垂直半導体集積回路チツプ・パツケ−ジ | |
| US4447716A (en) | Information card | |
| JP3097154U (ja) | 複数記憶媒体用コネクタ構造 | |
| JPS63239095A (ja) | Ｉｃカ−ドの外部機器用コネクタ | |
| JPS5921078B2 (ja) | パ−ソナルカ−ド | |
| JP2607649B2 (ja) | メモリカード | |
| JP2585683B2 (ja) | Ｉｃカード及びｉｃカードを使用する装置 | |
| JPH0241073B2 (ja) | ||
| JPH01198394A (ja) | 情報カード | |
| JPH0542075B2 (ja) | ||
| JPH04124790A (ja) | Ｒａｍカード | |
| JPH0749235B2 (ja) | メモリカード | |
| JP2796119B2 (ja) | 半導体デバイスおよびメモリモジュールデバイス | |
| JP3583887B2 (ja) | メモリカード | |
| JPH0744468B2 (ja) | 無線選択呼出受信機の記憶素子接続構造 | |
| JPS6142085A (ja) | Ｉｃカ−ド | |
| JPS622705Y2 (ja) | ||
| JPS6132456Y2 (ja) | ||
| JPS61296592A (ja) | 半導体メモリ装置 | |
| JPS62261494A (ja) | 情報記録媒体用収納体 | |
| JPS58177588A (ja) | カセツト形磁気バブルメモリ | |
| JPS63163650A (ja) | Ｉｃカ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |