JPH02154428A - 集積回路装置用接合分離半導体領域構造 - Google Patents
集積回路装置用接合分離半導体領域構造Info
- Publication number
- JPH02154428A JPH02154428A JP30828888A JP30828888A JPH02154428A JP H02154428 A JPH02154428 A JP H02154428A JP 30828888 A JP30828888 A JP 30828888A JP 30828888 A JP30828888 A JP 30828888A JP H02154428 A JPH02154428 A JP H02154428A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- semiconductor region
- diffusion
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000926 separation method Methods 0.000 title abstract description 37
- 238000002955 isolation Methods 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 abstract description 76
- 239000010410 layer Substances 0.000 description 279
- 239000012535 impurity Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路装置においてそれを構成する回路部
分、とくにバイポーラ回路部分を振り分けて作り込むた
めに、半導体基板上に成長されたエピタキシャル層から
接合分離される半導体領域の構造に関する。
分、とくにバイポーラ回路部分を振り分けて作り込むた
めに、半導体基板上に成長されたエピタキシャル層から
接合分離される半導体領域の構造に関する。
集積回路装置では、それを構成する回路部分や回路要素
は半導体基板上に成長されたエピタキシャル層内に作り
込まれるが、すべての回路部分を一緒にエピタキシャル
層内に作り込むと回路部分相互間に干渉が起こって正常
な動作をしなくなるので、よく知られているようにエピ
タキシャル層を電位的に互いに独立して動作可能な複数
個の半導体領域にまず分離した上で、各半導体領域内に
回路部分や回路要素を振り分けて作り込む。
は半導体基板上に成長されたエピタキシャル層内に作り
込まれるが、すべての回路部分を一緒にエピタキシャル
層内に作り込むと回路部分相互間に干渉が起こって正常
な動作をしなくなるので、よく知られているようにエピ
タキシャル層を電位的に互いに独立して動作可能な複数
個の半導体領域にまず分離した上で、各半導体領域内に
回路部分や回路要素を振り分けて作り込む。
よく知られているように、このエピタキシャル層の半導
体領域への分離はいわゆる接合分離法によるのが最も簡
単かつ有利である。この接合分離用には、エピタキシャ
ル層を基板とは逆の導電形で成長して置き、原理的には
その表面から高不純物濃度の接゛合分離層を基板と同じ
導電形で基板まで達するように拡散することでよいので
あるが、バイポーラトランジスタを作り込むときのよう
にエピタキシャル層を厚くする必要がある場合は、基板
にそれと同じ導電形の高不純物濃度の埋込分離層をあら
かじめ拡散して置いてからエピタキシャル層を成長させ
、その表面から表面分離層を拡散してその下側から上方
に向けて拡散されて(る埋込分離層に連結することによ
り、接合分離のための熱拡散時間を短縮するとともにチ
ップ面積を節約するのが有利である。
体領域への分離はいわゆる接合分離法によるのが最も簡
単かつ有利である。この接合分離用には、エピタキシャ
ル層を基板とは逆の導電形で成長して置き、原理的には
その表面から高不純物濃度の接゛合分離層を基板と同じ
導電形で基板まで達するように拡散することでよいので
あるが、バイポーラトランジスタを作り込むときのよう
にエピタキシャル層を厚くする必要がある場合は、基板
にそれと同じ導電形の高不純物濃度の埋込分離層をあら
かじめ拡散して置いてからエピタキシャル層を成長させ
、その表面から表面分離層を拡散してその下側から上方
に向けて拡散されて(る埋込分離層に連結することによ
り、接合分離のための熱拡散時間を短縮するとともにチ
ップ面積を節約するのが有利である。
このように接合分離された半導体領域に回路部分や回路
要素を作り込み、半導体領域と基板間のpn接合に逆方
向電圧が掛かった状態で動作させるのであるが、基板か
ら不純物濃度があまり高くない半導体領域内に空乏層が
延びそれによって回路動作が影響されないよう、よく知
られているように各半導体領域の下側にはそれと同じ導
電形で高不純物濃度の埋込層が設けられる。さらに、バ
イポーラトランジスタを作り込む場合、半導体領域はそ
のコレクタ領域やベース領域として用いられるので、コ
レクタ抵抗やベース抵抗を減少、させるために高不純物
濃度の接続層が半導体領域の表面からそれと同じ導電形
で埋込層に達するように拡散されるのがふつうである。
要素を作り込み、半導体領域と基板間のpn接合に逆方
向電圧が掛かった状態で動作させるのであるが、基板か
ら不純物濃度があまり高くない半導体領域内に空乏層が
延びそれによって回路動作が影響されないよう、よく知
られているように各半導体領域の下側にはそれと同じ導
電形で高不純物濃度の埋込層が設けられる。さらに、バ
イポーラトランジスタを作り込む場合、半導体領域はそ
のコレクタ領域やベース領域として用いられるので、コ
レクタ抵抗やベース抵抗を減少、させるために高不純物
濃度の接続層が半導体領域の表面からそれと同じ導電形
で埋込層に達するように拡散されるのがふつうである。
また、回路要素がバイポーラトランジスタでなくても、
それに付随して発生しやすい寄生トランジスタ効果を減
少させるために、この接続層が回路要素や回路部分を取
り囲むいわゆるウオール層の形で設けられる場合も多い
。
それに付随して発生しやすい寄生トランジスタ効果を減
少させるために、この接続層が回路要素や回路部分を取
り囲むいわゆるウオール層の形で設けられる場合も多い
。
本発明は、このように半導体領域が埋込分離層と表面分
離層とによりエピタキシャル層から接合分離され、各半
導体領域には埋込層と接続層が設けられる半導体領域構
造に関するもので、第5図はその従来の構造例を示すも
のである。
離層とによりエピタキシャル層から接合分離され、各半
導体領域には埋込層と接続層が設けられる半導体領域構
造に関するもので、第5図はその従来の構造例を示すも
のである。
第5図において、集積回路装置の基板1は通常のように
p形であって°、その表面に半導体領域の下側になる島
状パターンのn形の埋込層2とそれを囲む環状ないしは
枠状パターンのp形の埋込分離層3とをいずれも高不純
物濃度で拡散して置いた上で、n形のエピタキシャル層
4を所望の厚みに成長させる。接合分離用の高不純物濃
度のP形の表面分離層5は、埋込分離層3と同様なパタ
ーンでエピタキシャル層4の表面から下側から上方に向
かって拡散されてくる埋込分離層3と連結ないしは接続
するように深く拡散され、これらp形の埋込分離層3お
よび表面分離層5によって、n形のエピタキシャル層4
がp形の基板lから接合分離された半導体領域に分割さ
れる。
p形であって°、その表面に半導体領域の下側になる島
状パターンのn形の埋込層2とそれを囲む環状ないしは
枠状パターンのp形の埋込分離層3とをいずれも高不純
物濃度で拡散して置いた上で、n形のエピタキシャル層
4を所望の厚みに成長させる。接合分離用の高不純物濃
度のP形の表面分離層5は、埋込分離層3と同様なパタ
ーンでエピタキシャル層4の表面から下側から上方に向
かって拡散されてくる埋込分離層3と連結ないしは接続
するように深く拡散され、これらp形の埋込分離層3お
よび表面分離層5によって、n形のエピタキシャル層4
がp形の基板lから接合分離された半導体領域に分割さ
れる。
埋込層2に対する接続層6は、この例では上のように接
合分離された半導体領域4の中央部を囲む環状パターン
のウオール層であって、半導体領域4の゛表面から埋込
層2と同じn形の高不純物濃度で下側から上方に向けて
拡散されてくる埋込層2と接続するように深く拡散され
る。かかるウオール層6によって囲まれた半導体領域4
内に、この例ではそれをコレクタ領゛域としてnpn
)ランジスタが作り込まれ、通常のようにそれ用のp形
のベース層7およびn形のエミツタ層8を拡散した上で
、その上の酸化膜10に明けた窓を介して所定層にそれ
ぞれ導電接触させた接続膜20からトランジスタのコレ
クタC,ヘースBおよびエミソクE用の各端子が図示の
ように導出される。□この際、コレクタ端子C用の接続
WJ、20はこの例ではウオール層である接続層6に導
電接触される。
合分離された半導体領域4の中央部を囲む環状パターン
のウオール層であって、半導体領域4の゛表面から埋込
層2と同じn形の高不純物濃度で下側から上方に向けて
拡散されてくる埋込層2と接続するように深く拡散され
る。かかるウオール層6によって囲まれた半導体領域4
内に、この例ではそれをコレクタ領゛域としてnpn
)ランジスタが作り込まれ、通常のようにそれ用のp形
のベース層7およびn形のエミツタ層8を拡散した上で
、その上の酸化膜10に明けた窓を介して所定層にそれ
ぞれ導電接触させた接続膜20からトランジスタのコレ
クタC,ヘースBおよびエミソクE用の各端子が図示の
ように導出される。□この際、コレクタ端子C用の接続
WJ、20はこの例ではウオール層である接続層6に導
電接触される。
上述の半導体領域構造では、基板から半導体領域を電位
的に浮かせてそれらに振り分けて作り込まれる集積回路
装置の回路部分間の干渉をなくすとともに、半導体領域
に付随して寄生トランジスタが発生ずるのをを防止し、
あるいはバイポーラトランジスタのコレクタやベースの
抵抗を有効に減少させることができるが、第5図からも
わかるように表面分離層および接続層用にかなりの面積
が必要で、このためチップ面積の利用効率があまりよく
ない問題がある。
的に浮かせてそれらに振り分けて作り込まれる集積回路
装置の回路部分間の干渉をなくすとともに、半導体領域
に付随して寄生トランジスタが発生ずるのをを防止し、
あるいはバイポーラトランジスタのコレクタやベースの
抵抗を有効に減少させることができるが、第5図からも
わかるように表面分離層および接続層用にかなりの面積
が必要で、このためチップ面積の利用効率があまりよく
ない問題がある。
この最大の原因は、これらの表面分離層5や接続層6を
その下の埋込分離N3や埋込層2と接続するように縦方
向に深く拡散すると、同時に横方向にもその拡散範囲が
不可避的に広がってしまうことにある。この拡散範囲の
広がりは、第5図かられかるように半導体領域の表面に
おいて最も大きく、かつ両層5および6の間に空乏層を
広がらせるに充分な半導体領域4の表面を残して置かね
ばならないから、両層の拡散パターンを決めるフォトマ
スク上で両者の相互間隔をかなり余裕を見て広めにとっ
て置かねばならない。もちろん、埋込分離層3は表面分
離層5の横方向の拡散範囲の広がりを少なくするための
ものであるが、その隣りに接続層が設けられる場合は、
その効果を充分生かし切れていないのが現状である。
その下の埋込分離N3や埋込層2と接続するように縦方
向に深く拡散すると、同時に横方向にもその拡散範囲が
不可避的に広がってしまうことにある。この拡散範囲の
広がりは、第5図かられかるように半導体領域の表面に
おいて最も大きく、かつ両層5および6の間に空乏層を
広がらせるに充分な半導体領域4の表面を残して置かね
ばならないから、両層の拡散パターンを決めるフォトマ
スク上で両者の相互間隔をかなり余裕を見て広めにとっ
て置かねばならない。もちろん、埋込分離層3は表面分
離層5の横方向の拡散範囲の広がりを少なくするための
ものであるが、その隣りに接続層が設けられる場合は、
その効果を充分生かし切れていないのが現状である。
本発明はかかる問題を軽減して、表面分離層と接続層と
の相互間隔を縮小することにより、集積回路装置のチッ
プ面積の利用効率を改善することを目的とする。
の相互間隔を縮小することにより、集積回路装置のチッ
プ面積の利用効率を改善することを目的とする。
この目的は本発明によれば、集積回路装置用の接合分離
された半導体領域を、一方の導電形の半導体基板と、基
板上に成長された他方の導電形のエピタキシャル層と、
エピタキシャル層にその下側から拡散される一方の導電
形の埋込分離層と、エピタキシャル層の表面から埋込分
離層と接続するように拡散され埋込分離層とともにエピ
タキシャル層を集積回路を構成する回路部分を作り込む
べき半導体領域に接合分離する一方の導電形の表面分離
層と、エピタキシャル層に各半導体領域の下側から拡散
される他方の導電形の埋込層と、エピタキシャル層の各
半導体領域の周縁部の表面から埋込層と接続するように
拡散される接続層とで構成し、エピタキシャル層の底面
における埋込分離層と埋込層との間隔をエピタキシャル
層の表面における表面分離層と接続層との間隔にほぼ等
しくすることによって達成される。
された半導体領域を、一方の導電形の半導体基板と、基
板上に成長された他方の導電形のエピタキシャル層と、
エピタキシャル層にその下側から拡散される一方の導電
形の埋込分離層と、エピタキシャル層の表面から埋込分
離層と接続するように拡散され埋込分離層とともにエピ
タキシャル層を集積回路を構成する回路部分を作り込む
べき半導体領域に接合分離する一方の導電形の表面分離
層と、エピタキシャル層に各半導体領域の下側から拡散
される他方の導電形の埋込層と、エピタキシャル層の各
半導体領域の周縁部の表面から埋込層と接続するように
拡散される接続層とで構成し、エピタキシャル層の底面
における埋込分離層と埋込層との間隔をエピタキシャル
層の表面における表面分離層と接続層との間隔にほぼ等
しくすることによって達成される。
上述の構成中のエピタキシャル層の底面における埋込分
離層と埋込層との間隔をエピタキシャル層の表面におけ
る表面分離層と接続層との間隔にほぼ等しく条件を満足
させる際に、埋込分離層の上方への拡散深さを表面分離
層の下方への拡散深さより大にし、かつ埋込層の上方へ
の拡散深さを接続層の下方・\の拡散深さよりも小にす
るのが、実用的な半導体領域構造を構成する上で有利で
ある。あるいは述に、埋込分離層の上方への拡散深さを
表面分離層の下方への拡散深さより小にし、がつ埋込層
の上方への拡散深さを接続層の下方−・の拡散深さより
大にしても、実用的な半導体領域構造を構成することが
できる。
離層と埋込層との間隔をエピタキシャル層の表面におけ
る表面分離層と接続層との間隔にほぼ等しく条件を満足
させる際に、埋込分離層の上方への拡散深さを表面分離
層の下方への拡散深さより大にし、かつ埋込層の上方へ
の拡散深さを接続層の下方・\の拡散深さよりも小にす
るのが、実用的な半導体領域構造を構成する上で有利で
ある。あるいは述に、埋込分離層の上方への拡散深さを
表面分離層の下方への拡散深さより小にし、がつ埋込層
の上方への拡散深さを接続層の下方−・の拡散深さより
大にしても、実用的な半導体領域構造を構成することが
できる。
また上述の構成にいう接続層は、単に埋込層を半導体領
域の表面に接続するものに限らすウオール層にすること
もできる。
域の表面に接続するものに限らすウオール層にすること
もできる。
前述のように表面分離層と接続層の拡散が横方向に広が
っても、エピタキシャル層の表面で両層間に最低の間隔
が残るようにそれらの拡散パターンの相互間隔が取られ
るが、従来の構造では第5図かられかるように、埋込分
離層と埋込層の拡散が同様に横方向に最大に広がるエピ
タキシャル層の底面では、両層の間隔にまだかなりの余
裕があった。また、従来は半導体領域構造を構成する各
Q − 半導体層にはあまり高精度のフォトプロセスは利用され
ず、ないし利用できなかったのであるが、最近では技術
進歩によって1μ顧ないしはそれ以上の高精度フォトプ
ロセスを利用して、これらの半導体層を非常に高い位置
精度で容易に拡散できるようになって来た。
っても、エピタキシャル層の表面で両層間に最低の間隔
が残るようにそれらの拡散パターンの相互間隔が取られ
るが、従来の構造では第5図かられかるように、埋込分
離層と埋込層の拡散が同様に横方向に最大に広がるエピ
タキシャル層の底面では、両層の間隔にまだかなりの余
裕があった。また、従来は半導体領域構造を構成する各
Q − 半導体層にはあまり高精度のフォトプロセスは利用され
ず、ないし利用できなかったのであるが、最近では技術
進歩によって1μ顧ないしはそれ以上の高精度フォトプ
ロセスを利用して、これらの半導体層を非常に高い位置
精度で容易に拡散できるようになって来た。
本発明はこれらの点に着目したもので、上記構成にいう
ようにエピタキシャル層の底面における埋込分離層と埋
込層との間隔を、エピタキシャル層の表面における表面
分離層と接続層との間隔にほぼ等しくするように、各層
の不純物の種類や濃度およびその熱拡散時間を選択して
それらの拡散深さ従ってその横方向の広がりを制御しな
がら、各層の拡散パターンの位置や相互間隔を全体的に
最適化することにより、エピタキシャル層から接合分離
する半導体領域の面積を、場合によっても若干具なるが
、従来より10〜40%程度減少させることに成功した
ものである。
ようにエピタキシャル層の底面における埋込分離層と埋
込層との間隔を、エピタキシャル層の表面における表面
分離層と接続層との間隔にほぼ等しくするように、各層
の不純物の種類や濃度およびその熱拡散時間を選択して
それらの拡散深さ従ってその横方向の広がりを制御しな
がら、各層の拡散パターンの位置や相互間隔を全体的に
最適化することにより、エピタキシャル層から接合分離
する半導体領域の面積を、場合によっても若干具なるが
、従来より10〜40%程度減少させることに成功した
ものである。
以下、第1図から第4図までを参照しながら木〜10−
発明の実施例を具体的に説明する。これらの図中前の第
5図に対応する部分には同じ符号が付けられている。
5図に対応する部分には同じ符号が付けられている。
第1図は、同図(e)に示すようにエピタキシャル層4
の底面における埋込層2と埋込分離層3との間隔Lbを
、本発明に基づいてエピタキシャル層4の表面における
表面分離層5と接続層6との間隔Lsと等しく、ただし
底面の間隔Lbを表面の間隔Lsよりも半導体領域の中
心の方にずらせて配置した本発明の実施例を示すもので
、この例ではエピタキシャル層4内で埋込分離層3の上
方への拡散深さか表面分離層5の下方への拡散深さより
大きくされ、埋込層2の上方への拡散深さが接続層6の
下方への拡散深ざよりも小さくされる。同図(a)〜(
e)にこの実施例の主な工程ごとの状態が示されている
ので、以下この順序に従って説明を進めることとする。
の底面における埋込層2と埋込分離層3との間隔Lbを
、本発明に基づいてエピタキシャル層4の表面における
表面分離層5と接続層6との間隔Lsと等しく、ただし
底面の間隔Lbを表面の間隔Lsよりも半導体領域の中
心の方にずらせて配置した本発明の実施例を示すもので
、この例ではエピタキシャル層4内で埋込分離層3の上
方への拡散深さか表面分離層5の下方への拡散深さより
大きくされ、埋込層2の上方への拡散深さが接続層6の
下方への拡散深ざよりも小さくされる。同図(a)〜(
e)にこの実施例の主な工程ごとの状態が示されている
ので、以下この順序に従って説明を進めることとする。
第1図(a)の工程では、通例のようにp形の集積回路
装置用半導体基板lの表面に酸化膜11をマスクとして
まずn形、の埋込層2が拡散される。この際、基板1に
は例えば比抵抗が10ncm程度のものが用いられ、埋
込層2はその表面のシート抵抗が20Ω/口程度になる
高不純物濃度で例えば5pmの深さに拡散される。この
実施例では、埋込層2の不純物として比較的拡散係数の
小なアンチモンや砒素が用いられる。次の同図(b)の
工程では、同様に酸化膜11をマスクとして、p形の埋
込分離層3用に今度は拡散係数の大なボロン等を不純物
として例えばイオン注入法により基板1の表面に加速電
圧5’Ok’V、 ドーズ量5 X 10”原子/c
T1の条件で打ち込み、1200°Cの2時間程度の熱
拡散によってそのシート抵抗が100Ω/口程度になる
ように例えば5pの深さに拡散させる。
装置用半導体基板lの表面に酸化膜11をマスクとして
まずn形、の埋込層2が拡散される。この際、基板1に
は例えば比抵抗が10ncm程度のものが用いられ、埋
込層2はその表面のシート抵抗が20Ω/口程度になる
高不純物濃度で例えば5pmの深さに拡散される。この
実施例では、埋込層2の不純物として比較的拡散係数の
小なアンチモンや砒素が用いられる。次の同図(b)の
工程では、同様に酸化膜11をマスクとして、p形の埋
込分離層3用に今度は拡散係数の大なボロン等を不純物
として例えばイオン注入法により基板1の表面に加速電
圧5’Ok’V、 ドーズ量5 X 10”原子/c
T1の条件で打ち込み、1200°Cの2時間程度の熱
拡散によってそのシート抵抗が100Ω/口程度になる
ように例えば5pの深さに拡散させる。
同図(C)はエピタキシャル層4の成長工程であって、
上のように埋込層2#よび埋込分離層3があらかじめ拡
散された基板1の上に、n形のエピタキシャル層4を例
えばバイポーラトランジスタの作り込みに適するように
3Ω印程度の比抵抗でそれに必要な耐、正値に応じて例
えば15nの厚みに成長させる。次の第1図(d)はエ
ピタキシャル層の半導体領域4への分割工程であって、
酸化膜12をマスクとしてボロンを例えば加速電圧50
kV、 ドーズ量10′3原子/ c+flの条件で
イオン注入し、1200°C12時間の熱拡散をさせる
ことにより、p形の表面分離層5を3にΩ/口程度のシ
ート抵抗になるように例えば5pの深さに拡散する。
上のように埋込層2#よび埋込分離層3があらかじめ拡
散された基板1の上に、n形のエピタキシャル層4を例
えばバイポーラトランジスタの作り込みに適するように
3Ω印程度の比抵抗でそれに必要な耐、正値に応じて例
えば15nの厚みに成長させる。次の第1図(d)はエ
ピタキシャル層の半導体領域4への分割工程であって、
酸化膜12をマスクとしてボロンを例えば加速電圧50
kV、 ドーズ量10′3原子/ c+flの条件で
イオン注入し、1200°C12時間の熱拡散をさせる
ことにより、p形の表面分離層5を3にΩ/口程度のシ
ート抵抗になるように例えば5pの深さに拡散する。
第1図(e)は、完成状態の半導体領域と、それをコレ
クタ領域としてnpn )ランジスタを作り込んだ状態
を示す。この例での接続層6はウオール層で、あ・って
、燐等の不純物を例えば加速電圧50.kV。
クタ領域としてnpn )ランジスタを作り込んだ状態
を示す。この例での接続層6はウオール層で、あ・って
、燐等の不純物を例えば加速電圧50.kV。
ドーズ量10′5原子/ CIl+の条件でイオン注入
した上で、1200°C,5時間の熱拡散をすることに
より、環状パターンのn形のウオール、層6を20Ω/
口程度のシート抵抗になるように例えば10μの深さに
拡散する。このウオール層6は、下方への拡散時にその
下側から上方1に向けて7p程度拡散されてくるn形の
埋込層2と融合ないし接続される。また、ウオール層6
の熱拡散と同時に埋込分離層3および表面分離層5も再
拡散され、表面分離層5の拡散深さは結局71程度とな
って、その下側からIoIrm程度上がり込んでくる埋
込分離層3と完全に接続される。
した上で、1200°C,5時間の熱拡散をすることに
より、環状パターンのn形のウオール、層6を20Ω/
口程度のシート抵抗になるように例えば10μの深さに
拡散する。このウオール層6は、下方への拡散時にその
下側から上方1に向けて7p程度拡散されてくるn形の
埋込層2と融合ないし接続される。また、ウオール層6
の熱拡散と同時に埋込分離層3および表面分離層5も再
拡散され、表面分離層5の拡散深さは結局71程度とな
って、その下側からIoIrm程度上がり込んでくる埋
込分離層3と完全に接続される。
以上で半導体領域4の構造が完成し、その中に第3図の
場合と同様にp形のベース層7およびn形のエミツタ層
8を拡散することに劣り、この例ではnpn )ランジ
スタが半導体領域4をコレクタ領域として作り込まれ、
その上の酸化膜12および13に明けた窓を介して所定
の半導体層に導電接触する接続膜20からコレクタC,
ベースBおよびエミッタE用の各端子がそれぞれ図示の
ように導出される。
場合と同様にp形のベース層7およびn形のエミツタ層
8を拡散することに劣り、この例ではnpn )ランジ
スタが半導体領域4をコレクタ領域として作り込まれ、
その上の酸化膜12および13に明けた窓を介して所定
の半導体層に導電接触する接続膜20からコレクタC,
ベースBおよびエミッタE用の各端子がそれぞれ図示の
ように導出される。
以上説明したこの実施例における半導体領域構造では、
埋込層2.埋込分離層31表面分離層5およびウオール
層6用の拡散マスクのパターンの位置および大きさをこ
れら各層の前述のような拡散深さに応じて選定すること
により、エピタキシャル層4の底面番こおける埋込層2
と埋込分離層3との間隔Lbとエピタキシャル畢4の表
面にセける表面分離層5とウオール層6との間隔Lsと
がほぼ等しくなるようにされる。なお、これらの間隔L
bおよびLsは、接合分離されたn形の半導体領域4と
n形の基板1との間に例えば100■程度の逆方向電圧
が掛かったとき、空乏層がその間に充分延びうるよう例
えば10n程度とされる。
埋込層2.埋込分離層31表面分離層5およびウオール
層6用の拡散マスクのパターンの位置および大きさをこ
れら各層の前述のような拡散深さに応じて選定すること
により、エピタキシャル層4の底面番こおける埋込層2
と埋込分離層3との間隔Lbとエピタキシャル畢4の表
面にセける表面分離層5とウオール層6との間隔Lsと
がほぼ等しくなるようにされる。なお、これらの間隔L
bおよびLsは、接合分離されたn形の半導体領域4と
n形の基板1との間に例えば100■程度の逆方向電圧
が掛かったとき、空乏層がその間に充分延びうるよう例
えば10n程度とされる。
第2図は、同図(e)に示すエピタキシャル層4の底面
における埋込層2と埋込分離層3との間隔Lbを、エピ
タキシャル層4の表面における表面分離層5と接続層6
との間隔Lsとほぼ等しくするのは第1図の場合と同し
であるが、底面の間隔Lbを表面の間隔Lsよりも半導
体領域の中心から外側の方にずらせて配置した実施例を
示すもので、この場合には第1図の場合と反対に埋込分
離層の上方への拡散深さが表面分離層の下方への拡散深
さより小にされ、埋込層の上方への拡散深さが接続層の
下方への拡散深さより大にされる。さらに、この実施例
での接続層6は第1図の場合のウオール層と異なり、埋
込層2を単に表面に導出するだけの本来の接続層とされ
る。
における埋込層2と埋込分離層3との間隔Lbを、エピ
タキシャル層4の表面における表面分離層5と接続層6
との間隔Lsとほぼ等しくするのは第1図の場合と同し
であるが、底面の間隔Lbを表面の間隔Lsよりも半導
体領域の中心から外側の方にずらせて配置した実施例を
示すもので、この場合には第1図の場合と反対に埋込分
離層の上方への拡散深さが表面分離層の下方への拡散深
さより小にされ、埋込層の上方への拡散深さが接続層の
下方への拡散深さより大にされる。さらに、この実施例
での接続層6は第1図の場合のウオール層と異なり、埋
込層2を単に表面に導出するだけの本来の接続層とされ
る。
第2図(a)の工程では、第1図の場合と同じ半導体基
板1の表面から、まずn形の埋込層2用に燐等の拡散係
数の高い不純物を、例えば50Ω/口のシート抵抗にな
る高濃度で5p程度の深さに拡散する。同図(b)の工
程では、第1図の場合と同しくボロン等を不純物として
n形の埋込分離層3を例えばシート抵抗100Ω/口、
拡散深さ5μの条件で拡散する。同図(C)の工程での
エピタキシャル層4の成長も第1図の場合と同条件でな
される。
板1の表面から、まずn形の埋込層2用に燐等の拡散係
数の高い不純物を、例えば50Ω/口のシート抵抗にな
る高濃度で5p程度の深さに拡散する。同図(b)の工
程では、第1図の場合と同しくボロン等を不純物として
n形の埋込分離層3を例えばシート抵抗100Ω/口、
拡散深さ5μの条件で拡散する。同図(C)の工程での
エピタキシャル層4の成長も第1図の場合と同条件でな
される。
次の第2図(d)の工程では、p形不純物としてのボロ
ンを第1図の場合より高い150kV程度の加速電圧、
5xlO”原子/cIIl程度のより高いドーズ量でイ
オン注入した後、1200’C,4時間の条件で熱拡散
させることによって、n形の表面分離層5を20Ω/口
程度の低いシート抵抗で例えば8μの深さに拡散する。
ンを第1図の場合より高い150kV程度の加速電圧、
5xlO”原子/cIIl程度のより高いドーズ量でイ
オン注入した後、1200’C,4時間の条件で熱拡散
させることによって、n形の表面分離層5を20Ω/口
程度の低いシート抵抗で例えば8μの深さに拡散する。
同図(e)の最終工程では、n形の接続層6用の不純物
として燐等を第1図の場合と同じ条件でイオン注入した
後、1200°Cにおける2時間程度のより短い熱拡散
によって、接続層6を25Ω/口程度のシート抵抗で第
1図の場合より浅く7μ程度の深さに拡散する。
として燐等を第1図の場合と同じ条件でイオン注入した
後、1200°Cにおける2時間程度のより短い熱拡散
によって、接続層6を25Ω/口程度のシート抵抗で第
1図の場合より浅く7μ程度の深さに拡散する。
以上のようにして構成されたこの実施例での半導体領域
構造では、例えば埋込分離層3の上方拡散深さが7n、
表面分離層の下方拡散深さが10tImとなってこれら
n形の両層が相互接続され、埋込層2の上方拡散深さが
10p、接続層6の下方拡散深さが7μ駕となってこれ
らn形の両層が相互接続される。これらの各要用の拡散
マスクのパターンの位置および大きさが上の各拡散深さ
に応じて選定され、これによってエピタキシャル層4の
底面での層間間隔Lbとその表面における層間間隔Ls
とがほぼ等しくされるのは第1図の場合と同じである。
構造では、例えば埋込分離層3の上方拡散深さが7n、
表面分離層の下方拡散深さが10tImとなってこれら
n形の両層が相互接続され、埋込層2の上方拡散深さが
10p、接続層6の下方拡散深さが7μ駕となってこれ
らn形の両層が相互接続される。これらの各要用の拡散
マスクのパターンの位置および大きさが上の各拡散深さ
に応じて選定され、これによってエピタキシャル層4の
底面での層間間隔Lbとその表面における層間間隔Ls
とがほぼ等しくされるのは第1図の場合と同じである。
なおこの実施例においても、半導体領域内にnpn )
ランジスタが作り込まれている。
ランジスタが作り込まれている。
第3図は、第1図の実施例の場合について上述の各半導
体層2.3,5.6用の拡散パターンの位置決定法を例
示するため、これらの層だけを取り出して模式的に示す
ものである。図示のように、基板1上に厚みものエピタ
キシャル層4が成長されており、以下において埋込層2
および埋込分離層3の上方への拡散深さを×2および×
3で1表面分離層5および接続層6の下方への拡散深さ
をX5およびx6でそれぞれ表すものとする。第1図の
実施例では、前述のようにこれらの拡散深さは、X2=
7 n、 X3=10I#、 X5= 7μ重、 X
6=10μlである。なお、実際には図で鎖線で示すよ
うに、埋込層2は埋込分離層3から間隔Lbを置いて、
接続層6は表面分離層5から間隔Lsを置いてそれぞれ
拡散されるのであるが、以下において理解を容易にする
ため、これらの層2と6が間隔Lb−Ls分だけ左方に
ずれた図で実線で示した位置に拡散されているものと仮
定する。
体層2.3,5.6用の拡散パターンの位置決定法を例
示するため、これらの層だけを取り出して模式的に示す
ものである。図示のように、基板1上に厚みものエピタ
キシャル層4が成長されており、以下において埋込層2
および埋込分離層3の上方への拡散深さを×2および×
3で1表面分離層5および接続層6の下方への拡散深さ
をX5およびx6でそれぞれ表すものとする。第1図の
実施例では、前述のようにこれらの拡散深さは、X2=
7 n、 X3=10I#、 X5= 7μ重、 X
6=10μlである。なお、実際には図で鎖線で示すよ
うに、埋込層2は埋込分離層3から間隔Lbを置いて、
接続層6は表面分離層5から間隔Lsを置いてそれぞれ
拡散されるのであるが、以下において理解を容易にする
ため、これらの層2と6が間隔Lb−Ls分だけ左方に
ずれた図で実線で示した位置に拡散されているものと仮
定する。
さらに第3図では、表面分離層5および接続層6の拡散
パターンがエピタキシャル層4の表面上にそのマスクと
しての酸化膜12に明けた窓の形で便宜上水されている
。エピタキシャル層4の表面においては、表面分離層5
はこの窓パターンの図の右端15から右方に広がり、接
続層6は窓パターンの図の左端16から左方に広がる。
パターンがエピタキシャル層4の表面上にそのマスクと
しての酸化膜12に明けた窓の形で便宜上水されている
。エピタキシャル層4の表面においては、表面分離層5
はこの窓パターンの図の右端15から右方に広がり、接
続層6は窓パターンの図の左端16から左方に広がる。
表面分離層5および接続層6のかかる横方向の拡散長は
、両層の縦方向の拡散深さX5および×6に係数αを乗
したαX5およびαX6によりそれぞれ表すことができ
、この係数αの値はふつう 0.8程度である。前述の
右端15と左端16の間隔a、すなわち表面分離層5お
よび接続層6用の拡散パターンの相互間隔は、これら両
層の横方向拡散の先端が互いに接するようにすればよい
から、 a −α(X5十X6) CI)とすれば
よい。エピタキシャル層4の底面についても同様に考え
ると、埋込層2と埋込分離層3用の拡散パターンの相互
間隔aは、 a = o: (X2+X3) (2)とすれ
ばよいことになる。上述の第1図の実施例に対する数値
例では、X5 + X6 = X2+ X3= 177
11であるから、エピタキシャル層の表面および底面の
双方について、α−0,8とするときa=13.6μと
すればよいことになる。
、両層の縦方向の拡散深さX5および×6に係数αを乗
したαX5およびαX6によりそれぞれ表すことができ
、この係数αの値はふつう 0.8程度である。前述の
右端15と左端16の間隔a、すなわち表面分離層5お
よび接続層6用の拡散パターンの相互間隔は、これら両
層の横方向拡散の先端が互いに接するようにすればよい
から、 a −α(X5十X6) CI)とすれば
よい。エピタキシャル層4の底面についても同様に考え
ると、埋込層2と埋込分離層3用の拡散パターンの相互
間隔aは、 a = o: (X2+X3) (2)とすれ
ばよいことになる。上述の第1図の実施例に対する数値
例では、X5 + X6 = X2+ X3= 177
11であるから、エピタキシャル層の表面および底面の
双方について、α−0,8とするときa=13.6μと
すればよいことになる。
以上のようにして各半導体層の拡散パターンの位置を決
定することができるが、第1図の実施例の場合は第3図
で間隔aおよびエピタキシャル層の厚みt、を直角辺と
する図の三角形の斜辺上で埋込分離層3と接続層6の拡
散範囲が重なり合わないようにしなければならない。こ
の斜辺方向の両層3および6の拡散長はそれぞれβX3
およびβX6で表すことができる。ただし、容易にわか
るようにα〈β〈1であって、例えばβ−0,9とする
ことができる。従って、いま三角形の斜辺長をdつまり
d −(a + t)””とすると、埋込分離層3と接
続層6とが重なり合わない条件は、d〉β (X3 +
X6) (3)となる。また、第2図の実
施例については、同様にして、 d〉β (X2+X5) (4)が条件
となる。さて、第1図の実施例について、前述のよう番
こa=13.6μ墓とし、エピタキシャル層4の厚みを
t=15μとするとd’ = 20771となる。また
、前述の数値例ではX3 = X6 = Ionである
から、β−0,9とすると(3)の右辺は18 pmと
なって、この条件も満たされていることになる。
定することができるが、第1図の実施例の場合は第3図
で間隔aおよびエピタキシャル層の厚みt、を直角辺と
する図の三角形の斜辺上で埋込分離層3と接続層6の拡
散範囲が重なり合わないようにしなければならない。こ
の斜辺方向の両層3および6の拡散長はそれぞれβX3
およびβX6で表すことができる。ただし、容易にわか
るようにα〈β〈1であって、例えばβ−0,9とする
ことができる。従って、いま三角形の斜辺長をdつまり
d −(a + t)””とすると、埋込分離層3と接
続層6とが重なり合わない条件は、d〉β (X3 +
X6) (3)となる。また、第2図の実
施例については、同様にして、 d〉β (X2+X5) (4)が条件
となる。さて、第1図の実施例について、前述のよう番
こa=13.6μ墓とし、エピタキシャル層4の厚みを
t=15μとするとd’ = 20771となる。また
、前述の数値例ではX3 = X6 = Ionである
から、β−0,9とすると(3)の右辺は18 pmと
なって、この条件も満たされていることになる。
第1図の実施例を従来と比較するため、エピタキシャル
層4の厚みがt、=1snの時の従来の代表的な値とし
て、表面分離層5の拡散深さをX5= 10pとし接続
層6の拡散深さをX6=12nとして、(1)式にこれ
らの値を入れると、係数αの値を0.8としてa =1
7.6nとなるから、第1図の実施例の場合のa−=1
3.6μ■はこれより間隔aの値を4n短縮できること
になる。さて、バイポーラトランジスタを作り込む場合
の半導体領域の従来の広さはふつう30gx50g程度
で、第、1図の実施例のように接続層6がウオール層で
ある場合、その4辺について4pずつ節約できるから半
導体領域の広さは22μx42μ墓でよいことになり、
従って本発明によってチップ面積を約40%縮小できる
ことになる。
層4の厚みがt、=1snの時の従来の代表的な値とし
て、表面分離層5の拡散深さをX5= 10pとし接続
層6の拡散深さをX6=12nとして、(1)式にこれ
らの値を入れると、係数αの値を0.8としてa =1
7.6nとなるから、第1図の実施例の場合のa−=1
3.6μ■はこれより間隔aの値を4n短縮できること
になる。さて、バイポーラトランジスタを作り込む場合
の半導体領域の従来の広さはふつう30gx50g程度
で、第、1図の実施例のように接続層6がウオール層で
ある場合、その4辺について4pずつ節約できるから半
導体領域の広さは22μx42μ墓でよいことになり、
従って本発明によってチップ面積を約40%縮小できる
ことになる。
なお、第2図の実施例のような接続層6の構造の場合に
は、1辺分しか節約できないから本発明の効果は約10
%となる。
は、1辺分しか節約できないから本発明の効果は約10
%となる。
第4図は第1図の実施例をやや変形した実施例を示すも
のである。すなわち、・第1図の実施例では接続層6と
埋込層2との重なり合いがやや少なく、従って嬶続抵抗
があまり、低くない点を改善するため、接続層6の拡散
深さだけが第1図の場−合よりも大きく、例えば次のよ
うにとられる。
のである。すなわち、・第1図の実施例では接続層6と
埋込層2との重なり合いがやや少なく、従って嬶続抵抗
があまり、低くない点を改善するため、接続層6の拡散
深さだけが第1図の場−合よりも大きく、例えば次のよ
うにとられる。
X2= 7 pm、 X3=10g、 X5= 7
pm、 X6=12nこれらの値を上述の(1)お
よび(2)式に入れて、拡散パターンの間隔aを計算す
ると、エピタキシャル層の表面部については(1)から
a=1・5.2μとなり、底面部については(2)から
前と同じ(a =13.6uとなる。これかられかるよ
うに、この実施例の場合にも拡散パターン間隔aをエピ
タキシャル層の表面部と底面部とで互いに異ならせるこ
とにより、半導体層間の間隔LbおよびLsを等しくす
ることができる。上の数値かられかるように、この実施
例は半導体領域の広さを減少させる効果の点では第1図
の実施例に若干劣るが、接続層6の埋込層2に対する接
続抵抗を低めることができる。
pm、 X6=12nこれらの値を上述の(1)お
よび(2)式に入れて、拡散パターンの間隔aを計算す
ると、エピタキシャル層の表面部については(1)から
a=1・5.2μとなり、底面部については(2)から
前と同じ(a =13.6uとなる。これかられかるよ
うに、この実施例の場合にも拡散パターン間隔aをエピ
タキシャル層の表面部と底面部とで互いに異ならせるこ
とにより、半導体層間の間隔LbおよびLsを等しくす
ることができる。上の数値かられかるように、この実施
例は半導体領域の広さを減少させる効果の点では第1図
の実施例に若干劣るが、接続層6の埋込層2に対する接
続抵抗を低めることができる。
本発明では、例えば第1図の実施例のようにp形の表面
分離層5の拡散深さを浅くすることができるので、これ
を利用し゛C表面分離層5をnpn )ランジスタのベ
ース層、MOS)ランジスタのp形のウェル、回路要素
間に設けるp形のフィールド層4等生同時拡散、して、
集積回路装置の製作工程数を減少させることができる。
分離層5の拡散深さを浅くすることができるので、これ
を利用し゛C表面分離層5をnpn )ランジスタのベ
ース層、MOS)ランジスタのp形のウェル、回路要素
間に設けるp形のフィールド層4等生同時拡散、して、
集積回路装置の製作工程数を減少させることができる。
同様に第2図の実施例のようにn形の接続層6の拡散深
さを浅くして、それをn形のノイールト層やnpn )
ランジスクのエミツタ層と同時拡散することもできる。
さを浅くして、それをn形のノイールト層やnpn )
ランジスクのエミツタ層と同時拡散することもできる。
以上の実施例かられかるように、本発明は例示された実
施例に限らず用途や目的に応してその要旨内で種々の態
様ないしは変形構造で実施して、その固有の効果を挙げ
ることができる。
施例に限らず用途や目的に応してその要旨内で種々の態
様ないしは変形構造で実施して、その固有の効果を挙げ
ることができる。
[発明の効果]
以」二の記載かられかるように、本発明では集積回路装
置用に接合分離された半導体領域構造を、一方の導電形
の半傅体基板よ、基板上に成長された他方の導電形のエ
ビタキソヤル層と、エピタキシャル層にその下側から拡
散される一方の導電形の埋込分離層と、エピタキシート
ル層の表面から埋込分メ1■層と接続するように拡散さ
れ埋込分離層とともにエビタキソヤル層を集積回路を構
成する回路部分を作り込むべき半導体領域に接合分離す
る一方の導電形の表面分離層と、エピタキシャル層に各
半導体領域の下側から拡散される他方の導電形の埋込層
と、エピタキシャル層の各半導体領域の周縁部の表面か
ら埋込層と接続づるように拡散される接続層とで構成し
、エピタキシャル層の底面における埋込分離層と埋込層
との間隔をエピタキシャル層の表面における表面分離層
と接続層との間隔にほぼ等しくすることにより、従来構
造において埋込層と埋込分離層との間隔や表面分離層と
接続層との間隔にあったむだなスペースを省いて、集積
回路装置の回路要素や回路部分を作り込む半導体領域の
面積を従来よりも10〜40%程度縮小することができ
る。
置用に接合分離された半導体領域構造を、一方の導電形
の半傅体基板よ、基板上に成長された他方の導電形のエ
ビタキソヤル層と、エピタキシャル層にその下側から拡
散される一方の導電形の埋込分離層と、エピタキシート
ル層の表面から埋込分メ1■層と接続するように拡散さ
れ埋込分離層とともにエビタキソヤル層を集積回路を構
成する回路部分を作り込むべき半導体領域に接合分離す
る一方の導電形の表面分離層と、エピタキシャル層に各
半導体領域の下側から拡散される他方の導電形の埋込層
と、エピタキシャル層の各半導体領域の周縁部の表面か
ら埋込層と接続づるように拡散される接続層とで構成し
、エピタキシャル層の底面における埋込分離層と埋込層
との間隔をエピタキシャル層の表面における表面分離層
と接続層との間隔にほぼ等しくすることにより、従来構
造において埋込層と埋込分離層との間隔や表面分離層と
接続層との間隔にあったむだなスペースを省いて、集積
回路装置の回路要素や回路部分を作り込む半導体領域の
面積を従来よりも10〜40%程度縮小することができ
る。
本発明によって節約できるスペースは片側で数p程度で
はあるが、このスペースが各半導体領域の周縁部にある
ので、僅かなようでも全体とじ−ではチップ面積に対す
る高い削減効果が得られる。
はあるが、このスペースが各半導体領域の周縁部にある
ので、僅かなようでも全体とじ−ではチップ面積に対す
る高い削減効果が得られる。
集積回路装置全般について、従来カンら半導体領域の接
合分離用に割かれているチップ面積の割合は非常に大き
く、本発明によりごのいわば非有効面積を実質的に減少
させることによって、集積回路装置を合理化してその経
済性を一層向」−できる。
合分離用に割かれているチップ面積の割合は非常に大き
く、本発明によりごのいわば非有効面積を実質的に減少
させることによって、集積回路装置を合理化してその経
済性を一層向」−できる。
なお、本発明の実施に当たっては、接合分離用等の各半
導体層の拡散パターンの大きさと位置の精度を従来より
も上げる要があるが、現在の進歩したフォトプロセス技
術を用いれば容易に本発明を実施して上述の効果を挙げ
ることができる。
導体層の拡散パターンの大きさと位置の精度を従来より
も上げる要があるが、現在の進歩したフォトプロセス技
術を用いれば容易に本発明を実施して上述の効果を挙げ
ることができる。
第1図から第4図までが本発明に関し、第1図および第
2図は本発明による集積回路装置用接合分離半導体領域
構造のそれぞれ異なる実施例をその主な製作工程ごとの
状態で示す半導体領域の断面図、第3図は第1図の実施
例に対応する半導体層の拡散パターンを決める要領を示
す半導体領域の周縁部の模式図、第4図は本発明のさら
に異なる実施例の半導体領域の周縁部の拡大断面図であ
る。第5図は従来技術による半導体領域構造を示す断面
図である。図において、 1−集積回路装置用半導体基板、2;埋込層、3:埋込
分離層、4:エピタキシャル層ないしは半導体領域、5
;表面分H層、6:接続層ないしはウメール層、7:ベ
ース層、8:エミツタ層、10〜13:酸化膜、15:
表面分離層用拡散パターンの右端、16:接続層用拡散
パターンの左端、20:接続膜、a:拡散パターンの間
隔、B:ベース端子、C:コレクタ端子、d:斜辺長、
E:エミノタ端子、Lb:エピタキシャル層底面におi
Jる埋込層と埋込分離層との間隔、Ls:エピタキシャ
ル層表面における表面分離層と接続層との間隔、t:エ
ピタキシャル層の厚め、である。
2図は本発明による集積回路装置用接合分離半導体領域
構造のそれぞれ異なる実施例をその主な製作工程ごとの
状態で示す半導体領域の断面図、第3図は第1図の実施
例に対応する半導体層の拡散パターンを決める要領を示
す半導体領域の周縁部の模式図、第4図は本発明のさら
に異なる実施例の半導体領域の周縁部の拡大断面図であ
る。第5図は従来技術による半導体領域構造を示す断面
図である。図において、 1−集積回路装置用半導体基板、2;埋込層、3:埋込
分離層、4:エピタキシャル層ないしは半導体領域、5
;表面分H層、6:接続層ないしはウメール層、7:ベ
ース層、8:エミツタ層、10〜13:酸化膜、15:
表面分離層用拡散パターンの右端、16:接続層用拡散
パターンの左端、20:接続膜、a:拡散パターンの間
隔、B:ベース端子、C:コレクタ端子、d:斜辺長、
E:エミノタ端子、Lb:エピタキシャル層底面におi
Jる埋込層と埋込分離層との間隔、Ls:エピタキシャ
ル層表面における表面分離層と接続層との間隔、t:エ
ピタキシャル層の厚め、である。
Claims (1)
- 一方の導電形の半導体基板と、基板上に成長された他方
の導電形のエピタキシャル層と、エピタキシャル層にそ
の下側から拡散される一方の導電形の埋込分離層と、エ
ピタキシャル層の表面から埋込分離層と接続するように
拡散され埋込分離層とともにエピタキシャル層を集積回
路を構成する回路部分を作り込むべき半導体領域に接合
分離する一方の導電形の表面分離層と、エピタキシャル
層に各半導体領域の下側から拡散される他方の導電形の
埋込層と、エピタキシャル層の各半導体領域の周縁部の
表面から埋込層と接続するように拡散される接続層とを
備え、エピタキシャル層の底面における埋込分離層と埋
込層との間隔がエピタキシャル層の表面における表面分
離層と接続層との間隔にほぼ等しくされたことを特徴と
する集積回路装置用接合分離半導体領域構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63308288A JPH0828373B2 (ja) | 1988-12-06 | 1988-12-06 | 集積回路装置用接合分離半導体領域構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63308288A JPH0828373B2 (ja) | 1988-12-06 | 1988-12-06 | 集積回路装置用接合分離半導体領域構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02154428A true JPH02154428A (ja) | 1990-06-13 |
JPH0828373B2 JPH0828373B2 (ja) | 1996-03-21 |
Family
ID=17979232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63308288A Expired - Fee Related JPH0828373B2 (ja) | 1988-12-06 | 1988-12-06 | 集積回路装置用接合分離半導体領域構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0828373B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489799A (en) * | 1993-07-01 | 1996-02-06 | Consorzio Per La Ricerca Sulla Microelecttronica Nel Mezzogiorno | Integrated edge structure for high voltage semiconductor devices and related manufacturing processs |
JP2003068747A (ja) * | 2001-08-22 | 2003-03-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2006229234A (ja) * | 2006-02-16 | 2006-08-31 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62193143A (ja) * | 1986-02-19 | 1987-08-25 | Sanyo Electric Co Ltd | 半導体集積回路装置の製造方法 |
-
1988
- 1988-12-06 JP JP63308288A patent/JPH0828373B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62193143A (ja) * | 1986-02-19 | 1987-08-25 | Sanyo Electric Co Ltd | 半導体集積回路装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489799A (en) * | 1993-07-01 | 1996-02-06 | Consorzio Per La Ricerca Sulla Microelecttronica Nel Mezzogiorno | Integrated edge structure for high voltage semiconductor devices and related manufacturing processs |
US5895249A (en) * | 1993-07-01 | 1999-04-20 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Integrated edge structure for high voltage semiconductor devices and related manufacturing process |
JP2003068747A (ja) * | 2001-08-22 | 2003-03-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2006229234A (ja) * | 2006-02-16 | 2006-08-31 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
Also Published As
Publication number | Publication date |
---|---|
JPH0828373B2 (ja) | 1996-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6322070B2 (ja) | ||
JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
JPH02154428A (ja) | 集積回路装置用接合分離半導体領域構造 | |
JPH025564A (ja) | マルチコレクタ縦型pnpトランジスタ | |
JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
JPH0526342B2 (ja) | ||
CA1298921C (en) | Bipolar transistor with polysilicon stringer base contact | |
JPH02114645A (ja) | バイポーラトランジスタ | |
JPS60123062A (ja) | 半導体集積回路の製造方法 | |
JPS6038889A (ja) | 半導体装置およびその製造方法 | |
JPH01225155A (ja) | バイポーラ型半導体集積回路装置およびその製造方法 | |
JPS63136668A (ja) | 半導体装置の製造方法 | |
JPS63244667A (ja) | バイポ−ラ集積回路の製造方法 | |
JPS61263149A (ja) | 半導体装置の製造方法 | |
JPS6343357A (ja) | 半導体集積回路 | |
JPS59134B2 (ja) | 半導体集積回路装置 | |
JPH02278736A (ja) | 半導体装置 | |
JPH01161764A (ja) | 半導体集積回路の製造方法 | |
JPH0582985B2 (ja) | ||
JPS6329585A (ja) | 半導体集積回路装置 | |
JPS60211977A (ja) | 半導体装置 | |
JPS59188164A (ja) | 半導体装置の製造方法 | |
JPS63293974A (ja) | 半導体装置及びその製造方法 | |
JPS60137036A (ja) | 半導体集積回路の製造方法 | |
JPS6149460A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |