JPH02148149A - メモリシステム - Google Patents
メモリシステムInfo
- Publication number
- JPH02148149A JPH02148149A JP63303157A JP30315788A JPH02148149A JP H02148149 A JPH02148149 A JP H02148149A JP 63303157 A JP63303157 A JP 63303157A JP 30315788 A JP30315788 A JP 30315788A JP H02148149 A JPH02148149 A JP H02148149A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cache
- buffer
- main memory
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 22
- 230000007246 mechanism Effects 0.000 claims abstract description 5
- 230000004913 activation Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はキャシュメモリを備えたメモリシステムに関す
るものである。
るものである。
近年ＯＡ化の目覚しい進展に伴い、高速・大容量・安価
で少スペースのメモリシステムが望まれてきた。そこで
、高速だがかなりのスペースを必要とするスタティック
ＲＡＭをメモリの一部として効果的に用いたキャッシュ
メモリが最近使われ始めている。
で少スペースのメモリシステムが望まれてきた。そこで
、高速だがかなりのスペースを必要とするスタティック
ＲＡＭをメモリの一部として効果的に用いたキャッシュ
メモリが最近使われ始めている。
従来のこの種のメモリシステムは、第２図に示す如く、
スタティックＲＡＭで構成されるキャッシュメモリ１５
にヒツトした場合には、そこから読出されたデータを蓄
えるキャッシュ用バッファ１３と、ミスヒツトした場合
に主メモリ１４より読出されたデータを蓄える主メモリ
用バッファ１２との２つバッファを用い、各々をキャッ
シュ制御部１７と主メモリ制御部１６とで制御する事に
より、ＣＰＵＩＩに対してはメモリより読み出されたデ
ータと言う同じ見え方をとっていた。
スタティックＲＡＭで構成されるキャッシュメモリ１５
にヒツトした場合には、そこから読出されたデータを蓄
えるキャッシュ用バッファ１３と、ミスヒツトした場合
に主メモリ１４より読出されたデータを蓄える主メモリ
用バッファ１２との２つバッファを用い、各々をキャッ
シュ制御部１７と主メモリ制御部１６とで制御する事に
より、ＣＰＵＩＩに対してはメモリより読み出されたデ
ータと言う同じ見え方をとっていた。
上述した従来のメモリシステムでは、バッファがキャッ
シュメモリ用と主メモリ用との２種存在している為、せ
っかく主メモリに速度は少し遅くとも少スペースのメモ
リを採用していても軽薄短少化の上でブレーキがかかっ
てしまう欠点があった。最近は高性能化の為バス幅も大
きくなる傾向にあるので、増々２種存在しているバッフ
ァは無駄が大きい。
シュメモリ用と主メモリ用との２種存在している為、せ
っかく主メモリに速度は少し遅くとも少スペースのメモ
リを採用していても軽薄短少化の上でブレーキがかかっ
てしまう欠点があった。最近は高性能化の為バス幅も大
きくなる傾向にあるので、増々２種存在しているバッフ
ァは無駄が大きい。
本発明のメモリシステムは、キャッシュメモリを備えた
メモリシステムにおいて、 前記キャッシュメモリおよび主メモリに兼用されるメモ
リバッファと、 アクセスされたデータが前記キャッシュメモリに登録さ
れているか否かを判定するヒツト判定機構と、 該判定の結果により前記キャッシュメモリと前記主メモ
リとのうちのいずれか一方を起動し、かつ該起動に対応
して前記メモリバッファを機能させるメモリ制御部とを
有することを特徴とする。
メモリシステムにおいて、 前記キャッシュメモリおよび主メモリに兼用されるメモ
リバッファと、 アクセスされたデータが前記キャッシュメモリに登録さ
れているか否かを判定するヒツト判定機構と、 該判定の結果により前記キャッシュメモリと前記主メモ
リとのうちのいずれか一方を起動し、かつ該起動に対応
して前記メモリバッファを機能させるメモリ制御部とを
有することを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり、ＣＰＵ
Ｉ、メモリバッファ２．主メモリ３゜キャッシュメモリ
４．メモリ制御部５およびヒツト判定機構６から成る。
Ｉ、メモリバッファ２．主メモリ３゜キャッシュメモリ
４．メモリ制御部５およびヒツト判定機構６から成る。
ＣＰＵ１よりメモリをリードする為に制御信号およびア
ドレス８が送られてくると、ヒツト判定機構６は、該ア
ドレスに対してキャッシュメモリ４がヒツトしているか
否かを判定する。
ドレス８が送られてくると、ヒツト判定機構６は、該ア
ドレスに対してキャッシュメモリ４がヒツトしているか
否かを判定する。
メモリ制御部５は、この判定の結果により主メモリ３に
アクセスするかキャッシュにアクセスするかを判断して
それぞれのメモリ制御を切分ける。また、メモリバッフ
ァ２が主メモリ３とキャッシュメモリ４のいずれに対し
てデータの受入れを行なうかを指示する。メモリより読
出されたデータは兼用のメモリバッファ２を通りデータ
バス７に入る。
アクセスするかキャッシュにアクセスするかを判断して
それぞれのメモリ制御を切分ける。また、メモリバッフ
ァ２が主メモリ３とキャッシュメモリ４のいずれに対し
てデータの受入れを行なうかを指示する。メモリより読
出されたデータは兼用のメモリバッファ２を通りデータ
バス７に入る。
なお、ＣＰＵ１が読む間、メモリよりの出力が保証され
ていればこのメモリバッファ３すら不要である。
ていればこのメモリバッファ３すら不要である。
以上説明したように本発明は、キャッシュ用のバッファ
と主メモリ用のバッファを共用するような構成としたた
め、メモリシステムを少スペースで構築出来る効果があ
る。
と主メモリ用のバッファを共用するような構成としたた
め、メモリシステムを少スペースで構築出来る効果があ
る。
７ デー９ノ＼′ズ
第１図は本発明の一実施例のブロック図、第２図は従来
のブロック図を示す。 １．１１・・・ＣＰＵ部、２・・・バッファ、３，１４
・・・主メモリ、４，１５・・・キャッシュメモリ、５
・・・メモリ制御部、７，１９・・・データバス、７，
１９・・・データバス、８・・・制御信号およびアドレ
ス、１２・・・主メモリ用バッファ、１３・・・キャッ
シュ用バッファ、１６・・・主メモリ制御部、１７・・
・キャッシュ制御部、６．１８・・・ヒツト判定機構。 男 １ 田
のブロック図を示す。 １．１１・・・ＣＰＵ部、２・・・バッファ、３，１４
・・・主メモリ、４，１５・・・キャッシュメモリ、５
・・・メモリ制御部、７，１９・・・データバス、７，
１９・・・データバス、８・・・制御信号およびアドレ
ス、１２・・・主メモリ用バッファ、１３・・・キャッ
シュ用バッファ、１６・・・主メモリ制御部、１７・・
・キャッシュ制御部、６．１８・・・ヒツト判定機構。 男 １ 田
Claims (1)
- 【特許請求の範囲】 キャッシュメモリを備えたメモリシステムにおいて、 前記キャッシュメモリおよび主メモリに兼用されるメモ
リバッファと、 アクセスされたデータが前記キャッシュメモリに登録さ
れているか否かを判定するヒット判定機構と、 該判定の結果により前記キャッシュメモリと前記主メモ
リとのうちのいずれか一方を起動し、かつ該起動に対応
して前記メモリバッファを機能させるメモリ制御部とを
有することを特徴とするメモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303157A JPH02148149A (ja) | 1988-11-29 | 1988-11-29 | メモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303157A JPH02148149A (ja) | 1988-11-29 | 1988-11-29 | メモリシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148149A true JPH02148149A (ja) | 1990-06-07 |
Family
ID=17917567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63303157A Pending JPH02148149A (ja) | 1988-11-29 | 1988-11-29 | メモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148149A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535960B1 (en) | 1994-12-12 | 2003-03-18 | Fujitsu Limited | Partitioned cache memory with switchable access paths |
| US8892001B2 (en) | 2011-12-28 | 2014-11-18 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus and developing unit for use in image forming apparatus |
-
1988
- 1988-11-29 JP JP63303157A patent/JPH02148149A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535960B1 (en) | 1994-12-12 | 2003-03-18 | Fujitsu Limited | Partitioned cache memory with switchable access paths |
| US8892001B2 (en) | 2011-12-28 | 2014-11-18 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus and developing unit for use in image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0735487A3 (en) | A fast, dual ported cache controller for data processors in a packet switched cache coherent multiprocessor system | |
| JP3039557B2 (ja) | 記憶装置 | |
| JPH08185355A (ja) | データメモリおよびその動作方法 | |
| JPH06222992A (ja) | キャッシュシステムおよびキャッシュコントローラを制御するための方法 | |
| WO2001029818A8 (en) | Atomic operation in system with burst mode memory access | |
| JPH02148149A (ja) | メモリシステム | |
| US4627035A (en) | Switching circuit for memory devices | |
| JPH0460729A (ja) | 情報処理装置 | |
| JPS6055459A (ja) | プロツクデ−タ転送記憶制御方法 | |
| JPH07306946A (ja) | トランザクション合成による並行読み取り処理 | |
| JPS635446A (ja) | マイクロコンピユ−タシステム | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPH02219144A (ja) | ライト・バックアクセス時間を短縮したキャッシュメモリ | |
| JPS58214957A (ja) | 計算機システム | |
| JPS62174844A (ja) | メモリ優先切替方式 | |
| JPH02273394A (ja) | 二方向ポートｒａｍの調整回路 | |
| JP2656558B2 (ja) | キャッシュメモリ制御回路 | |
| JP3048730B2 (ja) | デュアルポートメモリの面切り換え方式 | |
| JPS6389951A (ja) | キヤツシユメモリ装置 | |
| JPS62274349A (ja) | デ−タ処理システム | |
| JPH0728623A (ja) | リングバッファの制御方法 | |
| JPS6329858A (ja) | キヤツシユ記憶制御方式 | |
| JPH04186422A (ja) | 二重化ボリュームシステム | |
| JPS5829188A (ja) | 情報処理装置 | |
| JPS57162168A (en) | Memory access control system |