JPH0214598A - 電子素子取付用基板 - Google Patents

電子素子取付用基板

Info

Publication number
JPH0214598A
JPH0214598A JP1040123A JP4012389A JPH0214598A JP H0214598 A JPH0214598 A JP H0214598A JP 1040123 A JP1040123 A JP 1040123A JP 4012389 A JP4012389 A JP 4012389A JP H0214598 A JPH0214598 A JP H0214598A
Authority
JP
Japan
Prior art keywords
substrate
chip
chips
board
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1040123A
Other languages
English (en)
Inventor
David H Carey
デビッド　ハリソン　ケアリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microelectronics and Computer Technology Corp
Original Assignee
Microelectronics and Computer Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microelectronics and Computer Technology Corp filed Critical Microelectronics and Computer Technology Corp
Publication of JPH0214598A publication Critical patent/JPH0214598A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は電気素子取付用基板および素子取付方法に関
する。基板は集積回路で利用される。
この発明はこのような基板を改良するもので、特にこの
発明の基板は集積回路チップのような電気、電子素子を
取付けて相互接続するのに使用される。
従来の技術 通常、多チツプ回路装置においては、集積回路チップの
形態をなす電気、電子素子を基板へ取付けることが必要
である。基板は相互接続配線部と、この配線部の支持体
とを備え、チップを電気的に相互接続する。従来公知の
取付方法によると、チップを相互接続配線部へ直接取付
けて、支持体、相互接続配線部、チップからなる多層構
造を形成している。
発明が解決しようとする課題 相互接続配線面はチップ取付けだけでなく、その他にも
多くの働きをする０例えば、取付けた回路とその下の配
線を試験するための試験パッド、回路の再配線用の設計
変更パッド、終端抵抗、回路の修理などにも上記面が使
用される。
したがって相互接続配線部の使用領域配分に関して、上
記機能に関係する部分と、チップ取付部とが競合するこ
とになる。チップ間に上記種々の機能のためのスペース
を残しておく必要があるので、チップ実装密度は最適密
度よりも小さくなってしまう。相互接続配線面上の必要
機能部分が多くなればなるほど、チップ密度が減少する
。プレーナ形多チップモジュールにおいて、最適なチッ
プ密度はほぼ１００％でなければならない。
したがって、チップ密度を最適化しつつ基板に必要な多
くの機能部分も支持できる構造の基板が要請されている
。
今日、集積回路の進歩に伴って、基板に取付けられる単
位面積当りの半導体チップ数が益々増えてきている。チ
ップスペース増大の要求が強まると、相互接続配線基板
上でのチップ用スペースと、修理や試験など他の重要な
機能を行なう装置用のスペースとのかね合いが問題にな
ってくる。
第７図は従来の基板１０を示し、基板１０にはチップ１
２が取付けられている。基板は多層構造であり、基板の
頂面近くの再分配層１６と、これに続くＸ方向、Ｙ方向
配線からなる相互接続配線１８とを有している。基板１
０にはさらに信号分配層、信号基準層、電源分配層、モ
ジュール入力出層などの層１９が形成されている。また
、多数の信号ピン２０、接地ビン２２が基板の下部分に
設けである。基板の相互接続配ｌＸ１８によって多数の
電気素子が電気的に接続される。電気素子は主にチップ
であって、通常の多数チップモジュールパッケージが用
いられる。
第７図はチップ取付用スペースと、他の重要な機能部分
用スペースとの競合状態を示している。図示のように、
基板１０の大部分の面積がチップ１２の取り付けに使わ
れている。同時に、試験パッド２４用の基板上スペース
も必要である。
また、図示のようにチップボンド部位１４とパッド２４
とが線２５で接続されている。個々のチップの取付点が
正常か否かパッドを介して試験することができる。
第８図は第７図のチップ兼試験パッド装置におけるスペ
ース競合状態、機能関係を明瞭に示している。
第７図、第８図はチップ離間形取付構造の基板である。
このような取付構造と異なり、外部リード線や周縁の外
部リード線ボンド部位を用いるものでは、チップ取付ス
ペースの問題はもっと深刻である。すなわち、チップボ
ンド部位がリード線によってチップ周縁に取り一出され
ているので、試験の際にボンド部位にアクセス可能であ
るという利点がある一方、チップの実効取付面積が増大
するという欠点がある。
この発明の目的は、チップの高密度化が行なえる電気、
電子素子用取付基板を提供するにある。
この発明の他の目的は、高チップ密度をもつ一方で試験
、修理、変更など、関連機能用の面領域も持つ構造の基
板を提供するにある。
この発明の更に他の目的は、上記高チップ密度特性を達
成すると共に、任意の相互接続配線を与えうる基板を提
供するにある。
この発明の更に他の目的は、素子の取り付けに基板支持
体の粗面を用いることによって脆弱な相互接続配線部自
身が半田付やボンディングで破損される危険性をなくす
ことにある。
この発明の別の目的は、チップ密度を最適化しうる電気
素子の基板への取付方法を提供するにある。
課題を解決するための手段 この発明の一面によると、相互接続配線部と。
この相互接続配線部を支持する支持体とを備え。
この支持体の一方の側に相互接続配線部に接続する手段
を、また他方の側に電気、電子素子に接続する手段を設
け、支持体を貫通して相互接続配線部と電気素子とを電
気的に接続する複数個の連結路を設けた電気、電子素子
取付用基板が提供される。好ましくは、連結路は格子状
または周縁ボンドをもつチップの外部リード線ボンド部
位に整列して配設され、また、集積回路チップへ電気的
に接続可能にする。さらに、連結路を導電材で充填する
か、路壁に沿って導電材を被着する。
この発明の他の面によると、基板に電気素子を取付ける
方法であって、基板を貫通して該基板の反対側の相互接
続配線部へ電気的に接続する少なくとも１個の連結路の
ところで、電気素子を基板へ取付ける工程を備えた素子
取付方法が提供される。
取付けられる電気素子は主に集積回路チップであり、こ
の発明はこのような電気素子のれんが構造を形成する。
すなわち、れんが壁中のれんが配置のように、基板上で
チップが互いに非常に接近して配置されて「れんが構造
」を作るのである。これによって、基板上の単位面積当
りのチップ密度が１００％近くまで増大する。密度は支
持体の面において測ったものである。さらに、薄い相互
接続配線膜面ば、試験、設計変更、終端化、モジュール
入出力部形成、デカップリングなどが自由に行なえる。
この発明の基板の特徴は、チップを薄い相互接続配線膜
上ではなく支持体面に取付けた点にある。支持体は相互
接続配線膜よりも強固な平面を有しているから、配線膜
がボンディング時に損傷を受ける危険性が少なくなる。
また、この発明の基板においては、連結路によってチッ
プと基板との間の自己位置合せが行なえる。
シリコンの基板支持体を用いると、チップと基板との間
の熱膨張係数の整合性がよい、したがって、大面積の折
りたたみ可能チップ接続（Ｃ４）が採用できる。
実施例 以下、実施例によりこの発明の詳細な説明する。
相互接続配線面の有効利用を図るために、この発明は「
離間」形基板を用いる。すなわち。
この発明では、基板の一方の側に薄い相互接続配線膜を
形成し、他方の側にチップを取付けて離間形基板とする
。したがって、チップに隣接して基板の支持体を設ける
。チップと相互接続配線との接続は、支持体を貫通して
相互接続配線上のボンド部位と、チップに隣接する支持
体面上のチップ取付パッドとに跨がる連結路によって行
なう。連結路に導電材を充填または被着するなどの方法
によって、相互接続配線とチップとの間の電気的接続を
達成する。
第１図はこの発明の上記のような基板を示す６基板３０
は支持体３２と薄い相互接続配線膜３４とを有している
。相互接続配線は、フォトリソグラフ法で形成した帯状
伝送配線群からなり、多数チップモジュール中のチップ
、カード、回路基板などが該配線によって相互接続され
る。相互接続配線膜に多数のアクセスパッド３６を設け
る。
従来、これらのパッドはチップの内部ボンド部位１４（
第７図）とか外部ボンド部位へ直接接続されていた。
しかし、この発明によると、アクセスパッドは相互接続
配線膜の底面から延びる支柱を介して相互接続配線膜と
支持体との間の接触域へ到達していてチップへ間接的に
接続する。支柱は、支持体３２を上下方向に貫通する連
結路３８へ電気的に接続する。
連結路によって、相互接続配線膜はチップのボンド部位
へ電気的に接続される。連結路に導電材を充填したり、
路壁に導電材を被着するなどの方法によって、相互接続
配線とチップとの間の電気的接続を達成する。
連結路の上端点はチップの取付部に係着する。
第１図の連結路３８はチップ４２のボンド部位４０へ直
接係着している。
この発明によると、アクセスパッド３６の大きさを従来
の装置のチップ取付パッドよりも小さくできる。従来装
置のパッドにはある程度の広さを持たせて、チップとの
充分な接触を簡単、確実に行なわせる必要があった。し
かし、この発明においては、パッド３６が連結路を介し
て接続されるから、このパッド自体は小さくできる。
したがって、相互接続配線膜上に別の配線を付加するこ
とが可能となる。
第２図の平面図に接近配置したチップ４２を示す。この
図に示すように、この発明においてチップは「れんが構
造Ｊを形成する。
第３図に示すように、基板３０ヘチツプ４２を取付ける
際に、連結路３８とチップまたはチップパッケージのボ
ンド部位４０とが位置合せされる。
また、相互接続配線膜の面４４を利用してチップモジュ
ールパッケージに種々の機能を持たせることもできる。
上記種々の機能として設計変更、修理、試験、モジュー
ル入出力装置取付け、終端化、デカップリングなどの機
能がある。
連結路を用いることによって、チップのボンド部位４０
との位置合せが容易に行なえ、再装置間に確実な電気接
触が得られる。
第４図はチップと基板の取付構造の詳細を示す、基板３
０と反対の側で、チップ４２に放熱板もしくは冷却板４
６を設ける。この種のチップモジュールにおいては、放
熱板４６を設けてチップ内の熱を放散するのが普通であ
る。チップのボンド部位４０は支持体３２の連結路３８
に対して整列され、該連結路へ電気的に接続されている
。連結路は支柱４８に接続し、支柱４８はアクセスパッ
ド３６に接続する。相互接続配線３４は、絶縁材５１に
囲まれたＸ方向、Ｙ方向配線群４９からなる。
第５図は第３図と同様であるが、チップ４２上のボンド
部位の数が第３図よりも少ない。
第６図に示すこの発明の実施例においては、チップのリ
ード＃Ｉ５０に対応する周辺連結路を基板に形成する。
連結路３８は基板を貫通しチップの周辺リード線５０に
接続する。この構造によるとチップから基板へのボンド
が外部に出ているため、上記したように検査時の取り扱
いが第３図〜第５図よりも容易である。しかし、各チッ
プが余分のスペースを取るから、基板上のチップ密度が
減少するという欠点がある。
連結路は規則的な格子パターンで配設するとよい。この
ような配置は、１９８７年９月２９日出願の米国特許願
第１０２，１７２号に記載した「任意の」相互接続配線
に適合するので、上記の利点をもつ基板を完全に標準化
することが可能である。
規則的なパターンを用いれば、「テープ自動化ボンディ
ング法（ＴＡＢ）Ｊや折りたたみ可能チップ接続法（Ｃ
４）のような正規の素子取付法を採用できる。上記のう
ち後の取付法を採用すると、はぼ１００％の実装密度を
実現でき、低実装密度のものよりも良好な性能が得られ
る。
規則的なパターンを用いれば、チップと基板との間に接
続用連続シートを介装させることも可能である。周辺部
に直線状に密集させずに規則的に格子パターン化すると
、取付点間のスペースが大きくなるので、電子モジュー
ルの製造や組立てにとっても有利である。
第６図に示すように、相互接続配線のＹ方向、Ｘ方向配
線群として、Ｙ方向の第１配線群５２と。
これに直交するＸ方向の第２配線群５４とを設ける６連
結路３８はこれらの配線群を貫通している。
もちろん、多層ｘ、ｙ配線、対角配線、基準面配線など
別の相互接続配線構造を使用することもできる。また、
基板内に基準層や電圧層も形成できるが、これらの層は
図示していない。
基板は支持材料から作って多数の連結路を貫通形成する
。支持材料は相互接続配線膜を支持できること、実装に
適した熱的、物理的特性を有することが必要であり、こ
れらの条件が満たされれば多くの材料から選択使用でき
る。有利なものとして、例えばシリコン、セラミック、
ガラス、金属がある。これらの材料のうちでも、チップ
にマツチする熱膨張係数のものが特に好適である。
連結路の形成方法は種々ある。例えば、ホトレジストで
連結路パターンを形成した後エツチングによる除去を行
なう。次に連結路に導電材を後方充填もしくは被着する
。他に未加工セラミックの打抜き、レーザ穿孔、光加工
、結晶エツチングなどがある。導電材としては銅、タン
グステン、金、ニッケルなどが用いられる。導電材は、
使用支持材料に対する接着特性および貫通孔の導体化を
行なう方法を考慮して決める。
連結路はチップの仕様に応じて配設される。
また、前記したように、製造、ボンディングの容易性の
観点から、連結路を格子パターンに配設するとよいが、
配設位置の数は任意である。
連結路の形状については、相互接続配線とチップとの間
に適切な電気的接続が得られる限り制限はない。
支持体を準備し、この支持体上に薄い相互接続配線膜を
形成する。相互接続配線は、非導電性絶縁体によって囲
まれた複数個の細い伝送配線からなる。銅の伝送配線を
ポリイミドで囲むようにするとよい。伝送配線によって
配線網が形成され、使用者のニーズに応じて配線間の相
互接続が行なわれる。前記の米国特許願第１０２゜１７
２号に記載のように、伝送配線の配線網は専用化された
もの、されないものいずれも使用される。チップを取付
ける前に配線網間の相互接続を行って「専用化」してお
くとよい。
基板ができ上ったら、相互接続配線膜とは反対側で、基
板上に集積回路チップを取付ける。
この取付段階でのこの発明の利点は以下の通りである。
すなわち、相互接続配線膜面に比べて、支持体の表面は
はるかに粗面である。したがって、この発明のように相
互接続配線膜ではなく支持体へチップを取付けるように
すれば、脆弱な相互接続配線膜自体がチップの半田付け
とかボンディングによって破損される危険性がなくなる
。また、支持体とチップとは熱膨張があまり大きく相異
しない。したがって、チップと基板のチップ取付点との
間に発生するせん断力が小さい。
チップを連結路へ取付けるための技術は種々のものが周
知であり、例えば、半田付け、熱圧縮ボンディング、圧
接などを採用できる。
上記したように、この発明の改良された基板は、多くの
電気素子、とくにディジタル回路に必要な集積回路チッ
プを取付けて接続する。この基板においては、試験用、
設計変更用パッドとか、終端抵抗など面積をとる機能部
分をチップ取付面とは異なる面へ移すことによって、素
子実装密度を向上させている。さらに、支持体の粗面に
素子を取付けるので、脆弱な相互接続配線膜が素子取付
時に覇損する危険性がない。
したがって、この発明は既述の諸口的を達成しかつ他の
本来の利点を得るのに適している。
この発明の上記の実施例は説明のために用いたものであ
り、その構造及び諸部品の配置の詳細にわたる数多くの
変形がこの発明の特許請求の範囲内で当業者によって実
施できるものである。
【図面の簡単な説明】
第１図はこの発明による基板の実施例の断面図、第２図
は第１図の基板の平面図、第３図はこの発明の基板と、
この基板に取付けられるチップとを示す実寸分解部分斜
視図、第４図はこの発明の基板の拡大断面図、第５図は
第３図の基板よりも多数の連結路をもつ基板を示す実寸
分解部分斜視図、第６図は、チップの内部ボンド部から
のリード線に整列する連結路をもつこの発明の基板を薄
い相互接続配線部の詳細と共に示す一部破断、実寸分解
部分斜視図、第７図は従来の基板の断面図、第８図は第
１図の基板の平面図である。 ３０・・・基板　　　　　　　　　　３２・・・支持体
３４・・・相互接続配線部 ３８・・・連結路 ４０・・・他方の側の接続手段 ４２・・・電気素子 ４８・・・一方の側の接続手段

Claims (11)

    【特許請求の範囲】
  1. １．相互接続配線部と、この相互接続配線部を支持する
    支持体とを備え、この支持体の一方の側に相互接続配線
    部に接続する手段を、また他方の側に電気素子に接続す
    る手段を設け、支持体を貫通して相互接続配線部と電気
    素子とを電気的に接続する複数個の連結路を設けた電気
    素子取付用基板。
  2. ２．請求項１において、連結路が格子状に配設されてい
    る電気素子取付用基板。
  3. ３．請求項１において、連結路は、チップの周縁に沿っ
    て配置した集積回路チップボンド部位に対して整列して
    いる電気素子取付用基板。
  4. ４．請求項１において、基板は集積回路チップへの取付
    手段を有する電気素子取付用基板。
  5. ５．請求項１において、連結路に導電材を充填している
    電気素子取付用基板。
  6. ６．請求項１において、連結路に導電材を被着している
    電気素子取付用基板。
  7. ７．請求項１において．少なくとも１個の基準層面を設
    けた電気素子取付用基板。
  8. ８．請求項１において、少なくとも１個の電圧層面を設
    けた電気素子取付用基板。
  9. ９．請求項８において、少なくとも１個の電圧層面を基
    板内に設けた電気素子取付用基板。
  10. １０．請求項８において、少なくとも１個の電圧層面を
    相互接続配線部内に設けた電気素子取付用基板。
  11. １１．基板に素子を取付ける方法であって、基板を貫通
    して該基板の反対側の相互接続配線部へ電気的に接続す
    る少なくとも１個の連結路のところで、電気素子を前記
    基板へ取付ける工程を備えた素子取付方法。
JP1040123A 1988-02-19 1989-02-20 電子素子取付用基板 Pending JPH0214598A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/157,778 US4926241A (en) 1988-02-19 1988-02-19 Flip substrate for chip mount
US157778 1998-09-21

Publications (1)

Publication Number Publication Date
JPH0214598A true JPH0214598A (ja) 1990-01-18

Family

ID=22565241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1040123A Pending JPH0214598A (ja) 1988-02-19 1989-02-20 電子素子取付用基板

Country Status (3)

Country Link
US (1) US4926241A (ja)
EP (1) EP0329133A3 (ja)
JP (1) JPH0214598A (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
EP0344702B1 (en) * 1988-05-30 1996-03-13 Canon Kabushiki Kaisha Electric circuit apparatus
US5283468A (en) * 1988-05-30 1994-02-01 Canon Kabushiki Kaisha Electric circuit apparatus
US4925723A (en) * 1988-09-29 1990-05-15 Microwave Power, Inc. Microwave integrated circuit substrate including metal filled via holes and method of manufacture
EP0368262B1 (en) * 1988-11-09 2001-02-14 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
US5209390A (en) * 1989-07-03 1993-05-11 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5166773A (en) * 1989-07-03 1992-11-24 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5168346A (en) * 1989-08-28 1992-12-01 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JP2805245B2 (ja) * 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5177594A (en) * 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
FR2675946B1 (fr) * 1991-04-25 1993-08-20 Sorep Procede de montage d'une puce a circuit integre sur un substrat de cablage.
WO1992020097A1 (en) * 1991-04-26 1992-11-12 Citizen Watch Co., Ltd. Semiconductor device and manufacturing method therefor
US5151388A (en) * 1991-05-07 1992-09-29 Hughes Aircraft Company Flip interconnect
US5249098A (en) * 1991-08-22 1993-09-28 Lsi Logic Corporation Semiconductor device package with solder bump electrical connections on an external surface of the package
JPH0715969B2 (ja) * 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
US5354955A (en) * 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
US5453583A (en) * 1993-05-05 1995-09-26 Lsi Logic Corporation Interior bond pad arrangements for alleviating thermal stresses
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5368217A (en) * 1993-08-25 1994-11-29 Microelectronics And Computer Technology Corporation High force compression flip chip bonding method and system
US5561622A (en) * 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5464682A (en) * 1993-12-14 1995-11-07 International Business Machines Corporation Minimal capture pads applied to ceramic vias in ceramic substrates
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6128201A (en) * 1997-05-23 2000-10-03 Alpine Microsystems, Inc. Three dimensional mounting assembly for integrated circuits
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US7230829B2 (en) * 2005-01-28 2007-06-12 Delphi Technologies, Inc. Overmolded electronic assembly with insert molded heat sinks
US9620436B2 (en) * 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE377229B (ja) * 1971-08-27 1975-06-23 Ibm
US4082394A (en) * 1977-01-03 1978-04-04 International Business Machines Corporation Metallized ceramic and printed circuit module
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4302625A (en) * 1980-06-30 1981-11-24 International Business Machines Corp. Multi-layer ceramic substrate
JPS5842263A (ja) * 1981-09-04 1983-03-11 Nec Corp マルチチツプパツケ−ジ
JPS58159360A (ja) * 1982-03-17 1983-09-21 Fujitsu Ltd 半導体装置
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPH0722189B2 (ja) * 1985-08-02 1995-03-08 日本電気株式会社 多層配線基板
US4652974A (en) * 1985-10-28 1987-03-24 International Business Machines Corporation Method and structure for effecting engineering changes in a multiple device module package
JPS62165350A (ja) * 1986-01-17 1987-07-21 Nec Corp 多層配線基板
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体

Also Published As

Publication number Publication date
EP0329133A2 (en) 1989-08-23
US4926241A (en) 1990-05-15
EP0329133A3 (en) 1990-07-11

Similar Documents

Publication Publication Date Title
JPH0214598A (ja) 電子素子取付用基板
US5039628A (en) Flip substrate for chip mount
US4755866A (en) Electronic circuit module
US4750089A (en) Circuit board with a chip carrier and mounting structure connected to the chip carrier
US6012224A (en) Method of forming compliant microelectronic mounting device
US4446477A (en) Multichip thin film module
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
US4890194A (en) A chip carrier and mounting structure connected to the chip carrier
EP0098932B1 (en) Repairable multi-level system for semiconductor device
US5448511A (en) Memory stack with an integrated interconnect and mounting structure
US6545228B2 (en) Semiconductor device with a plurality of stacked boards and method of making
US7372131B2 (en) Routing element for use in semiconductor device assemblies
US8293574B2 (en) Semiconductor device having a plurality of semiconductor constructs
CA1310099C (en) Customizable circuitry
US7317251B2 (en) Multichip module including a plurality of semiconductor chips, and printed circuit board including a plurality of components
EP0863548A2 (en) Mounting assembly of integrated circuit device and method for production thereof
US5744383A (en) Integrated circuit package fabrication method
WO1999044401A1 (en) Stacking layers containing enclosed ic chips
JPH08213543A (ja) マルチダイパッケージ装置
JP3137977B2 (ja) 多数のリードビンを有する半導体装置
US7288846B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
US6104088A (en) Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board
US20020070446A1 (en) Semiconductor device and method for the production thereof
WO1992003844A1 (en) Multilayer integrated circuit module
JP3803213B2 (ja) Ｉｃパッケージ