JP2805245B2 - フリップチップ構造 - Google Patents

フリップチップ構造

Info

Publication number
JP2805245B2
JP2805245B2 JP2226433A JP22643390A JP2805245B2 JP 2805245 B2 JP2805245 B2 JP 2805245B2 JP 2226433 A JP2226433 A JP 2226433A JP 22643390 A JP22643390 A JP 22643390A JP 2805245 B2 JP2805245 B2 JP 2805245B2
Authority
JP
Japan
Prior art keywords
chip
solder ball
substrate
flip
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2226433A
Other languages
English (en)
Other versions
JPH0391940A (ja
Inventor
エフ パッシュ ニコラス
ケイ サハキアン バハック
ジェイ デロッカ コンラッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH0391940A publication Critical patent/JPH0391940A/ja
Application granted granted Critical
Publication of JP2805245B2 publication Critical patent/JP2805245B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、“フリップチップ”半導体の製造技術に
関するものであり、より詳しくは、フリップチップ半導
体の製造においてフラックス供給および半田付けの工程
に付されるフリップチップ集合体の構造に関するもので
ある。
なおここでこの明細書で“サブストレート”なる用語
は、面と面とが対面した関係で１またはそれ以上の半導
体チップが半田付けされる半導体チップ（シリコン）を
意味するものとする。
従来の技術 “フリップチップ”製造技術は、面と面とが対面した
関係で１または２以上の半導体チップ（シリコン）を
“サブストレート”と定義される別の半導体チップに半
田付けする工程を含む。典型的には、複数の半田ボール
（パッドまたはバンプとも称される）が、チップとサブ
ストレートの対向する面と両者間で電気的に接続される
ような予め定めた個所に形成（チップとサブストレート
の平らな表面に突設）され、通常は液状のフラックス
（例えばロジン）がチップおよび／またはサブストレー
トの表面に供給され、チップがサブストレートに正しく
合うように機械的に保持され、そしてチップとサブスト
レートは、半田付けがなされるように、すなわちチップ
上の半田ボールおよびサブストレート上の対応する半田
ボールが溶融するように高温にさらされる。
チップおよびサブストレート上の各半田ボールは半田
付け可能な金属化された面を構成している。半田付け工
程は減圧下で行なわれる。
典型的な従来のフリップチップ構造を第１図に示し、
またその従来のフリップチップ構造に液状フラックスを
供給した状態を第２図に示す。
第１図において、組立てらてた従来のフリップチップ
構造体10は、以下のような手法で相対的に大きなシリコ
ンチップすなわちサブストレート14に対して対面するよ
うな関係で搭載された１または２以上のシリコンチップ
12（図では２個のチップを示す）を含んでいる。複数の
半田ボール（パッド）16がチップ12の表面12Aに形成さ
れており、同じく複数の半田ボール（パッド）18がサブ
ストレート14の表面14Aの対応する個所に形成されてい
る。チップ12およびサブストレート14上の半田ボール、
典型的にはサブストレート14上の半田ボール18は、半田
付け可能な金属面を形成していることが理解されるであ
ろう。
液状フラックス20（第２図のみに示される）は、サブ
ストレート14に対面させた状態でチップ12を配設するに
先立って、サブストレート14の表面14Aに供給される。
チップ12は、チャック（図示せず）の如き機械的手段に
よってサブストレート14に対面するように配設され、チ
ップとサブストレートの温度がチップ12の表面12A上の
半田ボール16が溶融するに充分な温度に上げられ、サブ
ストレート14の表面14A上の対応する半田ボール18とと
もに溶融して半田継手を形成する。
発明が解決しようとする課題 第１図、第２図に示される従来の技術では、チップの
位置規制のためにチップをチャックするためのがっちり
したアタッチメントが用いられているが、半田付け時に
おける半田ボール間の表面張力によってチップはその位
置が変化してしまうから、そのアタッチメントにはある
程度の追従性を持たせておかなければならない。チップ
とサブストレートの集合体（すなわちフリップチップ構
造）に対する液状フラックスの添加はチップとサブスト
レートとの間に毛細管引力を引き起こし、それはサブス
トレートに対するチップの位置の変動を引き起こす。こ
れは第２図に示されており、この点については以下に詳
細に説明する。さらにフリップチップ構造に供給された
フラックスの大部分は無駄になってしまう。そしてまた
チップとサブストレートとの間に残された空隙の寸法
と、半田ボール同士で形成された半田継手の機械的性質
が確定しない（ばらつく）。
これらの従来の技術の問題点について、第２図を参照
して、より具体的に説明する。
第２図に示されるように液状フラックス20は、チップ
12の表面12Aとサブストレート14の表面14Aとの間の空隙
22に満たされるとともに、サブストレート14における左
右のチップ12の間の表面14Aの領域にも流れ込む。液状
フラックス20の存在によって生じる毛細管作用および／
または表面張力によって、半田付け過程でチップ12はサ
ブストレート14の中心24へ向って移動せしめられ、その
結果チップ12とサブストレート14の間の位置の正確さが
損われ、ひいては半田ボール16とそれに対応する半田ボ
ール18の位置の間の正確さも損われる。このような半田
付け過程におけるチップの位置ずれの傾向は、チップ12
とサブストレート14の初期の平面性の欠如によって増大
せしめられ、フリップチップの組立てに著しい悪影響を
及ぼす。例えば、正確な位置の維持の困難性ばかりでな
くチップとサブストレートとの間の空隙22の寸法の予想
困難性に起因して、半田継手の機械的な立体配置を正確
に規定することが著しく困難となる。そしてこれは不幸
にもフリップチップの製造における生産性に悪影響を及
ぼす。さらに第２図から明らかなように、半田ボール16
とそれに対応する半田ボール18との間で清浄な半田継手
を形成するに要する量よりも多大な量のフラックスが用
いられる。
この発明は以上のような事情を背景としてなされたも
のであり、その目的は、チップとサブストレートとの間
の毛細管引力およびそれによる位置ずれを減少させるよ
うなフリップチップ構造を提供することにある。
またこの発明の他の目的は、フラックスの使用量を減
少させるとともに、チップとサブストレートとの間のフ
ラックスの位置を規定するようにしたフリップチップ構
造を提供することにある。
さらにこの発明の他の目的は、チップとサブストレー
トとの間の空隙（ギャップ）の距離（空隙寸法）が制御
されるようにしたフリップチップ構造を提供することに
ある。
さらにこの発明の他の目的は、予測可能でかつ仕様通
りの機械的性質を半田継手に与え得るようなフリップチ
ップ構造を提供することにある。
さらにこの発明の他の目的は、チップとサブストレー
トの対面接続を簡単化したフリップチップ構造を提供す
ることにある。
課題を解決するための手段 前述のような課題を解決するため、この出願の請求項
１の発明のフリップチップ構造は、表面に第１の半田ボ
ールを有するチップと； その第１の半田ボールに対応する第２の半田ボールを
表面に有するサブストレートと； 前記チップとサブストレートとの間に介在された、予
め成形された平板状構造体であって、かつ前記チップと
サブストレートが組立てられる前の段階ではそれらに対
し分離されかつ独立されている平板状構造体とを有して
なり、前記予め形成された平板状構造体が、平板状の芯
材と、その芯材の表裏両面に形成された表面層とを有す
る構成とされている。
また請求項２の発明のフリップチップ構造は、請求項
１の発明のクリップチップ構造において、前記予め成形
された平板状構造体における、前記第１の半田ボールお
よび第２の半田ボールに対応する位置に、スルーホール
が形成された構成とされている。
さらに請求項３の発明のフリップチップ構造は、請求
項２の発明のフリップチップ構造において、前記スルー
ホールが、第１の半田ボールおよびそれに対応する第２
の半田ボールが同時に溶融することによって形成される
半田継手構造を規定するサイズに定められているもので
ある。
さらに請求項４の発明のフリップチップ構造は、請求
項１の発明のフリップチップ構造において、前記表面層
が、第１の半田ボールおよびそれに対応する第２の半田
ボールによる半田付けを行なうべくチップおよびサブス
トレートを高温に曝した際に、チップをサブストレート
に引寄せる機能を有する構成とされている。
また請求項５の発明のフリップチップ構造は、請求項
１の発明のフリップチップ構造において、前記芯材が、
熱硬化性樹脂もしくは非有機材料によって作られてい
る。
さらに請求項６の発明のフリップチップ構造は、請求
項１の発明のフリップチップ構造において、前記表面層
が、熱可塑性樹脂もしくは熱硬化性材料によって作られ
ている。
さらに請求項７の発明のフリップチップ構造は、請求
項１の発明のフリップチップ構造において、前記芯材
が、ポリイミド、研磨されたアルミナ、研磨されたサフ
ァイア、ベリリウム酸化物、アルミニウム窒化物、もし
くはアルミニウムのうちから選ばれた材料によって作ら
れている。
そしてまた請求項８の発明のフリップチップ構造は、
請求項１の発明のフリップチップ構造において、前記表
面層が、ポリアセタールもしくはエポキシ樹脂のうちい
ずれかによって作られている。
さらに請求項９の発明のフリップチップ構造は、請求
項１の発明のフリップチップ構造において、前記予め成
形された平板状構造体が、チップとサブストレートとの
間に予め定めた寸法の空隙を確定するための独立部材と
して機能する構成とされている。
さらに請求項10の発明のフリップチップ構造は、請求
項９の発明のフリップチップ構造において、前記予め成
形された平板状構造体が５〜50μｍの厚みを有する構成
とされている。
さらに請求項11の発明のフリップチップ構造は、請求
項10の発明のフリップチップ構造において、前記予め成
形された平板状構造体が20〜30μｍの厚みを有する構成
とされている。
そしてまた請求項12の発明のフリップチップ構造は、
請求項１の発明のフリップチップ構造において、前記予
め成形された平板状構造体が、第１の半田ボールおよび
それに対応する第２の半田ボールにフラックスを配する
ように、予めフラックスが与えられている。
さらに請求項13の発明のフリップチップ構造は、請求
項１の発明のフリップチップ構造において、前記予め成
形された平板状構造体が、第１の半田ボールおよび第２
の半田ボールに対応する位置にスルーホールが形成され
たものであり、しかもそのスルーホールには、第１の半
田ボールおよびそれに対応する第２の半田ボールにフラ
ックスを配するように、予めフラックスが充填されてい
るものである。
そしてまた請求項14の発明のフリップチップ構造は、
請求項１のフリップチップ構造において、前記予め形成
された平板状構造体の周縁部における、前記第１の半田
ボールおよび第２の半田ボールに対応する位置に、切欠
部が形成されているものである。
さらに請求項15の発明のフリップチップ構造は、請求
項14のフリップチップ構造において、前記切欠部が、第
１の半田ボールおよびそれに対応する第２の半田ボール
が同時に溶融することによって形成される半田継手構造
の一部を規定するものとされている。
さらに請求項16の発明のフリップチップ構造は、請求
項１のフリップチップ構造において、前記予め成形され
た平板状構造体が、第１の半田ボールおよび第２の半田
ボールに対応する位置に切欠部が形成されたものであ
り、しかもその切欠部には、第１の半田ボールおよびそ
れに対応する第２の半田ボールにフラックスを配するよ
うに、予めフラックスが充填されているものである。
作用 この発明によれば、フリップチップ構造のチップとサ
ブストレートの間に予め成形された平板状構造体が介在
される。その平板状構造体はチップおよびサブストレー
トの間に確定された最小のギャップを形成する。
この発明によれば、液状フラックスは、それがチップ
とサブストレート上の半田ボール（パッド）に選択的に
与えられるように、前述の平板状構造体に供給される。
この発明では、前述の平板状構造体に、チップとサブ
ストレート上の半田ボールと合うような位置にスルーホ
ールが形成されている。この場合、液状のフラックス
は、半田付け時において半田ボールに供給されるように
スルーホールに選択的に充填される。この貫通孔は、チ
ップとサブストレートとの位置関係を維持する助けとな
る。
さらにこの発明の一態様においては、スルーホール
は、半田ボールの溶融によって形成される半田継手につ
いて予め定めた機械的な構造を確定させ得るように寸法
が定められる。
またこの発明においては、前述の予め成形された平板
状構造体が、平板状の芯材とその表裏両側の平坦な表面
層とを有する構成とされている。その芯材は熱硬化性樹
脂例えばポリイミド、あるいは非有機材料例えばアルミ
ナ、研磨されたサファイア、ベリリウム酸化物、アルミ
ニウム、アルミニウム窒化物等によって形成される。平
板状構造体の平らな表面には熱可塑性樹脂もしくは熱硬
化性材料、例えばポリアセタール、エポキシ樹脂（エポ
キサイドレジン）、ポリスチレン等の層が形成される。
その平板状構造体は、チップおよびサブストレートとと
もに機械的な保全性を有するフリップチップ構造を確立
するに寄与する。
この発明の一態様では、前述の平板状構造体が５〜50
μｍ、望ましくは20〜30μｍの厚みを有する。
その他のこの発明の目的、態様、作用および長所は以
下の説明からおのずと明らかとなる。
実 施 例 第３図には、この発明の一実施例によるフリップチッ
プ構造（フリップチップ集合体）30を示す。
既に述べたと同様に、フリップチップ集合体30は、最
終的に次に述べるような手法で相対的に大きなシリコン
チップすなわちサブストレート34に対して対面する関係
で搭載される１または２以上のシリコンチップ32（図で
は２個のみ示す）を含んでいる。チップ32の表面32A上
に複数の半田ボール36が形成され、サブストレート34の
表面34A上の対応する位置に複数の半田ボール38が形成
される。液状フラックスを、チップ32の半田付けに先立
ってサブストレート34の表面34Aに供給することはな
い。同じく液状フラックスをチップ32の表面32Aに供給
することも要求されない。
サブストレート34にチップ32を半田付けするに先立っ
て、チップ32に対し平行平面性を有する予め成形された
平板状構造体40（“スタンプ”あるいは“プラスチック
独立部材”とも称し、後に詳細に説明する）がチップ32
とサブストレート34との間に介装される。その平板状構
造体40には、半田ボール36,38の位置にそれぞれ対応す
るような位置にスルーホール（貫通孔）42が設けられて
いる。半田ボール36はチップ32の周辺近くに位置してい
るから、スルーホール42も平板状構造体40の周辺近くに
位置している。
半田付けに先立って、平板状構造体40は液状フラック
ス例えばロジンの溶液（浴）に浸漬（図示せず）され、
符号44に示すように乾燥に付される。この過程で平板状
構造体40には、スルーホール42の内側にフラックスが優
先的に充填される。すなわちフラックスは、半田ボール
36,38に正しく対応する位置に選択的に供給されること
になる。また平板状構造体40の平坦な表面にはフラック
スは殆ど残らない。毛細管作用によって液状フラックス
の大部分はスルーホール42に引き込まれる。これにより
フラックスは、半田付けに好結果をもたらすべく半田ボ
ールに正しく対応せしめられる。
このような半田ボールに対するフラックスの選択的な
供給は、数多くの利益をもたらす。すなわち平板状構造
体の表面上には極めて少量のフラックスしか存在しな
い。また半田ボールによる半田付けに際してのフラック
スの使用量が最小限に抑えられる。余分なフラックスは
フリップチップ構造の系内には残らない。そして過剰な
フラックスによる毛細管作用および／または表面張力に
起因するチップの相対的な動きが最小限に抑えられる。
平板状構造体が浸漬されるフラックス浴の引続く稀釈
あるいは供給によって、半田ボールによる半田付けを可
能としかつフラックス使用量と前述の諸問題の発明を最
小限に抑えるような、最適なフラックスの量が経験的に
求められる。
このようにして、チップ32は、半田付けの過程の間チ
ャック（図示せず）のような機械的手段によって適切な
位置に、より容易にかつより正確に保持され、その結果
フリップチップの生産量を増大させることができる。さ
らに、平板状構造体40のスルーホール42は、半田ボール
36とそれに対応する半田ボール38との相対位置、ひいて
はサブストレート34に対するチップ32の位置を維持する
助けになる。
第４図には、第３図に示されるこの発明の技術に用い
られる前述の予め成形された平板状構造体40の詳細を示
す。その平板状構造体40は、熱硬化性樹脂または非有機
材料（例えばアルミニウム板、アルミナ板、ベリリウム
酸化物板）によって作られた平板状の芯材46を含んでい
る。芯材40の両面には、フリップチップボンディング過
程で半田を溶融させるために温度を上昇させた際に、顕
著に軟化することを期待できるような熱可塑性（樹脂）
もしくは熱硬化性“皮膜”からなる平坦な層（表面層）
48がラミネートとされている。このような熱可塑性樹脂
皮膜からなる表面層の軟化およびそれに引続く収縮（こ
の収縮は平板状構造体40の全体にわたって生じる）は、
半田ボールの溶融によって引起される表面張力と前記皮
膜自身の表面張力に応答してチップがサブストレートに
接近することを許容しかつ促進する。このようなチップ
とサブストレートとの接近一体化、換言すればそれらの
間の空隙の減少は、各半田ボールが接近一体化かつ溶融
することを確実化するために望ましい。またこのことは
フリップチップの生産量の増大に寄与する。また、半田
ボールの形状を偏平な形状とするような場合に、その半
田ボールの形状に応じてチップのサブストレートに対す
る接近の度合を調整することも重要である。
熱可塑性皮膜からなる表面層48は、半田付け後（温度
低下によって）再凝固し、チップ32とサブストレート34
の表面32A,34Aに対するクッションとなる。同時に、平
板状構造体40の収縮、特にその熱可塑性皮膜からなる表
面層48の収縮は、半田付け後に室温に冷却された時にチ
ップを引き寄せる効果をもたらす。このようにして半田
ボールは相互に接触しかつチップもしくはサブストレー
トに接触した状態に機械的に保持される。
平板状構造体の芯材46は、良好な熱伝導性を示す。こ
の芯材46は、剛性を有する有機樹脂または非有機材料、
例えばポリイミド、研磨されたアルミナ、研磨されたサ
ファイア、ベリリウム酸化物、アルミニウム、あるいは
アルミニウム窒化物などによって作られる。ポリイミド
の好適なものとしては、チバ・ガイギーコーポレーショ
ン（カリフォルニア州、サンタクララ）のマイクロエレ
クトロニック材料である「プロビマイド（Probimide:登
録商標）300または400シリーズ」あるいは［セレクティ
ラックス（Selectilux:登録商標）HTR3」が利用でき
る。平板状構造体40の表面層48は、熱可塑性材料、例え
ばポリアセタール、エポキシド、ポリスチレン等から作
られる。平板状構造体40は、気密性を有し、液状フラッ
クのウィック（流れ溝）として機能しないことが望まし
い。平板状構造体40の全体の厚みは、５〜50μｍのオー
ダーであり、そのうちでも20〜30μｍが最適である。こ
の平板状構造体40は、チップとサブストレートとの間の
物理的な隔壁として機能する。
半田ボールとそれに対応する半田ボールに選択的にフ
ラックスを供給することによりチップおよびサブストレ
ートの表面からフラックスを効果的に排除することがで
きるような前記平板状構造体40を用いることによって、
次のような作用ももたらされる。すなわち、チップとサ
ブストレートの表面は比較的清浄であるから、半田付け
自体とは無関係に、平板状構造体40（特にその表面層）
による接着力が半田ボールとそれに対応する半田ボール
との機械的な結合をもたらす（但し、“半田付け自体と
は無関係”とは言え、その接着力および収縮は半田付け
時の高温時に有効となる。）。このことは、“良好な機
械的結合は良好な半田継手をもたらす”ということわざ
を満足している。
平板状構造体40は、チップとサブストレートとの間の
空隙の寸法を決定するプラスチック独立部材としても機
能する。すなわち、平板状構造体40の比較的硬質な芯材
46は、半田ボールとそれに対応する半田ボールとが一体
的に溶融する際におけるチップがサブストレートに接近
する限界を規定する。
既に述べたように、従来のフリップチップ製造技術で
は、最終的な半田継手の機械的性質は不確定であった。
この発明では、平板状構造体40を用いることによって半
田ボールの結合剛性を考慮しなくて済む。すなわち、ス
ルーボール42は、予め定まった寸法の円筒状のモールド
（鋳型）、すなわちその内側で半田継手が形成されるよ
うなモールドとして機能する。半田ボールとそれに対応
する半田ボールによってスルーホール内に形成される半
田継手は、予め定めた寸法の機械的構造体（図示せず）
をなすことが誰にでも理解でき、またその結果、その半
田継手の機械的性質、例えば剛性（または弾性）、剪断
強度、引張り強度、曲げモーメント等も予め計算するこ
とができる。
第５図は、第３図の技術に適用可能な予め成形された
平板状構造体（独立部材）50の他の例の斜視図である。
この構造体50における芯材56および表面層58に用いられ
る材料、および構造体50の厚みに関しては、第４図に示
された構造体40と同様である。しかしながら、第４図の
構造体40では各半田ボール36,38に対応する位置にスル
ーホール42が形成されていたのに対し、第５図の構造体
50では、各半田ボール36,38に対応する位置の角部にお
いて切欠部52が形成されており、各切欠部52は、その切
欠部の切欠面内において半田継手が形成されるように寸
法が定められている。切欠部52の表面は、その表面に液
状フラックス54が粘着し易くなるように（すなわち表面
層58の表面では液状フラックスが付着しないようにする
こととは反対に）、表面層58の表面の粗さよりも相対的
に粗くすることが好ましい。既に第４図の構造体40に関
して述べたと同様に、液状のフラックスは、構造体50を
液状フラックスの浴に浸漬することによって構造体50に
供給され、そのフラックスは乾燥することが許容され
る。半田付けのための高温では、フラックスは半田ボー
ル36およびそれに対応する半田ボール38に配されるであ
ろう。
第５図の構造体50の長所も、第４図の構造体40と同様
に、チップとサブストレートとの間に予め定めた寸法の
空隙を規定できること、また半田ボール間の機械的結合
を与えること、また半田付けに要するフラックス量を最
小限に抑えること、さらにはチップとサブストレートの
位置を維持するための機械的な補助を軽減できること、
さらには半田ボールによる結合剛性に対する考慮を軽減
できること、などの点にある。
前述の平板状の（積層された）構造体は、フリップチ
ップ製造プロセスにおいて、チップとサブストレートと
の間のクッション機能、チップをサブストレートに引寄
せる機能、およびチップとサブストレートとを一体に保
持（但し半田が再凝固した状態で）する機能を有する。
これによって、フリップチップ集合体の機械的な保全性
が改善され、かつ半田ボールとの間の電気的接続が損な
われることに対する抵抗が増される。このことは、半田
ボールそれ自体がチップとサブストレートとの間の機械
的結合点として機能する点において重要である。チップ
とサブストレートに対する距離が規定され、同時にチッ
プとサブストレートとの間に永続的なテンションが作用
する。
発明の効果 この発明では、多量の過剰なフラックスを使用すると
いう従来の問題が解決され、かつ半田付け時において変
動しがちなチップの位置を保持することができる。この
発明によれば、フラックスの絶対使用量を最小限に抑え
ることによって、フリップチップ構造の洗浄を簡単かつ
容易とすることができる。
【図面の簡単な説明】
第１図は従来の典型的なフリップチップ構造の断面図、
第２図はサブストレートに対するチップの位置ずれを引
き起こすような液状フラックスによる毛細管作用を示す
従来のフリップチップ構造体の断面図、第３図はこの発
明の実施例の半田付け前のフリップチップの拡大断面
図、第４図は第３図の実施例において用いられている平
板状構造体の斜視図、第５図はこの発明で用いる平板状
構造体の他の例を示す斜視図である。 30……フリップチップ構造（フリップチップ集合体）、
32……チップ、34……サブストレート、36,38……半田
ボール、40,50……平板状構造体、42……スルーホー
ル、44,54……フラックス、46,56……芯材、48,58……
表面層。
フロントページの続き (72)発明者 コンラッド ジェイ デロッカ アメリカ合衆国、カリフォルニア州 94306、パロ アルト、アベル アヴェ ニュー 4150 (56)参考文献 特開 昭63−306634（ＪＰ，Ａ) 特開 平３−48435（ＪＰ，Ａ) 実開 昭52−94371（ＪＰ，Ｕ) 特表 平３−502388（ＪＰ，Ａ) 国際公開89／7338（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】表面に第１の半田ボールを有するチップ
    と； その第１の半田ボールに対応する第２の半田ボールを表
    面に有するサブストレートと； 前記チップとサブストレートとの間に介在された、予め
    成形された平板状構造体であって、かつ前記チップとサ
    ブストレートが組立てられる前の段階ではそれらに対し
    分離されかつ独立されている平板状構造体； とを有してなり、前記予め形成された平板状構造体が、
    平板状の芯材と、その芯材の表裏両面に形成された表面
    層とを有する構成とされているフリップチップ構造。
  2. 【請求項２】前記予め成形された平板状構造体におけ
    る、前記第１の半田ボールおよび第２の半田ボールに対
    応する位置に、スルーホールが形成されている、請求項
    １に記載のフリップチップ構造。
  3. 【請求項３】前記スルーホールが、第１の半田ボールお
    よびそれに対応する第２の半田ボールが同時に溶融する
    ことによって形成される半田継手構造を規定するサイズ
    に定められている、請求項２に記載のフリップチップ構
    造。
  4. 【請求項４】前記表面層が、第１の半田ボールおよびそ
    れに対応する第２の半田ボールによる半田付けを行なう
    べくチップおよびサブストレートを高温に曝した際に、
    チップをサブストレートに引寄せる機能を有する構成と
    されている、請求項１に記載のフリップチップ構造。
  5. 【請求項５】前記芯材が、熱硬化性樹脂もしくは非有機
    材料によって作られている、請求項１に記載のフリップ
    チップ構造。
  6. 【請求項６】前記表面層が、熱可塑性樹脂もしくは熱硬
    化性材料によって作られている、請求項１に記載のフリ
    ップチップ構造。
  7. 【請求項７】前記芯材が、ポリイミド、研磨されたアル
    ミナ、研磨されたサファイア、ベリリウム酸化物、アル
    ミニウム窒化物、もしくはアルミニウムのうちから選ば
    れた材料によって作られている、請求項１に記載のフリ
    ップチップ構造。
  8. 【請求項８】前記表面層が、ポリアセタールもしくはエ
    ポキシ樹脂のうちいずれかによって作られている、請求
    項１に記載のフリップチップ構造。
  9. 【請求項９】前記予め成形された平板状構造体が、チッ
    プとサブストレートとの間に予め定めた寸法の空隙を確
    定するための独立部材として機能する、請求項１に記載
    のフリップチップ構造。
  10. 【請求項１０】前記予め成形された平板状構造体が５〜
    50μｍの厚みを有する、請求項９に記載のフリップチッ
    プ構造。
  11. 【請求項１１】前記予め成形された平板状構造体が20〜
    30μｍの厚みを有する、請求項10に記載のフリップチッ
    プ構造。
  12. 【請求項１２】前記予め成形された平板状構造体が、第
    １の半田ボールおよびそれに対応する第２の半田ボール
    にフラックスを配するように、予めフラックスが与えら
    れているものである、請求項１に記載のフリップチップ
    構造。
  13. 【請求項１３】前記予め成形された平板状構造体が、第
    １の半田ボールおよび第２の半田ボールに対応する位置
    にスルーホールが形成されたものであり、しかもそのス
    ルーホールには、第１の半田ボールおよびそれに対応す
    る第２の半田ボールにフラックスを配するように、予め
    フラックスが充填されている、請求項１に記載のフリッ
    プチップ構造。
  14. 【請求項１４】前記予め成形された平板状構造体の周縁
    部における、前記第１の半田ボールおよび第２の半田ボ
    ールに対応する位置に、切欠部が形成されている、請求
    項１に記載のフリップチップ構造。
  15. 【請求項１５】前記切欠部が、第１の半田ボールおよび
    それに対応する第２の半田ボールが同時に溶融すること
    によって形成される半田継手構造の一部を規定するもの
    である、請求項14に記載のフリップチップ構造。
  16. 【請求項１６】前記予め成形された平板状構造体が、第
    １の半田ボールおよび第２の半田ボールに対応する位置
    に切欠部が形成されたものであり、しかもその切欠部に
    は、第１の半田ボールおよびそれに対応する第２の半田
    ボールにフラックスを配するように、予めフラックスが
    充填されている、請求項１に記載のフリップチップ構
    造。
JP2226433A 1989-08-28 1990-08-28 フリップチップ構造 Expired - Fee Related JP2805245B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40057289A 1989-08-28 1989-08-28
US400,572 1989-08-28

Publications (2)

Publication Number Publication Date
JPH0391940A JPH0391940A (ja) 1991-04-17
JP2805245B2 true JP2805245B2 (ja) 1998-09-30

Family

ID=23584136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2226433A Expired - Fee Related JP2805245B2 (ja) 1989-08-28 1990-08-28 フリップチップ構造

Country Status (2)

Country Link
US (1) US5111279A (ja)
JP (1) JP2805245B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
JPH07221105A (ja) * 1994-01-31 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
KR0157899B1 (ko) * 1995-09-22 1998-12-01 문정환 기판에 반도체 장치를 부착시키기 위한 연결구조
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6326241B1 (en) 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6657313B1 (en) * 1999-01-19 2003-12-02 International Business Machines Corporation Dielectric interposer for chip to substrate soldering
US6258627B1 (en) * 1999-01-19 2001-07-10 International Business Machines Corporation Underfill preform interposer for joining chip to substrate
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US6365977B1 (en) 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
AT413062B (de) * 2000-07-12 2005-10-15 Tridonic Optoelectronics Gmbh Verfahren zur herstellung einer led-lichtquelle
US6713318B2 (en) 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US6495397B2 (en) 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
US6537852B2 (en) 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
DE10143790B4 (de) * 2001-09-06 2007-08-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6904673B1 (en) 2002-09-24 2005-06-14 International Business Machines Corporation Control of flux by ink stop line in chip joining
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
KR100557140B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 커넥터와 그를 이용한 이미지 센서 모듈
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
JP6500342B2 (ja) * 2013-04-27 2019-04-17 日亜化学工業株式会社 半導体レーザ装置の製造方法並びにサブマウントの製造方法
RU2648311C2 (ru) * 2016-08-09 2018-03-23 Акционерное общество "Научно-исследовательский институт электронной техники" Способ изоляции при монтаже перевернутых кристаллов
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
US4355463A (en) * 1980-03-24 1982-10-26 National Semiconductor Corporation Process for hermetically encapsulating semiconductor devices
JPS57210638A (en) * 1981-06-18 1982-12-24 Mitsubishi Electric Corp Hybrid integrated circuit
JPS6049638A (ja) * 1983-08-26 1985-03-18 Sharp Corp 電子部品の構成方法
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
JPS61145838A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd 半導体素子の接続方法
JPS61142750A (ja) * 1985-11-22 1986-06-30 Hitachi Ltd 絶縁基板
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPS63239827A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体装置
JPS63268418A (ja) * 1987-04-24 1988-11-07 Matsushita Electric Works Ltd 情報用ジヨイント装置
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール

Also Published As

Publication number Publication date
US5111279A (en) 1992-05-05
JPH0391940A (ja) 1991-04-17

Similar Documents

Publication Publication Date Title
JP2805245B2 (ja) フリップチップ構造
US5299730A (en) Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5819406A (en) Method for forming an electrical circuit member
JPH09237963A (ja) はんだ供給法およびはんだ供給装置並びにはんだ接合法
US20080272177A1 (en) Conductive bonding material fill techniques
TW459317B (en) Joint structure between film substrate semiconductor chip and manufacturing method
KR20020086588A (ko) 열전도성 접착 결합부 및 상기 접착 결합부의 제작 방법
US5168346A (en) Method and apparatus for isolation of flux materials in flip-chip manufacturing
JPH02155242A (ja) 半田を除去するための方法及び装置
JPH0296343A (ja) 混成集積回路装置の製造方法
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
JPH05114800A (ja) 電子部品の実装方法及び実装装置
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP2000100868A (ja) 半導体装置およびその製造方法
JP3908590B2 (ja) ダイボンディング方法
JP2868007B1 (ja) 半導体装置及びその製造方法
JPH11289146A (ja) 複合配線材及びその製造方法
JPH11245085A (ja) 接合部材およびこれを用いた半導体実装装置
JP3255796B2 (ja) 半導体装置の実装方法
JP3431316B2 (ja) 半導体装置の製造方法及び半導体チツプの実装方法
JP3027171B2 (ja) 電気回路部材
JP2002164386A (ja) Ｉｃ実装用基板とその製造方法及びｉｃ実装用基板へのｉｃ実装方法
JPH11135552A (ja) 半導体装置製造方法
JP3445687B2 (ja) 半導体チップの実装方法
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees