JPH02129941A - キヤリアテープ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂ
ｏｎｄｉｎｇ）方式におけるキャリアテープに関するも
のである。

〔従来の技術〕

従来、この種のキャリアテープは第３図に示すように構
成されたものが採用されている。これを同図に基づいて
説明すると、同図において、符号１で示すものは半導体
素子２の一部がその内部に臨む多数のセンターデバイス
孔３およびこれらセンターデバイス孔３の周囲に設けら
れたデバイス取り出し用のアウターリード孔４を有し例
えばポリイミド系樹脂、ポリエステルあるいはガラスエ
ポキシ等からなる帯状のテープ基材、５はこのテープ基
材１の面上に前記センターデバイス孔３および前記アウ
ターリード孔４の一部を閉塞するように形成された多数
のリードである。これらリード５は、前記半導体素子２
のバンプ（図示せず）に接続するインナーリード６と、
このインナーリード６に連接され基板（図示せず）ある
いはフレーム等に接続するアウターリード７と、このア
ウターリード７に連接されテスト時に使用するテストパ
ッド８とによって構成されている。また、９は前記テー
プ基材１の両側縁に設けられテープ製造各工程でテープ
定ピッチ送りおよびテープ位置決めをするスプロケット
ホールである。

また、従来のキャリアテープには、第４図に示すような
ものも採用されている。これを同図に基づいて説明する
と、同図において、符号１１で示すものは前記テープ基
材１の面上に形成されかつ前記テストパッド８に多数接
続されリード引き出し用の導電線、１２はこの導電′１
ａ１１に接続する多数の集中電極、１３はこれら集中電
極１２を接続する共通電極である。これら共通電極１３
．前記集中電極１２および導電線１１は、前記リード５
を電気めっきする時に使用される。なお、同図において
、第３図と同一の部材については同一の符号を付す。

次に、このように構成されたキャリアテープの製造方法
について説明する。

先ず、テープ基材１にセンターデバイス孔３゜アウター
リード孔４およびスプロケットホール９等を設ける。次
に、テープ基材１の面上にめっき等によってＣｕ箔を形
成した（あるいは接着材を接着する）後、このＣｕ箔か
ら写真製版、エツチングによって所定のパターンを形成
する。このとき、テープ基材１の面上にＣｕからなるリ
ード５が形成される。そして、このリード５上に無電解
ＳｎめっきあるいはＮｉ、Ａｕ、半田等によって電気め
っき処理が施す。ここで、無電解めっきの場合は、リー
ド５のパターン形状が第３図に示すように各々独立する
ものや第４図に示すように互いに接続するものに対して
行うことができるが、電気めっきの場合には、各リード
５に電位を付与するために、第４図に示すように導電線
１１および集中電極１２．共通電極１３が必要になる。

この後、半導体素子２のバンプ（図示せず）をインナー
リード６に接続する。

このようにして、キャリアテープを製造することができ
る。

〔発明が解決しようとする課題〕

ところで、この種のキャリアテープにおいては、各リー
ド５が第３図に示すように互いに独立したものであると
、半導体素子２の良否試験を簡単に行うことができるも
のの、各リード５に電気めっき処理を施す場合にはこの
処理を困難なものにするという問題があった。

一方、各リード５が導電線１１．集中電極１２および共
通電極１３によって互いに接続されたものであると、各
リード５に電気めっき処理を簡単に施すことができるも
のの、半導体素子２の良否試験を行う場合には同図に破
線で示すように集中電極１２の回りをテープ基材１と共
に打ち抜くか、あるいはテープ基材ｌからその部分だけ
を剥離させる必要があり、この作業を困難なものにする
という不都合があった。すなわち、前者にあっては、打
ち抜き時にテープ基材１の材質や厚さによって打ち抜き
用の刃物が損傷したり、打ち抜きによる滓が生じたりす
るからであり、また後者にあっては、未剥離の部分や過
度の剥離部分が発生するからである。

本発明はこのような事情に鑑みてなされたもので、電極
テープの着脱によってリードの電気めっき処理および半
導体素子の試験を簡単かつ確実に行うことができるキャ
リアテープを提供するものである。

〔課題を解決するための手段〕

本発明に係るキャリアテープは、テープ基材の面上にリ
ードに接続するリード引き出し用の導電線を形成すると
共に、これら導電線に接続する電極テープを着脱自在に
取り付けたものである。

〔作　用〕

本発明においては、テープ基材に対し各リードに電気め
っき処理を施すに際して電極テープを取り付け、半導体
素子を試験する際して電極テープを取り外す。

〔実施例〕

以下、本発明の構成等を図に示す実施例によって詳細に
説明する。

第１図および第２図は本発明に係るキャリアテープに対
する電極テープの取付後と取付前の状態を示す平面図で
、同図において第３図および第４図と同一の部材につい
ては同一の符号を付し、詳細な説明は省略する。同図に
おいて、符号３１で示すものは前記リード５のテストパ
ッド８に接続するリード引き出し用の導電線で、前記テ
ープ基材１の面上に多数形成されており、先端部が前記
スプロケットホール９の近傍に位置付けられている。

３２はこれら導電線３１に接続する電極テープで、全体
が導電性材料からなり、前記テープ基材１の面上に着脱
自在に取り付けられている。

このように構成されたキャリアテープにおいては、リー
ド５に電気めっき処理を施す場合にテープ基材１に電極
テープ３２を取り付け、この電極テープ３２に外部から
電位を付与することにより行われる。

一方、半導体素子２の特性を試験（良否試験）する場合
には、各リード５が互いに電気絶縁している必要かある
ことから、テープ基材１から電極テープ３２を取り外す
ことにより行う。

すなわち、テープ基材１に対し各リード５に電気めっき
処理を施すに際して電極テープ３２を取り付け、半導体
素子２を試験する際して電極テープ３２を取り外すので
ある。

ここで、電極テープ３２をテープ基材１から離脱させる
時は、リード５に対する電気めっき処理の直後であって
も、リード５に対する半導体素子２の接続後の試験直前
であってもよい。

なお、本実施例においては、電極テープ３２を電気めっ
き処理のための電極として使用する場合を示したが、本
発明はこれに限定されず、半導体素子２とリード５の接
続後にキャリアテープを巻き取る場合にも使用すること
ができる。この場合、テープ巻き取り後に電極テープ３
２を接地しておくことにより、半導体素子２の各■１０
（図示せず）に同一電位である接地電位が与えられるこ
とになるから、半導体素子２の静電破壊を防止すること
ができる。

〔発明の効果〕

以上説明したように本発明によれば、テープ基材の面上
にリードに接続するリード引き出し用の導電線を形成す
ると共に、これら導電線に接続する電極テープを着脱自
在に取り付けたので、テープ基材に対し各リードに電気
めっき処理を施すに際して電極テープを取り付けること
ができ、また半導体素子を試験する際しては電極テープ
を取り外すことができ、テープ基材に対して電極テープ
を着脱することにより半導体素子の試験とリードの電気
めっき処理を簡単かつ確実に行うことができる。

【図面の簡単な説明】

第１図および第２図は本発明に係るキャリアテープに対
する電極テープの取付後と取付前の状態を示す平面図、
第３図および第４図は従来のキャリアテープを示す平面
図である。 １・・・・テープ基材、２・・・・半導体素子、３・・
・・センターデバイス孔、５・・・・リード、６・・・
・インナーリード、７・・・・アウターリード、８・　
・　・・テストパッド、３１・導電線、３２・・・・電
極テープ。 第１図 代　理　人　大岩増雄 １　：　テープ茎材 ７　：　アウターリード ５：　リード ６：　インナーリード ３２　：　電不シデーフ 出２．淡 ；蔓３図

Claims (1)

【特許請求の範囲】
1. 半導体素子の一部が臨むその内部に多数のセンターデバ
   イス孔を有する帯状のテープ基材と、このテープ基材の
   面上に形成され前記センターデバイス孔内の半導体素子
   に接続するリードとを備えたキャリアテープにおいて、
   前記テープ基材の面上に前記リードに接続するリード引
   き出し用の導電線を形成すると共に、これら導電線に接
   続する電極テープを着脱自在に取り付けたことを特徴と
   するキャリアテープ。