JPH09330961A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09330961A JPH09330961A JP14727496A JP14727496A JPH09330961A JP H09330961 A JPH09330961 A JP H09330961A JP 14727496 A JP14727496 A JP 14727496A JP 14727496 A JP14727496 A JP 14727496A JP H09330961 A JPH09330961 A JP H09330961A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- inspection
- wiring pattern
- terminals
- insulating member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
は信頼性の検査を正確に行うことができ、高集積化、多
ピン化、及び小型化を障害なく実現することができる半
導体装置、及びその半導体装置の製造方法を提供する。
また、高温での検査によっても外部端子の接続信頼性が
劣化しないようにする。 【解決手段】半導体素子1の電極4に接続された外部端
子6に、配線パターン3を介して検査用端子5を電気的
に接続し、かつ検査用端子5を絶縁部材2の周辺部分に
設け、検査用端子5のピッチを外部端子6のピッチより
も大きくする。半導体装置の特性や信頼性の検査が終了
すると、検査用端子5、及びそれを載せていた絶縁部材
2の一部(周辺部分)を最終的に切断、除去する。ま
た、検査用端子5を用いた検査を行ってから、配線パタ
ーン3に外部端子6を設けてもよい。
Description
に電気的に接続される配線パターンを絶縁部材表面に有
すると共に、その配線パターンに金属バンプからなる外
部端子を接続した半導体装置に係わり、特に検査性や外
部端子の接続信頼性に優れた半導体装置、及びその半導
体装置の製造方法に関する。
中で、そのパッケージの外部との接続用の外部端子を、
1次元配列をなす従来のリードから2次元配列をなす金
属バンプに変えて、端子数(ピン数)を大幅に増加させ
る技術が実用化されてきている。
上に半導体素子を搭載し、そのプリント基板の裏面に金
属バンプを配置した構造が米国特許5,216,278
号に開示されている。この構造は一般にボールグリッド
アレイ(BGAと略される)と呼ばれている。
を極力半導体素子の寸法まで小さくし、金属バンプを外
部端子としたものがある。これは一般にチップサイズパ
ッケージまたはチップスケールパッケージ(CSPと略
される)と呼ばれている。CSPの構造を開示した従来
技術として、特表平6-504408号公報には、半導
体素子の回路形成面に柔軟材を介して外部端子付きのテ
ープを接合し、その外部端子と半導体素子の電極とを電
気的に接続した構造が開示されている。また、特開平6
-224259号公報には、スルーホールを設けたセラ
ミック基板に半導体素子を搭載し、セラミック基板の半
導体素子とは反対側の面に電極を設け、その状態でプリ
ント基板に実装する構造が開示されている。さらに、特
開平6-302604号公報には、半導体素子の回路形
成面に金属配線パターンを形成し、この金属配線パター
ンに外部端子を設けた構造のCSPが開示されている。
に、外部端子であるバンプ間の距離、すなわちバンプの
ピッチをできるだけ小さくしようとする試みが盛んに行
われている。
米国特許5,216,278号に開示されたBGA、特
表平6-504408号公報、特開平6-224259号
公報、及び特開平6-302604号公報に開示された
CSP等では、外部端子のピッチが狭くなった場合に、
半導体装置の特性あるいは信頼性を検査する際に、検査
用プローブを検査すべき外部端子に正確に接触させるこ
とが困難になる。これは、検査用プローブがある程度の
太さを有しているのに反して、外部端子のピッチが狭い
ために複数の外部端子に同時に検査用プローブを当てる
ことが不可能になるためである。従って、正確な検査を
行うことが困難になり、半導体装置の高集積化、多ピン
化、及び小型化の障害になる。
して、高温において長時間にわたり半導体装置を動作さ
せ、半導体装置の特性が劣化しないことを確認するバー
ンインテストが一般に行われているが、上記の従来技術
における半導体装置に高温下の検査であるバーンインテ
ストを行うと、接合に際して生じた金属間化合物が異常
成長して接合強度が低下し、外部端子の接続信頼性が著
しく劣化することがある。特にこれは、外部端子として
の金属バンプがはんだであるか、あるいは他の金属をは
んだで接合する場合に起こり易い。しかも、外部端子と
しての金属バンプの接合を行った後の検査工程で半導体
装置が正常に動作しないことが判明した場合には、金属
バンプの接合工程が全く無駄になってしまう。
が狭くなっても、特性あるいは信頼性の検査を正確に行
うことができ、高集積化、多ピン化、及び小型化を障害
なく実現することができる半導体装置、及びその半導体
装置の製造方法を提供することである。
が狭くなっても、特性あるいは信頼性の検査を正確に行
うことができ、かつ高温での検査によっても外部端子の
接続信頼性が劣化することがなく、障害なく高集積化、
多ピン化、及び小型化を実現することができる半導体装
置、及びその半導体装置の製造方法を提供することであ
る。
るため、本発明によれば、半導体素子と、表面に配線パ
ターンが設けられた絶縁部材と、少なくとも上記半導体
素子の回路形成面を覆う封止部材とを有し、前記配線パ
ターンが上記半導体素子の電極に電気的に接続され、か
つその配線パターンには金属バンプからなる外部端子が
接続されている半導体装置において、前記外部端子に前
記配線パターンを介して検査用端子を電気的に接続した
ことを特徴とする半導体装置が提供される。
配線パターンを介して半導体素子の電極に接続された金
属バンプからなる外部端子に、さらにその配線パターン
を介して検査用端子を電気的に接続するため、外部端子
のピッチが狭くても検査用端子のピッチの方は外部端子
のピッチや配列に係わらず広くすることが可能となる。
従って、半導体装置の特性あるいは信頼性を検査する際
に、検査用プローブを複数の検査用端子に正確に接触さ
せることができ、その検査を正確に行える。
させ、検査用端子は絶縁部材の周辺部分に位置させるの
が望ましい。このように検査用端子を絶縁部材の周辺の
方に配置すれば、検査用端子のピッチ(隣接する検査用
端子間の距離)を外部端子のピッチ(隣接する外部端子
間の距離)よりも広くすることが可能となる。
導体素子周囲の絶縁部材上の配線パターン上に設けら
れ、検査用端子が外部端子よりもさらに外側に設けられ
ている。このような構成によっても検査用端子のピッチ
を広くすることが可能となる。
導体素子上に重ねられた構成とした上で、その半導体素
子上に重ねられた絶縁部材上の配線パターンに外部端子
が設けられる構成とする。このような構成にすれば、半
導体装置自体の大きさを半導体素子の大きさとほぼ同程
度にまで小さくすることが可能で、小型化が図れる。
出用端子のピッチとは別個に設定できるため、外部端子
のピッチを1mm以下にすることが可能である。通常の
検査用プローブの寸法から見積もると、外部端子のピッ
チが1mm以下になると複数の端子に同時に検査用プロ
ーブを当てることが不可能になると考えられるが、本発
明によれば上記のような不都合は生じない。
用した全ての上記検査用端子、即ち不要となった検査用
端子が取り去られた半導体装置、或いはその検査用端子
に加えて、検査用端子を載せていた絶縁部材の一部も切
除された半導体装置が提供される。
材における少なくとも外部端子と検査用端子との間にス
リットを形成し、配線パターンはそのスリットを橋渡し
するように設ける。これにより、検査用端子による検査
後に、検査用端子及びその検査用端子を載せている絶縁
部材の一部を切除する場合に、スリット以外の場所のみ
を切断すれば良く、切断荷重を少なくでき、切断時の配
線パターンと絶縁部材の剥離などの不具合を回避でき
る。さらに本発明によれば、検査のために使用した全て
の前記検査用端子、及びその検査用端子を載せている絶
縁部材の一部が、上記のようにしてスリットの位置より
切除された半導体装置が提供される。
り、配線パターンを銅箔で構成したり、配線パターン表
面にめっき層を施しかつそのめっき層の最外層を金で構
成しても良い。
たり、絶縁材料製のプリント基板としても良い。
的を達成するため、半導体素子と、表面に配線パターン
が設けられた絶縁部材と、少なくとも上記半導体素子の
回路形成面を覆う封止部材とを有し、前記配線パターン
が上記半導体素子の電極に電気的に接続され、かつ前記
配線パターンには金属バンプからなる外部端子が接続さ
れている半導体装置において、前記配線パターンは絶縁
部材の外周端部にまで延びており、その絶縁部材の外周
端部おいて配線パターンが途切れていることを特徴とす
る半導体装置が提供される。
的を達成するため、絶縁部材表面に配線パターンを設
け、その配線パターンを半導体素子の電極に電気的に接
続し、少なくとも前記半導体素子の回路形成面を封止部
材で覆い、かつ前記配線パターンに金属バンプからなる
外部端子を接続する半導体装置の製造方法において、前
記外部端子に前記配線パターンを介して検査用端子を電
気的に接続し、その検査用端子を用いて半導体装置の検
査を行い、その後上記検査用端子を全て取り去ることを
特徴とする半導体装置の製造方法が提供される。
本発明によれば、絶縁部材表面に配線パターンを設け、
その配線パターンを半導体素子の電極に電気的に接続
し、少なくとも前記半導体素子の回路形成面を封止部材
で覆う半導体装置の製造方法において、上記半導体素子
の電極に前記配線パターンを介して検査用端子を電気的
に接続し、その検査用端子を用いて半導体装置の検査を
行い、その後、前記配線パターンに金属バンプからなる
外部端子を接続し、さらに前記検査用端子を全て取り去
ることを特徴とする半導体装置の製造方法が提供され
る。上記検査用端子を用いた検査は、高温下で半導体装
置の信頼性を検査するバーンインテストであってもよ
い。
は、配線パターンに金属バンプからなる外部端子が接続
されていないため、バーンインテスト等の高温下の検査
を行う場合であっても、従来のように外部端子の接続信
頼性劣化の心配が全くない。また、検査工程で半導体装
置の異常が判明した場合にはその半導体装置自体を不良
品として破棄できるため、外部端子の接続の必要性も全
くなくなり、製造工程の無駄がなくなる。
て、図1から図3を参照しながら説明する。図1は本実
施形態による半導体装置の平面図、図2は本実施形態の
半導体装置の断面図である。図1及び図2に示すよう
に、絶縁部材2の表面には、例えば銅箔を用いて形成し
た配線パターン3が設けられており、その絶縁部材2の
中央に設けられた矩形の開口には半導体素子1が収納さ
れている。配線パターン3の内方先端は半導体素子1の
電極4に接続されており、半導体素子1の回路形成面及
び側面は封止樹脂7により封止されている。配線パター
ン3の上には、半導体素子1の周囲を2列に取り囲むよ
うに外部端子6が設けられ、絶縁部材2の周辺部分には
検査用端子5が設けられている。外部端子6は金属バン
プよりなり、その材料としては、はんだが適切である。
検査用端子5と外部端子6とは対になっており、互いに
配線パターン3により電気的に接続されている。絶縁部
材2はテープ状の樹脂材料製であって、その両端には位
置決め用のスプロケット穴8が設けられている。なお、
簡単のため、図1では封止樹脂7を除いた状態を示す
(以下、図5及び図7においても同様とする)。また、
配線パターン3表面にめっき層を施しかつそのめっき層
の最外層を金で構成しても良い。
る場合、従来では検査用プローブを外部端子に当てて電
気的導通を取る必要があった。このため、半導体装置の
高集積化、多ピン化、及び小型化のために外部端子のピ
ッチが小さくなると、検査用プローブがある程度の太さ
を有しているために、複数の端子に同時に検査用プロー
ブを当てることが不可能になる。このことが金属バンプ
を外部端子として有する半導体装置の端子ピッチを狭く
することを妨げ、従って、半導体装置自体の高集積化、
多ピン化、及び小型化を妨げる一つの原因となってい
た。通常の検査用プローブの寸法から見積もると、外部
端子のピッチが1mm以下になると上記のような不都合
が無視できなくなる。
5が絶縁部材2の周辺部分に設けられるため、検査用端
子5のピッチを外部端子6のピッチとは別個に、しかも
それよりも大きく設定できる。従って、外部端子6のピ
ッチが狭くなっても、その外部端子6のピッチとは無関
係に所望の検査用端子5に検査用プローブを当てて正確
に検査を行うことができ、半導体装置自体の高集積化、
多ピン化、及び小型化を阻害することがない。
場合には、その外部端子に検査用プローブを当てること
により、本来、外部との実際の電気的接続を行うための
外部端子に傷をつけてしまい、外部の部品との接続の際
(実装時)の信頼性が低下する心配もあったが、本実施
形態では外部端子6と検査用端子5とを別にしているた
め、外部との接続の信頼性の向上も図れる。
ると検査用端子5は不要となるが、検査後の全ての検査
用端子5、及びその検査用端子5を載せていた絶縁部材
2の一部(周辺部分)は最終的に切断、除去される。図
3は、その切断、除去が終了した状態の半導体装置の断
面図である。この段階では、図3から明らかなように、
外部端子6と検査用端子5とを接続していた配線パター
ン3が絶縁部材2の外周端部にまで延びた状態となって
おり、その位置で配線パターン3が途切れている。
を用いると、半導体装置自体を薄くできるという利点が
ある。このテープ状の絶縁部材2の具体的な樹脂材料と
しては、ポリイミド樹脂等が適している。但し、テープ
状の絶縁部材は薄く、反りが生じやすいため、この反り
が問題になるような場合にはテープ状のものの代わりに
絶縁材料製のプリント基板を用いてもよい。
素子1の電極4に接続された外部端子6に、配線パター
ン3を介して検査用端子5を電気的に接続し、かつ検査
用端子5を絶縁部材2の周辺部分に設けるので、検査用
端子5のピッチを外部端子6のピッチよりも大きくで
き、外部端子6のピッチが狭くなっても所望の検査用端
子5に検査用プローブを当てて正確に検査を行うことが
できる。従って、半導体装置の高集積化、多ピン化、及
び小型化を阻害することがなく、それらを実現すること
ができる。
しているため、検査用プローブで外部端子6に傷をつけ
ることがなく、外部端子6による外部との接続の信頼性
の向上も図れる。
参照しながら説明する。但し、本実施形態では半導体装
置の製造方法を中心に説明する。
うに、外部端子を設ける前までの工程を実施し、配線パ
ターン3の外部端子用ランド6aには外部端子を設けな
いままにしておく。これ以外の半導体装置の構成は図1
及び図2に示したものと同様であり、図4において図1
及び図2と同等の部材には同じ符号を付してある。その
後図4(b)に示すように、検査用バンプ5に検査用プ
ローブ20を接触させて検査を行う。この場合の検査と
は、第1の実施形態と同様に半導体装置の特性を調べる
ための検査と信頼性を調べるための検査の両方を含む。
特に信頼性を調べる検査としては、前述のように、高温
において長時間にわたり半導体装置を動作させ、半導体
装置が劣化しないことを確認するバーンインテストが一
般に行われている。この検査が終了した後、図4(c)
に示すように外部端子(金属バンプ)6を外部端子用ラ
ンド6a上に設ける。さらにその後、図4(d)に示す
ように検査用端子5、及びその検査用端子5を載せてい
た絶縁部材2の一部(周辺部分)を切断、除去する。
パターン3の外部端子用ランド6aに外部端子6を設け
る前に検査を行うので、その検査がバーンインテスト等
の高温下の検査であっても、従来のように金属間化合物
の異常成長等による外部端子6の接続信頼性の劣化の心
配が全くない。また、もし、外部端子6の接合を行って
から検査工程を行い、その結果半導体装置が正常に動作
しないことが判明した場合には外部端子6の接合工程が
結局無駄になってしまうが、本実施形態では、検査工程
で半導体装置の異常が判明した場合には、その半導体装
置自体を不良品として破棄することができるために外部
端子6の接続の必要性も全くなくなり、無駄な製造工程
を省くことができる。
ブで傷つけることがないので、外部端子6による外部と
の接続の信頼性の向上も図れる。
び図6を参照しながら説明する。図5は本実施形態によ
る半導体装置の平面図、図6は本実施形態の半導体装置
断面図である。本実施形態では、外部端子6と検査用端
子5の間において、絶縁部材2Aにスリット9を形成
し、配線パターン3は、上記スリット9を橋渡しするよ
うに設ける。隣り合うスリット9間はわずかに絶縁部材
の連結部9aで連結された状態となっており、この連結
部9aは図のようにコーナ部に位置する。これ以外の半
導体装置の構成は図1及び図2に示したものと同様であ
り、図5及び図6において図1及び図2と同等の部材に
は同じ符号を付してある。そして、半導体装置の特性や
信頼性の検査が終了すると、スリット9間を連結してい
た連結部9aの部分を切断することにより、スリット9
よりも外側の部分、即ち全ての検査用端子5、及びそれ
を載せていた絶縁部材2の周辺部分が除去される。
5及びそれを載せていた絶縁部材2の一部(周辺部分)
を除去する際には、単に切断するだけであったが、その
場合には当然絶縁部材には相当な荷重が加わることにな
るので、例えば配線パターンの絶縁部材からの剥離な
ど、損傷が生じる恐れがある。特に、絶縁部材としてプ
リント基板を使用した場合には、基板がある程度厚いた
めに切断荷重が大きくなり、損傷が生じやすい。
と検査用端子5の間の切断すべき部分に予めスリット9
を設るため、検査終了後には連結部9aのみを切断する
だけでよく、従って切断荷重を少なくでき、切断時の配
線パターン3と絶縁部材2の剥離などの不具合を回避で
きる。特に本実施形態は、絶縁部材2がプリント基板の
ようなある程度厚い材料である場合に有効である。
3がスリット9の位置で宙に浮いた状態であるため、検
査する前に配線パターン3が切れたり、配線パターン3
同士で接触することがないように、さらにスリット9の
部分からの配線パターン3のめくれや剥がれが起こらな
いように、取り扱い上注意を要する。
ら図9を参照しながら説明する。図7は本実施形態によ
る半導体装置の平面図、図8は本実施形態の半導体装置
断面図である。本実施形態では、テープ状の絶縁部材2
Bの中央に設けた矩形の開口が半導体素子1Aよりも小
さくなっており、絶縁部材2Bは半導体素子1Aに接着
剤10を介して接合される。絶縁部材2B中央の開口側
壁の段差部では、配線パターン3の内方先端が、絶縁部
材2B表面より半導体素子1A表面の方へ(即ち段差部
を降りるように)折り曲げられ、その配線パターン3の
内方先端が半導体素子1Aの電極4に接続されている。
さらに、半導体素子1Aの回路形成面が封止樹脂7によ
り封止されている。
パターン3上に設けられるが、全ての外部端子6が、絶
縁部材2Bの半導体素子1A上に重ねられた部分の上に
配置されるようにする。これ以外の半導体装置の構成は
図1及び図2に示したものと同様であり、図5及び図6
において図1及び図2と同等の部材には同じ符号を付し
てある。
ると、第1の実施形態と同様に検査後の全ての検査用端
子5、及びそれを載せていた絶縁部材2の一部(周辺部
分)は最終的に切断、除去されるが、本実施形態では半
導体素子1Aの寸法に合わせて切断が可能である。図9
は、その切断、除去が終了した状態の半導体装置の断面
図である。
装置自体の大きさを半導体素子1Aの大きさとほぼ同程
度にまで小さくすることができ、小型化を図ることがで
きる。
明では、検査用端子の形状を丸形としたが、矩形その他
の形状としても良い。例えば、矩形にした場合には端子
面の面積を広くすることができ、また隣接する検査用端
子間の距離が高集積化や多ピン化のために狭くなるよう
な場合にも端子面の面積を十分確保できる。
ンを介して検査用端子を電気的に接続するので、検査用
端子のピッチを外部端子のピッチや配列に係わらず広く
することができ、半導体装置の特性あるいは信頼性の検
査を正確に行うことができる。従って、半導体装置の高
集積化、多ピン化、及び小型化を障害なく実現すること
ができる。また、検査時に外部端子を傷つけることがな
いので、外部端子による外部との接続の信頼性の向上も
図れる。
子と検査用端子との間にスリットを形成するので、検査
後に検査用端子及びそれを載せている絶縁部材の一部を
切除する際の切断荷重を少なくでき、配線パターンと絶
縁部材の剥離などの不具合を回避できる。
上の配線パターンに外部端子を設けるので、半導体装置
自体の大きさを半導体素子の大きさとほぼ同程度にまで
小さくすることが可能で、小型化が図れる。
ターンに外部端子を設けるので、バーンインテスト等の
高温下の検査を行う場合でも、従来のように外部端子の
接続信頼性劣化の心配が全くなく、しかも検査工程で異
常が判明した場合にはその半導体装置に外部端子を接続
する必要が全くなくなるので、製造工程の無駄を省くこ
とができる。
面図である。
た状態の半導体装置の断面図である。
造方法を示す断面図であって、(a)は半導体装置の特
性や信頼性の検査前の状態、(b)は半導体装置の特性
や信頼性の検査中の状態、(c)は外部端子(金属バン
プ)を外部端子用ランド上に設けた状態、(d)は検査
後の切断、除去が終了した状態を示す図である。
面図である。
面図である。
た状態の半導体装置の断面図である。
Claims (19)
- 【請求項1】 半導体素子と、表面に配線パターンが設
けられた絶縁部材と、少なくとも前記半導体素子の回路
形成面を覆う封止部材とを有し、前記配線パターンが前
記半導体素子の電極に電気的に接続され、かつ前記配線
パターンには金属バンプからなる外部端子が接続されて
いる半導体装置において、前記外部端子に前記配線パタ
ーンを介して検査用端子を電気的に接続したことを特徴
とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、前
記外部端子は前記絶縁部材の前記中央寄りに位置し、前
記検査用端子は前記絶縁部材の周辺部分に位置すること
を特徴とする半導体装置。 - 【請求項3】 請求項2記載の半導体装置において、隣
接する前記検査用端子間の距離は、隣接する前記外部端
子間の距離よりも大きいことを特徴とする半導体装置。 - 【請求項4】 請求項2記載の半導体装置において、前
記外部端子は前記半導体素子周囲の前記絶縁部材上の配
線パターン上に設けられ、前記検査用端子は記外部端子
よりもさらに外側に設けられていることを特徴とする半
導体装置。 - 【請求項5】 請求項2記載の半導体装置において、前
記絶縁部材の一部分は前記半導体素子上に重ねられてお
り、前記外部端子は前記半導体素子上に重ねられた絶縁
部材上の配線パターンに設けられていることを特徴とす
る半導体装置。 - 【請求項6】 請求項2記載の半導体装置において、前
記外部端子のピッチは1mm以下であることを特徴とす
る半導体装置。 - 【請求項7】 請求項1記載の半導体装置において、検
査のために使用した全ての前記検査用端子が除去されて
いることを特徴とする半導体装置。 - 【請求項8】 請求項7記載の半導体装置において、前
記検査用端子に加えて、その検査用端子を載せている前
記絶縁部材の一部も切除されていることを特徴とする半
導体装置。 - 【請求項9】 請求項1記載の半導体装置において、前
記絶縁部材における少なくとも前記外部端子と前記検査
用端子との間にスリットが形成され、前記配線パターン
はそのスリットを橋渡しするように設けられていること
を特徴とする半導体装置。 - 【請求項10】 請求項9記載の半導体装置において、
検査のために使用した全ての前記検査用端子、及びその
検査用端子を載せている前記絶縁部材の一部が、前記ス
リットの位置より切除されていることを特徴とする半導
体装置。 - 【請求項11】 請求項1記載の半導体装置において、
前記外部端子は、はんだによりなることを特徴とする半
導体装置。 - 【請求項12】 請求項11記載の半導体装置におい
て、前記配線パターンは銅箔によりなることを特徴とす
る半導体装置。 - 【請求項13】 請求項12記載の半導体装置におい
て、前記配線パターンの表面にはめっき層が施され、そ
のめっき層の最外層は金であることを特徴とする半導体
装置。 - 【請求項14】 請求項1記載の半導体装置において、
前記絶縁部材は樹脂材料製のテープであることを特徴と
する半導体装置。 - 【請求項15】 請求項1記載の半導体装置において、
前記絶縁部材はプリント基板であることを特徴とする半
導体装置。 - 【請求項16】 半導体素子と、表面に配線パターンが
設けられた絶縁部材と、少なくとも前記半導体素子の回
路形成面を覆う封止部材とを有し、前記配線パターンが
前記半導体素子の電極に電気的に接続され、かつ前記配
線パターンには金属バンプからなる外部端子が接続され
ている半導体装置において、前記配線パターンは前記絶
縁部材の外周端部にまで延びており、その絶縁部材の外
周端部おいて前記配線パターンが途切れていることを特
徴とする半導体装置。 - 【請求項17】 絶縁部材表面に配線パターンを設け、
前記配線パターンを半導体素子の電極に電気的に接続
し、少なくとも前記半導体素子の回路形成面を封止部材
で覆い、かつ前記配線パターンに金属バンプからなる外
部端子を接続する半導体装置の製造方法において、前記
外部端子に前記配線パターンを介して検査用端子を電気
的に接続し、その検査用端子を用いて半導体装置の検査
を行い、その後、前記検査用端子を全て取り去ることを
特徴とする半導体装置の製造方法。 - 【請求項18】 絶縁部材表面に配線パターンを設け、
前記配線パターンを半導体素子の電極に電気的に接続
し、少なくとも前記半導体素子の回路形成面を封止部材
で覆う半導体装置の製造方法において、前記半導体素子
の電極に前記配線パターンを介して検査用端子を電気的
に接続し、その検査用端子を用いて半導体装置の検査を
行い、その後、前記配線パターンに金属バンプからなる
外部端子を接続し、さらに前記検査用端子を全て取り去
ることを特徴とする半導体装置の製造方法。 - 【請求項19】 請求項18記載の半導体装置の製造方
法において、前記検査用端子を用いた検査は、高温下で
半導体装置の信頼性を検査するバーンインテストである
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14727496A JP3527015B2 (ja) | 1996-06-10 | 1996-06-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14727496A JP3527015B2 (ja) | 1996-06-10 | 1996-06-10 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09330961A true JPH09330961A (ja) | 1997-12-22 |
JP3527015B2 JP3527015B2 (ja) | 2004-05-17 |
Family
ID=15426514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14727496A Expired - Fee Related JP3527015B2 (ja) | 1996-06-10 | 1996-06-10 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3527015B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005041296A1 (ja) * | 2003-10-24 | 2005-05-06 | Genusion Inc. | チップマウント用配線シート、シートマウントチップおよびシートマウントチップの製造方法 |
JP2006086360A (ja) * | 2004-09-16 | 2006-03-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7067741B2 (en) | 2000-09-05 | 2006-06-27 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument |
US7184276B2 (en) | 2000-09-05 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument |
US7723835B2 (en) | 2003-10-20 | 2010-05-25 | Genusion, Inc. | Semiconductor device package structure |
-
1996
- 1996-06-10 JP JP14727496A patent/JP3527015B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7067741B2 (en) | 2000-09-05 | 2006-06-27 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument |
US7129420B2 (en) | 2000-09-05 | 2006-10-31 | Seiko Epson Corporation | Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument |
US7184276B2 (en) | 2000-09-05 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument |
US7723835B2 (en) | 2003-10-20 | 2010-05-25 | Genusion, Inc. | Semiconductor device package structure |
WO2005041296A1 (ja) * | 2003-10-24 | 2005-05-06 | Genusion Inc. | チップマウント用配線シート、シートマウントチップおよびシートマウントチップの製造方法 |
JP2006086360A (ja) * | 2004-09-16 | 2006-03-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4583850B2 (ja) * | 2004-09-16 | 2010-11-17 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3527015B2 (ja) | 2004-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100223727B1 (ko) | 반도체 장치 | |
EP0676091B1 (en) | Tab testing of area array interconnected chips | |
EP0856889B1 (en) | Semiconductor device mount structure and semiconductor device mounting method | |
KR100236633B1 (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
US5904488A (en) | Semiconductor integrated circuit device | |
JP2004056135A (ja) | 1つの金属層を備え折り返されたテープ領域アレイ・パッケージ | |
US20010038150A1 (en) | Semiconductor device manufactured by package group molding and dicing method | |
US6844219B2 (en) | Semiconductor device and lead frame therefor | |
JP3527015B2 (ja) | 半導体装置及びその製造方法 | |
JPH0239097B2 (ja) | ||
US6627986B2 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
JP2000082759A (ja) | Bga型半導体装置の製造方法、bga型半導体装置用tabテ―プおよびbga型半導体装置 | |
JPH09246416A (ja) | 半導体装置 | |
JP3482900B2 (ja) | Bga型半導体装置の製造方法 | |
JP3024046B2 (ja) | 半導体パッケージ | |
JP3061728B2 (ja) | 半導体パッケージ | |
JP2989504B2 (ja) | 半導体パッケージにおける半導体チップの評価方法 | |
JPH1167985A (ja) | 半導体装置 | |
JPS62271443A (ja) | 半導体装置 | |
JP4179702B2 (ja) | 半導体装置の製造方法 | |
JP2000269375A (ja) | 半導体装置およびその製造方法 | |
JP2000012621A (ja) | 半導体装置およびその製造方法 | |
JPH04209564A (ja) | テストパット付集積回路用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040218 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |