JPH02126296A - 楽音情報記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、楽音を生成するための情報を記憶する楽音情
報記憶装置に関する。

［発明の概要］ 本発明は、楽音についてのデータとプログラムとを一体
の記憶手段に記憶することにより、記憶装置をコンパク
トにするものである。

３従来技術１ 従来、楽音の内容を表すデータと、楽音を生成放音する
ための処理プログラムとは、別々の記憶装置に記憶して
、各々別々の読出装置によってデータとプログラムとを
読み出していた。この場合、各読出装置の読出アドレス
データは、各マまったく独立に制御されていた。

ｒ発明が解決しようとする課題］ しかしながら、データ用の記憶装置と１０グラＪ、用の
記憶装置とを別々に設けることは、それだけ回路構成が
複雑となり、コストアンプの原因にらなっていた　ｉな
、このように別々の記憶装置を設けることは、読出アド
レスデータをまったく独立に制御しなくてはならず、情
報処理か複雑化していた。

本発明は、上述した課題を解決するためになされたしの
であり、回路構成か簡ψ、で、しから情報力３た出赳理
が簡易な楽）情報記憶装置を提供することを目的として
いる。

七課題を解決するための手段〕 上記目的を達成するたｙ）に本発明においては、楽音の
内容を表すデータを記憶するデータ記憶手段と、楽音を
生成放音するための処理プログラムを記憶するプログラ
ム記憶手段とを一体に設け、両記憶手段の読み出しを切
り換える切換手段等とを備えたものである。

［作用］ これにより、データとプログラムとを１つの記憶手段に
記憶できるし、読出アドレスデータをデータとプログラ
ムの記憶されているエリアのアドレスの差だけ切り換え
るだけで、データとプログラムの読出切り換えを行うこ
とができる。この−例が、第４図のＭＭＵラッチ３１０
、セレクタ３１２、ＲＯＭ２］こよるものて゛、プログ
ラム＝売出のときＣＰ　ｔＪアドレスＣＡＬ〜１５が選
択され、音色データ読出のとき上記ＣＰＵアドレスＣＡ
Ｌ２〜１５のみＭ　Ｍ　ｔＪアドレスに変更され、波形
データ読出のとき全て周波数ナンバ累Ｘ値に切り換えら
れる。

［実施例］ 以下、本発明を具体化した一実施例を図面を参照して詳
述する。

≦全体回路ン 第１図は、本発明の全体回路図を示すもので、キーボー
ド１の各キー及び音色スイッチ２の各スイゾチは、キー
アサイナ回路３０によって走査され、操作キーに応じた
音高で、操作音色スィッチに応じた音色の楽音か１６チ
ヤンネルの楽音生成糸め空チャンネルに割り当てられる
。このチャン゛ｉ、ル割り当て内容は、アサイメントメ
モリ回路３２に記憶される。

ＲＯＭ２０内は、楽音１六号を生成するための処理プロ
グラムと、波形及びエンベロープに関するｎ色データと
、波形データＲＤそのものが記憶されており、ＲＯＭア
ドレス制御回路３１によって読出アドレスが制御され、
処理プログラム又は音色データの読み出しと、波形デー
タＲＤの読み出しとが切り換えられる。ＲＯＭ２０より
読み出された処理プログラムは、キーアサイナ回路３０
の後述するＣＰＵ３００に送られて各種処理か実行され
、また同じ（ＲＯＭ２０より読み出された波形やエンベ
ロープに関する音色データは、アサイメン１へメモリ回
路３２の空チャンネルに応じたエリアに書き込まれ、さ
らに同じ＜ＲＯＭ２０より読み出された波形データＲＤ
そのものは波形データ伸長補間回路５０へと送られる。

アサイメントメモリ回路３２には、キーボード１の操作
キーに応じた周波数ナンバスピードデータＦＳら空チャ
ンネルに応じたエリアに書き込まれる。

この周波数ナンバスピードデータＦＳは、周波数ナンバ
累算器４０で各チャンネルごとにｌｌｌｊ次累算され、
ＲＯＭアドレス制御回路３１を介してＲＯＭ　２０に読
出アドレスデータとして与えられ、波形データＲＤか周
波数ナンバスピードデータＦＳに応じた速度、すなわち
音高に応じた速度で読み出され、波形データ伸長補間回
路５０に入力される。読み出される波形データＲＤはＲ
ＯＭ２０内に多数記憶されており、これらの選択はアサ
イメントメモリ回路３２より読み出されるバンクデータ
によって行われる。Ｌ泥波形データ伸長補間回路５０で
は、データ圧縮された状態でＲＯＭ２０より読み出され
てきた差分データが伸長されるとともに、各波形データ
ＲＤのサンプルポイント地点の間の補間地点ら求められ
て乗算回路７０に送られる。この補間は周波数ナンバ累
算器４０か、Ｚの周波数ナンバ累３Ｅ値ＦＡの一部を使
って行われる。

また、アサイメントメモリ回路３２からのエンベロープ
に関するデータは、エンベロープ発生器６０へ送られて
エンベロープ波形が生成され、上記乗算回路７０へ送ら
れる９乗算回路７０では、上記伸長補間波形データＩＰ
の各サンプル値とエンベロープ波形の各サンプル値ＥＡ
とが乗算され、シフト回ｖ＠８０でデータシフトが行わ
れて、系列累算回路９０で系列ごとに累算され、Ｄ−Ａ
変換器１００を介してサウンドシステム１１０より放音
出力される。

上記エンベロープ発生器６０より、アサイメントメモリ
回路３２には、エンベロープ波形の現在のフェーズ値Ｐ
　Ｈが送られ、次の新しいフェースに関するエンベロー
プデータを出力するように働きかける。またエンベロー
プ発生器６０より、周波数ナンバ累算器４０には、キー
オンのタイミングでオンイベント信号が送られ、周波数
ナンバスピードデータＦＳの累算が開始される。さらに
エンベロープ発生器６０より、波形データ伸長補間回路
５０にはデータ長信号Ｄ８１６が送られ、波形データＲ
Ｄの補間を行うか、行わないかの選択が行われる。デー
タ長信号Ｄ８１６は、波形データＲＤが８ビヅトのサン
プル値２つよりなるか、１０ビツトのサンプル値と６ビ
ツトの差分データよりなるかの区別を示すもので、１０
ピントのサンプル値と６ビツトの差分データが読み出さ
れたとき、波形データＲＤの補間が行われる。

−Ｆ記シフＩ−回路８０は、乗算後の楽音データをエン
ベロープ累算ｆＩｉＥＡの上位ビットであるエンベロー
プパワーデータＥＡ１２〜１５の大きさに応じてシフト
ダウンし、デイゲイ、リリースの減衰時の立下りをエク
スポーネンシャルな特性に１−て、自然音に近づけるた
めのらのである。

また上記Ｄ−Ａ変換器１００には、４つの楽音生成系が
時分割により形成されており、系列累算回ＩＩＢ９０に
おいて、アサイメントメモリ回路３２からの系列データ
ｃＲに応じて、いずれの生成系に楽音データを送り込む
かが決定される。この系列累算回路９０には、周波数ナ
ンバ累算器４０から、波形折返し信号ＦＤＵも与えられ
ており、この波形折返し信号ＦＤＵは波形データの一波
形のうち前半の半波形の生成か終わって、後半の半波形
の生成にはいるときハイレベルとなり、これにより系列
累算回路９０では、楽音データをプラスマイナス反転し
た値とされる。また、系列累算回路９０には、キーアサ
イナ回路３０より、Ｄ−Ａゲート信号も与えられており
、ＤＡ２換器１００への楽音データ出力コントロールが
行われる。

システムクロック発生器１０から、第１図の各回路３０
．４０．５０．６０．９０には、第２図に示すようなり
ロック信号等が与えられており、各回路のタイミングコ
ントロールが行われる。

＜　ＲＯＭ　２０　＞ 第３図はＲＯＭ２０の記憶内容を示すもので、このＲＯ
Ｍ２０には楽ｆ信号を生成するため処理プログラムと、
波形及びエンベロープの内容ｔ　ｉＵ択決定するだめの
音色データと、波形の各サンプル値よりなる波形データ
ＲＤとが記憶されている。

音色データの記憶エリアは処理プログラムの記憶エリア
より、後述するＭＭＵアドレスデータ分たけすれた６７
、２にある。音色データは、バンクデータ、データ長信
号データＤ８１６、系列データＧＲ、イニシャル周波数
ナンバデータ、ループトラフ１データ、ループエンドデ
ータ、エンベロープデータよりなり、エンベ１７−プデ
ータは、さらにフェーズレベルデータＰ　Ｌ、エンベロ
ープ加減信号データＥＤＵ、シンアウトデータＴＨ、エ
ンベロー１スピードデータＥＳよりなっている。

バンクデータは、複数の波形データＲＤのうちの１つを
選択指定するためのらので、１つのチャンネルに割り当
てられる１つの音色につき、（Ａ）（Ｂ）２つの波形が
選択され、データ長信号Ｄ８１６は、上述したように波
形データＲＤが８ビツトのサングル１ｉｉ２つよりなる
か、１０ビットのサンプル値と６ビツトの差分データよ
りなるかの区別を示すもので、系列データＧＲ０，１も
上述したように、上記乗算後の楽音データＳＴを４つの
いずれの楽音生成系に割り当てるかを示すものである。

イニシャル周波数ナンバデータは、第８図に示すように
、周波数ナンバスピードデータＦＳを順次累算して波形
データＲＤを読み出していくにあたってのスタート時点
の周波数ナンバ累算値を示し、ループエンドデータは、
周波数ナンバスピードデータＦＳの累算を加算方向から
減算方向へ折り返す地点の周波数ナンバ累算値ＦＡを示
し、ループトングデータは、周波数ナンバスピードデー
タＦＳの累算方向を減算方向から加算方向へ折り返す地
点の周波数ナンバ累算値ＦＡを示し、第８図に示すよう
にループトップとループエンドとの間で周波数ナンバ累
算値ＦＡをループ変化させることにより、半波形外の波
形データを連続した波形の状態で読み出して行くことが
できる。

なお第８図の波形折返し信号ＦＤＵは、周波数ナンバ累
算値ＦＡの最上位とットデータであり、波形データの一
波長のうち前半の半波長の生成が終わって、後半の半波
長の生成にはいるときハイレベルとなるものであって、
この信号ＦＤＵに基づいて周波数ナンバ累算値ＦＡの加
減演算切換と、波形データ（楽音データ）のサンプル値
（振幅値）のプラスマイナス切換が行われる。

エンベロープデータの中のエンベロープレベルデータＥ
ｌ−は第２４図に示すように、エンベロープ波形のアッ
ク、デイケイ、サスティン、リリースの最終地点におけ
るエンベロープ累算値を示し、エンベローブ加減信号デ
ータＥＤＵは、エンベロープ累算値ＥＡを加算していく
のか、減算していくのかを示すものである。またエンベ
ロープデータのエンベロー１スピードデータＥＳは、エ
ンベロープ累算値ＥＡの加減速度を示すデータで、この
値が大きいほどエンベロープ波形の傾きが大きくなる。

エンベロープスピードデータＥＳとエンベロープレベル
データＥＬとは、キーボード１のキーの押鍵速度、又は
押鍵圧力に応じたキータッチデータに応じて決定される
。

エンベロープの中のシンアウトデータＴＨは、エンベロ
ープ累算値ＥＡの累算システムへのエンベロープ累算値
ＥＡの収り入れラッチの間引き率を示すデータであり、
本来のエンベロープ累算値ＥＡの取り入れラッチは、繰
り返し行われる全チャンネル分のタイムスロットに１回
行なわれる。

このデータがｒｌｌ」のとき間引きはなく、「１０」の
とき４回に１回取り入れ、「０１」のとき１６回に１回
取り入れ、「００Ｊのとき６４回に１回取り入れる。Ｏ
２１は２＠論理レベルのＩＱＷ、状態、ｈ　ｉ　ｇｈ状
態を示すものである。このシンアウト（収り入れラッチ
間引き）により、同じエンベロー１スピードデータでも
エンベロープのスピードを等倍、４倍、１６倍、６４＠
に変化させることができる。このシンアウトデータＴＨ
もキーボード１のキーの押鍵速度、又は押鍵圧力に応じ
たキータッチデータに応じて変化させても良い。

このようにＲＯＭ２０には、楽音を生成放音するための
処理１０グラムと、楽音の内容を表わす楽音データとが
記憶されているので、プログラムとデータを記憶するメ
モリが１つで済み、その分回路構成を簡易なものとする
ことができる。

くキーアサイナ回路３０〉 第４図は、キーアサイナ回Ｗｔ３０を示すもので、ＣＰ
Ｕ３００は与えられるマスタクロック信号φ（ＣＫ２）
が、ハイレベルのときのみ動作可能なもので、第２図下
方に示すように、ＣＰＵ３００のデータバスライン及び
アドレスバスラインには、マスタクロック信号ＣＫ２が
ハイレベル「】」のとき、ＣＰＵ３００に関するデータ
が流れ、ローレベル「０」のとき、ＣＰＵ３００に無関
係なデータが流れる。

（ＲＯＭ７’ドレス制御回Ｆ＃１３１）このＣＰＵ３０
０からのＲＯＭ２０や各種メモリのアクセス用のアドレ
スデータＣＡＯ〜１５は１６とットデータであるが、最
下位ビットを除く下位１１ビツトＣＡＬ〜１１はセレク
タ３１３に与えられる。また、１位４ビツトＣＡｌ２〜
１５は上位に’０ＯＯＯＪの４とットデータが付加され
て、セレクタ３１２のＢ入力を通して］ユ記下位１１ビ
ットＣＡＬ〜１１とともに１９ビツトのアドレスデータ
としてセレクタ３１３を介してＲＯＭ２０に与えられ、
主に処理プログラムの読み出しが行われる。またＣＰＵ
３００が処理プログラム以外の音色データやその他デー
タを読み出す時には、ＣＰＵ３００より８ビツトのＭＭ
Ｕアドレスデータがデータバスラインを通じて出力され
、これがＭＭＵラッチ３１０を介して上記セレクタ３１
２を通じ、上述の下位１１ビツトＣＡＩ〜１１に付加さ
れて、セレクタ３１３を介しＲＯＭ　２０に与えられる
。

このアドレスデータの切り換え状態を示したのが、第５
図であり、ＲＯＭ２０のアドレスデータは１９ビツトで
あるにもかかわらず、ＣＰＵ３００のアドレスデータは
１６ビツトであるため、ｒｏｏｏｏｊの付加や、ＭＭＵ
アドレスデータの付加が行われる。

こうして、ＭＭＵアドレスを付加するか、「００００」
を付加するかで、プログラムの読み出しと音色データの
読み出しが簡単に切り換えられる。

またＣＰＵ３００の読出アドレスデータがＲＯＭ２０の
読出アドレスデータより少ないビット数でも、ＲＯＭ２
０の全領域の読み出しを行うことができる。

上記、Ｌ位４ビットデータＣＡｌ２〜１５はコンパレー
タ３１１にも与えられており、このコンパレータ３１１
には４ビツトのｆ　（ｘ）データも与えられており、両
データか一致しない時、「００００」と上位４ビツトア
ドレスデータＣＡｌ２〜１５の方が選択される。また両
データが一致した時、一致信号がコンパレータ３１１か
ら上記セレクタ３１２に与えられて、ＭＭＵラッチ３１
０の方が選択される。従って上位４ビツトのアドレスデ
ータＣＡｌ２〜１５がｆ　（ｘ）データに一致していな
い時に、ＣＰＵ３００の処理プログラム等の読み出しが
行われ、一致した時は音色データ等が読み出される。こ
のｆ　（ｘ）データはＣＰＵ３００によって選択設定し
てもよいし、予め固定された値でもよい。

上記セレクタ３１．３には、後述するアサイメントメモ
リ３２０よりＣＰＵ３００によって読み出されたバンク
データと周波数ナンバ累算器４０からの周波数ナンバ累
算値ＦＡ１２〜２６も与えられ、このセレクタ３１３を
介してＲＯＭ２０に与えられ、対応するバンクの波形デ
ータＲＤが読み出される。セレクタ３１３における、デ
ータセレクト切換は、上記システムクロヅク発生器１−
０からのクロック信号ＣＫ２によって行われ、第２図下
方に示すように、処理プログラムの読み出しと波形デー
タＲＤのサンプル値との読み出しが切り換えられる。こ
のうち、処理プログラムの読み出しのタイミングにおい
ては、上記ｆ　（ｘ）データに基づいて、処理プログラ
ムの読み出しと音色データの読み出しが切り換えられる
。そして、これらの読出処理が１６チヤンネル分繰返し
行われて行く。

ＲＯＭ２０より読み出されるデータのうち、波形データ
ＲＤはそのまま波形データ伸長補間回路５０へ送られ、
処理プログラムや音色データは、８ビツトデータずつに
２分割され、セレクタ３１４を介してＣＰＵ３００に送
られたり、デー１−バッファ３２３を介してアサイメン
トメモリ３２０に送られたりする。セレクタ３１４にお
ける、データセレクト切換は、上記ＣＰＵ３００がらの
アドレスデータＣＡの最下位とｙ　ｈ　ＣＡ　Ｏに基づ
いて行われる。

これにより、ＣＰＵ３００の処理速度に追随してＦ？、
０Ｍ２０からのデータ取り込みが行われる。

また、ＣＰＵ３００のデータバスラインのピント数に対
しＲＯＭ２０からの読み出しデータのピント数が多くて
も、スムーズにデータ処理を行うことかできる。

（アサイメントメモリ回路３２） 第６図は、アサイメントメモリ回路３２のアサイメント
メモリ３２０の記憶内容を示すもので、アサイメントメ
モリ３２０は、１６チヤンネル分の音色データのメモリ
エリアが形成されており、各チャンネルエリアにＲＯＭ
２０からの音色データかセットされる。この場合、セッ
トされる音色データのうちエンベロープデータはＥＧＯ
〜１５の各エンベロー１グループエリアにセットされ、
それ以外のデータはＣＨＯ〜１５の各チャンネルエリア
に分けてセットされる。ＣＨＯ〜１５にセソｌ〜される
データは、バンクデータ（Ａ＞（Ｂ）、エンベロープグ
ループデータ（Ａ）（Ｂ）ｉｎ数ナンバスピードデデー
ＦＳ、−￥−オン信号データ、データ長信号データＤ８
１６．系列データＧＲ、イニシャル周波数ナンバデータ
、ループトップデータ、ループエンドデータよりなって
おり、このうち周波数ナンバスピードデータＦＳ、−’
ｒ−オン信号データ、エンベロープグループデータ（Ａ
）（Ｂ）以外のデータについては、ＲＯＭ　２０の記憶
内容のところで説明したとおりである。

周波数ナンバスピードデータＦＳは、キーボード１の操
作キーの音高に応じたデータで波形データＲＤの読出ア
ドレスデータの累算ステップ値として用いられる。キー
オン信号データは、現在キーオン中であることを示すデ
ータで、キーオンで’１」、’ｒ−オフで「ＯＪとなる
。エンベロープグループデータ（Ａ）（Ｂ）は、当該チ
ャンネルエリアの音色に応じたエンベロープデータの記
憶されているエンベロープグループエリアＥＧＯ〜・１
５のアドレスを示すデータであり、１つのチャンネルに
割り当てられる音色は２つの楽音よりなるものであるた
め、（Ａ）（Ｂ）と２つ存在することになる。これに応
じて、波形データＲＤも２つ存在するため、バンクデー
タも（Ａ）（Ｂ）２つの存在することになる。ＥＧＯ〜
１５にセットされるエンベロープデータについても上述
ＲＯＭ２Ｏの記憶内容の説明のところで説明したとおり
である。

このアサイメントメモリ３２０より読み出されたデータ
はＡＭ（アサイメントメモリ）バスを介して周波数ナン
バ累算器４０やエンベロープ発生器６０等へ送出された
り、ゲートバッファ３２２を介してＣＰＵ３００に与え
られる。また・１ピントのエンベロープグループデータ
（Ａ）（Ｂ）については、ランチ３２４を介し、エンベ
ロープ発生器６０からのフェーズデータＰＡが２ビツト
上位に付加され、「１」が１ビツト上位に付加されて計
７ビソトとなり、セレクタ３２１を介し、再びアサイメ
ントメモリ３２０に与えられ、対応するエンベロープの
エンベロープレベルデータＥＬ、シンアウトデータＴＨ
、エンベロー１スピードデータＥＳ等か読み出されてエ
ンベロープ発生器６０に送られる。このセレクタ３２１
を介してシステムクロック発生器１０からのクロック信
号ＣＫの集合である読出アドレスデータらアサイメント
メモリ３２０に与えられるほか、ＣＰＵ３００からのア
クセスアドレスデータも与えられる。

これらのアドレスデータの切１ｆＡ状態を示したのが第
２図最下段のタイムチャートであり、クロンク信号群Ｃ
Ｋに基づいたバンクデータ（Ａ＞（Ｂ３とエンベロー１
グループデータ（Ａ）（Ｂ）、これに続いて周波数ナン
バスピードデータＦＳの読み出しの後、上記エンベロー
プグループデータ（Ａ＞とフェーズデータＰＡに基づい
たエンベロー１スピードデータ（Ａ）ＥＳとエンベロー
プレベルデータ（Ａ）ＥＬの読み出しが行われ、この後
ｃｌ）Ｕ３００のアクセスか行われる。そして同じくク
ロンク信号群ＣＫに基づいたイニシャル周波数ナンバ、
キーオン、データ長信号データＤ８１６、系列データｃ
Ｒの各データと、これに続いてループドッグデータ、ル
ープエンドデータとが二売み出され、土、記エンベロー
ブグル−ブデータ（Ｂ　）とフェーズデータＰＡに基づ
いたエンベロー１グル−プデータ（Ｂ）ＥＳとエンベロ
ールベルデータ（Ｂ）ＥＬの読み出しが行われ、このｔ
灸ＣＰ　Ｕ　３００のアクセスが行われる。そして、こ
れらのアクセス処理か１６チヤンネル分繰り返し行われ
ていく。

この場合、読出アドレスデータとして用いられるクロッ
ク信号群ＣＫは第２図のＣＫＩ〜ＣＫなどが用いられる
。セレクタ３２１における各アドレスデータのセレクト
はシステムクロック発生器１０からのクロｌり信号ＣＫ
ＩＣＫ２に基づいて行われ、’００４　　’ＯＩＪのタ
イミングで、クロック信号群ＣＫが選択され、「１０」
でラッチ３２４からのエンベロープグループデータとフ
工−ズデータＰＡが選択され、［１１ｊでＣＰＵ３００
からのアドレスデータが選択される。

ＲＡＭ３０１には、各種中間処理データがメモリされ、
タイマ３０２は、ＣＰＵ３００が設定した周期でインタ
ラブト信号をＣＰＵ３００に与え、リセット回ＦＩ？ｔ
３０３は電源投入時にＣＰＵ３００とアウトプットラッ
チ３０４にリセツトをかけるらのである。アウトプット
ラッチ３０４．３０６には音色スイッチ２、キーボード
１のサンプリングアドレスが一時セットされ、インプッ
トバッファ３０５．３０７には、そのサンプリング結果
が入力される。上記アウトプットラッチ３０４のサンプ
リングデータのうち１ビツトのみ上記Ｄ−Ａ変換器１０
０のゲート信号として用いられる。

く周波数ナンバ累算器４０＞ 第７図は、周波数ナンバ累算器４０を示すもので、上記
アサイメントメモリ回路３２からの周波数ナンバスピー
ドデータＦＳは、ラッチ４０４を介し、イクスクルジブ
オアゲート群４０５を介して、アダー４０７で、それま
での周波数ナンバ累算値ＦＡに累算され、上位８ビツト
ＦＡ１９〜２６はセレクタ４１３を介し、下位１９とｌ
トＦＡＯ〜１８はイクスクルシブオアゲート群４１４を
介し、ラッチ群４１５、セレクタ４１６を介して、上記
周波数ナンバ累算値ＦＡとして再びアダー４０７に与え
られる。これにより、周波数ナンバ累算値ＦＡが周波数
ナンバスピードデータＦＳの大きさに応じた速度で累算
され、この累算値ＦＡはラッチ４１８を介し、上位の整
数部分にあたる１５ビツトＦ　Ａ　１．２〜２６が上記
ＲＯＭアドレス制御回路３１に送られ、波形データＲＤ
の読み出しが行われる。また小数部分の上位３ビツトＦ
Ａ９〜１１と最上位ビットの波形折返し信号Ｆ　Ｄ　Ｌ
Ｊは、上記波形データ伸長補間回路５０へ送られて、波
形データＲＤのサンプル値の仲良と補間に用いられる。

このような周波数ナンバ累算値ＦＡの内容を示したのが
第９図であり、周波数ナンバ累算値ＦＡは全部で２８ピ
ントのデータであり、最上位ビットは波形折返し信号Ｆ
ＤＵで、次の８ピントＦＡ１９〜２６はコンバレー１〜
ビツトで、後述するルーズエンド、ループトップに到達
したか否かの対比に用いられ、さらに次の７ビツトＦＡ
１２〜１８が整数部分、最後の１２ビツトＦＡＯ〜］１
が小数部分となっている。このような周波数ナンバスピ
ードデータＦＳは、ＣＨＯ〜１５の１６チヤン本ル分、
周波数ナンバ累算器４０で累算され、各チャンイ・ルの
周波数ナンバ累算値ＦＡは上記ランチ肝４１５にメモリ
されている。このランチ群。４１５は１６個のラッチよ
りなり、（Ａ）（Ｂ）２つの楽音成分につき、同じ読み
出しアドレス（同じ周波数ナンバ累Ｘ値ＦＡ１２〜ＦＡ
２６）が使われる。音色の違いは上記バンクデータ（Ａ
）（Ｂ）の違いに基づいている。

また、アサイメントメモリ回路３２からの８ビツトイニ
シャル周波数ナンバは、ラッチ４０６を介しセレクタ４
１６にて、王位に１ビツトの「Ｏ」下位に１９ピントの
「００・・・０」が付加されて、周波数ナンバ累算値Ｆ
Ａと同じ２８ピントデータとしてセレクトされる。この
セレクタ４１６におけるセレクト信号は、エンベロープ
発生器６０からのＡ−オンタイミングに出力されるオン
・イベン１−信号が用いられ、第８図に示すように、虎
−オンタイミングから、このイニシャル周波数ナンバに
対し、順次周波数ナンバスピードデータＦ？　Ｓが累算
されていく。

さらに、アサイメントメモリ回路３２からのループエン
ドデータ、ループトップデータは、ラッチ４０２を介し
、セレクタ４０３でルーフ“エンド、ルーズトップいず
れかが選択され、コンパレータ４０９に与えられるとと
もに、セレクタ、１１３にも与えられる。コンパレータ
４０９では、周波数ナンバ累＄［ＦＡの上位８ビツトコ
ンパレートピントＦＡ１９〜２６との比較が行われ、周
波数ナンバ累算値ＦＡがループエンドとループトップの
間の範囲を越えたとき、セレクタ４］０よりオーバラン
信号ＦＣＰが出力され、オアゲート４１１を介し、上記
イクスクルシブオアゲー１−群４１４及びセレクタ４１
３に与えられ、ループエンドデータ又はループトップデ
ータが周波数ナンバ累算値ＦＡの土、位のコンパレート
ビットＰＡ１９〜２６に代わって、新たなデータとして
取り込まれる。

このとき、イクスクルシブオアゲート群４１４では、そ
れまでの周波数ナンバ累Ｘ値ＦＡの整数部分及び小数部
分の値がプラスマイナス反転されるが、これは波形デー
タＲＤの読出方向をループエンド又はルーブト・ツブで
反転させるにあたって、それまでの周波数ナンバ累算値
ＦＡの端数をプラスマイナス反転した状態でそのまま使
い、波形データＲＤの反転読み出しに整合性をもたせる
ためのものである。

上記オーバラン信号ＦＣＰは、イクスクルシブオアゲー
１−４１２にも与えられて、周波数ナンバ累算＠ＦＡの
最上位ビットである波形折返し信号ＦＤＵを反転させ、
これによりイクスクルシブオアゲート群４０５における
周波数ナンバスピードデータＦＳの値がプラスマイナス
反転され、アダー４０７における周波数ナンバ累Ｘ１ｉ
ｉ！ＦＡの累算方向か加減切り換えされる。このような
周波数ナンバスピードデータＦＳの加減切換による半波
形ごとのループ再生の状態を示したのが第８図である。

上記波形折返し信号ＦＤＵは、セレクタ４０３．４１０
にセレクト信号として与えられ、周波数ナンバスピード
データＦＳの加算時にはループエンドデータとＡ＜Ｂ検
出信号の方が選択され、減算時にはルーズトップデータ
とＡ＞Ｂ検出信号の方が選択される。また波形折返し信
号ＦＤＵは、アダー４０７のＣｉｎ端子にも入力され、
周波数ナンバスピードデータＦＳの減算時に周波数ナン
バ累Ｘ値ＦＡの＋１処理が行われるほか、イクスクルシ
ブオアゲート４０８にも与えられる。このイクスクルシ
ブオアゲート４０８には、アダー４０７のＣｏｕ　を端
子からの出力信号も与えられており、周波数ナンバ累算
値ＦＡがオーバーフロー又はアンダー７０−したことが
検出され、これらＬ記オーバラン信号ＦＣＰとして出力
される。

さらに、アサイメントメモリ回路３２からのバンクデー
タ（Ａ）＜Ｂ）は、ラッチ４００を介して、セレクタ４
０１で（Ａ）、（Ｂ）いずれか−方のバンクデータが選
択され、ラッチ４１７を介して、上述周波数ナンバ累算
値ＦＡの整数部分とコンパレートビットとともにＲＯＭ
アドレス制御回路３１へ送られ、波形データＲＤの読み
出しが行われる。

これにより、１つのチャンネルに割り当てられる２つの
楽音成分（Ａ）（Ｂ）は、バンクデータは異なっている
ものの、共通の周波数ナンバ累算値ＦＡが用いられ、楽
音生成処理のタイミング同期がとられる。

上記セしフタ４０１のセレクト信号には、システムクロ
／り発生器１０からのタロツク信号ＣＫ３が用いられ、
このクロック信号ＣＫ３の前半で（Ａ＞についての楽音
生成処理が行われ、後半でＣＢ）についての楽音生成処
理が行われることになる。システムフロック発生器１０
からのクロック信号群ＣＫは、上記ラッチ４００．４０
２．４０４．４０６．４１５．４１７．４１８にもラッ
チ信号として与えられ、チャンネル周期及びタイミング
同期がとられる。

く波形データ伸長補間回路５０〉 第１０図は、波形データ伸長補間回路５０を示すもので
、ゲート５００〜５１０とセレクタ５１１〜５１３で第
１４図に示すような波形データＲＤの中の差分データの
伸長が行われ、ゲート５１４〜５１７とゲート群５１８
．５１９、アダー５２０、セレクタ５２１で第１２図に
示すような波形データＲＤの各サンプル値Ｒ、Ｒ１、Ｒ
２、Ｒ３・・・の補間が行われ、ゲート群５２４．５２
２、ゲート５２６、セレクタ５２５、アダー５２７で波
形データＲＤが１０ビツトのサンプル値と６ビツトの差
分データのとき補間しくＤ８１６＝Ｏ’）、８ビツトの
サンプル値２つのとき補間しない（Ｄ８１６＝１）制御
が行われる。

（波形データ伸長補間回路５０ のデータ処理の概要） 第１３図は、ＲＯＭ２０より読み出された波形データＲ
Ｄのデータ構成を示すもので、データ長信号Ｄ８１６が
ローレベルで１０ビツトのサンプル値と６ビツトの差分
データからなるときは、上位１０ビットＩＮＤ６〜１５
はサンプル値で、ＲＤ５は差分符号データ、ＲＤ２〜４
は差分パワーデータ、ＲＤＯｌｌは差分マンティッサデ
ータとなっている。差分データＲＤＯ〜４は圧縮状態で
記憶されており、伸長すると第１４図に示すような１０
ビツトの伸長差分データＩＥＯ〜８、ＩＥＳとなる。す
なわち差分パワーデータＲＤ２〜４は、差分値の何ビッ
ト目にはじめて「１」があるかを示すデータであり、差
分マンティッサデータＲＤＯ１１は、この「１」に続く
２ビツト分のデータそのものを示している。このように
、第１４図上段のデータは伸長差分データを加算すると
きのらのであるが、下段のデータは減算するときのもの
である。この場合には、差分パワーデータＲ，Ｄ２〜４
は、差分値の何ビット目まで「１」が続くかを示すデー
タであり、これに続く変換差分マンティフサデータＲＧ
Ｏ〜２は、差分マンティッサデータＲＤＯ１１を第１４
図下方の論理式で変換したもので、この変換内容は第１
５図に示すとおりであり、グラスマイナス反転した値に
変換される。

このような伸長差分データ［ＥＯ−８、ＩＥＳは、第１
２図に太夫で示す波形データＲＤの各サンプル値の間の
差の１／２であり、各サンプル値とＸ印で示す仮想値と
の差を示すことになる。第１２図の仮想値は補間値と重
なってＸ印に○印が重なった状態となっている。

波形データＲＤの各サンプル値Ｒｏ、Ｒ１、Ｒ２・・・
は、周波数ナンバ累Ｘ、値ＦＡの小数が１／２のときに
おけるものであるため、第１１図（２）と第１２図のＸ
印でつながる波形を実現するためには、サンプル値Ｇｏ
、Ｇ１、Ｇ２・・・の各Ｘ団地点の中間点のサンプル値
をメモリすればよいことになる。この中間点のサンプル
値は、Ｒｏ　”−＜　Ｇ十Ｇ　　）／２、Ｒ１＝　（Ｇ
１＋Ｇ２）／２、Ｒ２−（Ｇ２＋０３）／′２・・・ど
なる。

このように、Ｘ印のサンプル値ではなく、Ｘ印の中間点
のサンプル値を記憶することにより、第１２図と第１１
図（２）に示すように、周波数ナンバ累算値ＦＡが「０
０・・・０」のスタート地点で波形データレベルを正確
に「Ｏ」にすることかできる、すなわち、ＲＯＭ　２０
の波形データＲＤのメモリエリアの先頭番地には、通常
第１ステツプロのｒＱｊレベルでない波形データＲＤが
メモリされているが、周波数ナンバ累算値ＦＡが「００
・・０」のとき、この第１ステツプを読み出してしまわ
ないような処理が行われなくとも、上記中間点のサンプ
ル値を記憶することにより自動的に位相合わせができ、
第１１図（１）のような位相のずれを生じてしまうこと
がなくなる。

また、Ｘ印の中間点とこの中間点の前後の補間点との差
分データは前後同じとなり、この結果、記憶すべき等分
データは本来の差分データの１／２で済むことになる。

従って、通常波形データＲＤのサンプル値が１０ビツト
の時、その差分データは１０ビツトであり、上記のよう
な圧縮方式を用いても差分パワーデータのビット数が４
ビツト必要となるため、最大圧縮して７ビツトにしかな
らないが、上述したように差分データを１／２にできる
ことにより、差分データを６ビツトにでき、合計１６ビ
ツトとして、通常のデータアクセスにおいて１回でアク
セスできる。

このため、１つのＲＯＭ２０より波形データＲＤとプロ
グラム（又は音色データ）とを交互に読み出して、単位
時間当りの波形データＲＤの読み出し機会が１／２に減
っても十分対応できる。

なお、記憶す波形データＲＤは、×地点が折れ線状につ
ながる波形であってもよい。

上述の沖艮差分データの１／４．２／４．３／４．４／
′４をサンプル値に対し第１６図に示すように加減すれ
ば、補間値が求められることになる。

この場合、第１２図の各サンプル＠ＲＯ、Ｒ１，１Ｎ、
Ｒ３−・・に対し、Ｂｏ　、　Ｄｌ、Ｄ２　、Ｄ３　”
’のように、補間値の方が大きいときは、仲良差分デー
タは第１４図上段に示すように加Ｘ値となり、Ｄｏ　−
Ｅｌ、Ｒ２、Ｒ３・・・のように補間値の方が小さいと
きは、伸長差分データは第１４図下段に示すように減算
値となる。

波形データＲＤのデータ形式に１０とッ１〜のものど、
８ビツトのものの２種類あるのは、量子化ビット数を減
らしても量子化ノイズがそれほど間題とならないにぎや
かな音は８ピツｌ〜し、板子化ノイズが目立つ音は１０
ビｙトとして使い分器１、メモリ使用量を少なくしたも
のである。

（波形データ伸長補間回路５０の回路構成）第１０図に
おいて、セレクタ５１１のＡｆｌｌｌ’Ｏ」端子とＢ側
「１」端子には、差分マンテイヅサデータＲＤＯがその
まま入力される。ｔたセレクタ５１１のＡｌｔ！Ｉ’１
．＋端子とＢ倒１「２」端子には、伸長差分データの最
上位ピントＩＥＳが「０」のとき、差分マンティッサデ
ータＲＤ１がそのまま入力され、最上位ビットＩＥＳが
「１」のとき、アントゲ−ｈ　５０２が開成されるので
、差分マンティンサデータＲＤＯとＲ，Ｄｌとの排他的
論理和データＲＧ　１か入力される。さらにセレクタ５
１１のＡ側「２」端そとＢ側「３」端子には、上記最上
位ピントＩＥｓかｒＱｊのとき、ナンドゲー１〜５０５
の出力が’１４となってイクスクルシブオアゲート５０
６でノアゲート５０９の出力が反転されるので、差分パ
ワーデータＲＤ２〜４の論理和か入力され、最上位ピン
トＩＥＳが「１」のとき、オアゲート５０４による差分
マンテイツサデータＲＤＯ１１の論理和の反転データと
差分パワーデータＲＤ２〜４の論理和の反転データとの
排他的論理和データＲＧ２が入力される。そして、セレ
クタ５１１のＡｆｔ！Ｉｒ３」端子には、上記最上位ビ
ットＩＥＳが入力され、Ｂ＠’Ｏ＋１子には、「０」デ
ータが入力される。

これにより、第１４図に示すような、差分マンティｌサ
データＲＤＯ１１と上位１ビット分のデータ、又は変換
差分マンデイツサデータＲＧＯ１１，２のデータが作成
されることになる。変換差分マンテイッサデータＲＧＯ
〜２の具体的な内容は第１５図に示すとうりである。

このセレクタ５１１の４ビットデータは、セレクタ５１
２．５１３で上位に最上位ビットＩ　Ｅ　Ｓか２ビツト
分、４ビツト分付加されるか、下位にｒ□Ｊデータが２
ビツト分、４ビツト分付加されるかが選択され、１０ピ
ッｌ−データとして出力される。各セレクタ５１１．５
１２．５１３のセレクト状態を適当に選ぶことにより差
分マンテイツサデータＲＤＯ１１又はＲＧＯ〜２を第１
４図に示すようにシフトしていくことができ、このセレ
ン１へ状態の選択は、差分パワーデータＲＤ２〜４に基
づいて行われる。

こうして、等分圧縮データが６と・ソトであるにらかか
わらず、伸長差分データを１０ピントまで拡大すること
かでき、メモリ使用量を少なくできる。

」−記伸長量分データの最上位ピッ）ＩＢＳは、イクス
クルシブオアゲート５００の入力の差分符号データＲＤ
５と、ノアゲート５０１の人、力の周波数ナンバ累算値
ＦＡの小数部分の最上位ビットＦＡＩＩと、ノアゲート
５０８がらの差分データの各ビットＲＤＯ〜４の論理和
の反転データとによって決定される。すなわち、第１２
図に示すように、ＤｏのＦＡＩＩが「０」、差分符号Ｒ
Ｄ５が「０」　（加算方向）のときと、Ｅ　１−　Ｅ　
２・・・のＦＡＩＩが’ＩＪ、ＲＤ５が「ＩＪ　（減算
方向）のときは、伸長差分データの最上位ビットＩＥＳ
か「１」となって、サンプル値に対して差分データを４
ＪｆＬしなくてはならないことを示す。上記ノアゲート
５０１には差分データの各ビットＲＤＯ１１，２，３，
４，５の論理和の反転データが入力されて、差分データ
がｒｏｏｏｏｏｊのとき、ノアゲート５０１　ｃＩ）出
力を「０」として、伸長差分データの最上１位ビットＴ
ＢＳが「１ｊにならないようにコントロールされる。

伸長差分データＩＥは、１ビツト下位にシフトされて２
７／４の値となってアンドゲート群５１９を介しアダー
５２０の一方の端子に入力されるとともに、２ビツト下
位にシフｌ−されて１／４の値となってアンドゲート群
５１８を介しアダー５２０の他方の端子に入力され、こ
のアダー５２０の出力はセレクタ５２１のＡ側に与えら
れる。またセレクタ５２１のＢ側には、上記伸長差分デ
ータＩＥがシフトされず、そのままの倍率で与えられる
。従って、アンドゲート群５１８．５１９の開成信号で
あるＩＭＯｌＩＭＩとセレクタ５２１のセレクト信号で
あるＩＭ２よりなる身重データＩＭを適当に選ぶことに
より、第１６図に示すように伸長差分データＩＥを１／
７１倍、２　／　４　（ｎ、３″４倍、４／・１倍、０
倍とすることができる。

、二のような身重とされた伸長差分データＩＥは、アン
ドゲート群５２２を介してアダー５２７に与えられ、後
述する波形データＲＤのサングル値ＲＤ６□−１５に加
減算され、波形データＲＤの各サンプル値の補間が行わ
れることになる。

二うして、１つ））サンフ゛ノド値ＲＤ６〜１５と差分
データＲＤｏ〜５で、８つの地点の波形データＲ，Ｄを
作成することができ、なめらかな波形特性を得ることが
できるとともにメモリ容量ら少なくすることかできてい
る。またこのような１つのデータで８つの地点を決十で
きる波形データＲＤは１回の読み出しで読み出すことが
でき、波形データＲＤの読み出し機会か少なくて＃Ｊ１
゛分なめらかな波形を実現でき、この結果、ＲＯＭ２０
より波形データＲＤとそれ以外のプログラム等とを交互
に読み出しても、波形生成処理に支障をきたすことかな
くなり、ＲＯＭ　２０にプログラムと波形データＲＤと
を一緒にメモリしても、各情報の読み出し速度を高める
必要もなくなる。

上記身重データＩＭＯ〜２は、周波数ナンバ累算ｉ１’
Ａの小！（部分の上位３ビツトＦＡ９〜１１によって、
論理ゲー！−５１４〜５１７によって作成される。、二
のゲート群５１４．５１７により、第１６図に示すよう
なデータ変換が行われ、波形データＲＤの補間値が求め
られることになる。この場合、周波数ナンバ累算値ＦＡ
の小数部分の危、Ｌ位ビットＦＡＩＩのみかｒｌ、のと
き、すなわち周波数ナンバ累算値ＦＡが１　、、、／　
２のときは、サンプル値にｉｔする補間は行われず１、
：こを中心として、これより前のタイミングでは、補間
値か差分データの１／４．２／′４．３．′４．４／′
・１の減算値となり、後のタイミングでは、補間値が差
分データの１　／　４．２　、／　４．３／′４の加算
値となっている。

上記波形データＲＤＯ〜１５は、１０ピツトのサンプル
値と６ビノ１−・の差分データよりなるときは、サンプ
ル値ｒ（Ｄ６へ−１５が、セレクタ５２５のＡ四重り入
力されて、そのまま上記アダー５２７にす、えられて、
補間値が加減される。このとき、データ長信号Ｄ８１６
は、「０」となるから、アントゲ−１・群５２４．５２
２は開成され、アンドゲート５２６は閉成され、セレク
タ５２５はＡ側か選択される。また波形データＲＤＯ−
１５が、８ヒブ！・のサンプル値２つよりなるときは、
波形データＲＤＯ〜７はセレクタ５２５のＢ側より入力
され、−上記アダー５２７に与えられ、波形データＲＤ
８〜１５はセレクタ５２５のＡ　（Ｐｌより入力され、
上記アダー５２７に与えられる。このとき各データＲＬ
）Ｏへ、７、Ｓ〜１５の下位に２ビツト「００」か付加
されて１０ビ・ソトデータとされる。

また、このとき、データ長信号Ｄ８１６は「１」となる
から、アンドゲート群５２４．５２２は閉成され、補間
は行われない、さらに、このとき、アンドゲート５２６
は開成されるから、周波数ナンバ累算値ＦＡの小数部分
の最上位ビットＦＡ１１のｌｉ！ｆｆ１（１，０）に応
じて、サンプル値（２ｎ＝Ｒ，ＤＯ〜７．２ｎ十１＝Ｒ
Ｄ８へ１５）が切り換えられる。

本発明はＬ記実施例に限定されず、本発明の趣旨を逸脱
しない範囲で種々変更可能である９例えば、１回の読み
出しで読み出されるプログラムは８ピントずつのプログ
ラムでもよく、データとプログラムとを記憶する手段は
、ＲＯＭ、：ＲＡＭを一体化１−たちの、磁気メモリ、
光メモリ等でもよく、データとプログラムとの読出手段
は、ＣＰＵ３００　、ｌ、！ａ波数ナンバ累算器６０以
外のものでらよく、データどプログラムとの読み出し切
り換えは、Ｍ−ＭＬｊアドレスデータ、クロンク信号Ｃ
ＫＩ〜７以外によるものでもよい。

［発明の効果コ 以上詳述したように本発明によれば、本発明は、楽音に
ついてのデータとプログラムとを一体の記隋手段に記憶
することにより、記憶装置をコンバクｉ・にして、回路
＋１ｍを簡単なものとすることができるほか、読出アド
レスデータをデータとプログラムの記憶されているエリ
アのアドレスの差だけ切り換えるだけで、データとプロ
グラムの読出切り換えを行うことかでき、情報の読出処
理が簡易になる等の効果を奏する。

【図面の簡単な説明】

第１図は本発明の全体回路図であり、第２図は第１図及
び第４図の各部におけるタイムチャート図であり、第３
図はＲＯＭ２０の記憶内容を示す図であり、第４図はキ
ーアサイナ回路３０の回路図であり、第５図はＣＰＵ３
００のアドレスデータとＲＯＭ２０のアドレスデータの
対応関係を示す図であり、第６図はアサイメントメモリ
３２０の記憶内容を示す図であり、第７図は周波数ナン
バ累算器４０の回路図であり、第８図は波形データの読
み出し状態を示す図であり、第９図は周波数ナンバ累算
値ＦＡ内容を示す図であり、第１０図は波形データ伸長
補間回路５０の回路図であり、第１１図は波形データの
半波差分のサンプル値と読み出しタイミングとの対応関
係を示す図であり、第１２図は波形データのサンプル値
と補間値を示す図であり、第１３図は波形データＲＤの
内容を示す図であり、第１４図は波形データの差分デー
タＲＤＯ〜５を伸長した内容を示す図であり、第１５図
は差分マンティッサデータＲＤから変換差分マンティッ
サデータＲＧへの変換内容を示す図であり、第１６図は
周波数ナンバ累算値の小数部分の１位ビットＦＡ９〜１
１と差分データの身重データＩＭＯ〜２と波形データの
サンダル値の補間内容との関係を示す図である。 ２０・・・ＲＯＭ、３０・・・キーアサイナ回路、３１
・・・ＲＯＭアドレス制御回路、３２・・・アサイメン
トメモリ回路、４０・・・周波数ナンバ累算器、５０・
・・波形データ伸長補間回路、６０・・・エンベロープ
発生器、７０・・・乗算回路、８０・・・シフト回路、
９０・・・系列累算回路、３００・・・ＣＰＵ、３２０
・・・アサイメントメモリ。

Claims (1)

1. 【特許請求の範囲】 １、楽音の内容を表すデータを記憶するデータ記憶手段
   と、 このデータ記憶手段と一体に設けられ、楽音を生成放音
   するための処理プログラムを記憶するプログラム記憶手
   段と、 上記データ記憶手段からデータを読み出すデータ読出手
   段と、 上記プログラム記憶手段からプログラムを読み出すプロ
   グラム読出手段と、 これらデータ読出手段とプログラム読出手段との読み出
   しを切り換える切換手段とを備えたことを特徴とする楽
   音情報記憶装置。 ２、上記データ読出手段は、１回の読出で、複数ステッ
   プ分の波形データを読み出す手段であるを特徴とする請
   求項１記載の楽音情報記憶装置。 ３、上記プログラム読出手段は、１回の読出で、複数ス
   テップ分の処理プログラムを読み出す手段であるを特徴
   とする請求項１記載の楽音情報記憶装置。 ４、上記請求項１、２又は３において、１回の読出で読
   み出したデータ又はプログラムを分割して切り換え出力
   する分割出力手段と、この分割したデータ又はプログラ
   ムの切り換え出力を、上記両読出手段のいずれかのアド
   レスデータの最下位ビットの値によって行う切換制御手
   段とを設けたことを特徴とする楽音情報記憶装置。