JPH02179699A - 楽音波形生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３産業上の利用分野］ 本発明は一楽音波形生成装置に関する。

Ｅ発明の概要］ 本発明は、１つの発音指示に応じて、任意の組み合わせ
で選択した各波形を、共通の読み出しステップで時分割
処理により読み出して累算合成することにより、１つの
発音指示に応じて生成される楽音を多種多様に変化させ
ていくものである。

３従来技術］ 従来、複数の楽音を同時生成可能なポリフォニックな楽
器か広〈実施されているが、このような楽器は、時分割
処理により複数の楽音生成チャンネルを形成し、この各
チャンネルに同時操作されている鍵に応じた楽音を割り
当てていた。この複数の同時発音される楽音についての
波形メモリからの波形データ読み出しは、読出アドレス
カウンタとなる周波数ナンバ累算器に上記チャンネル数
と同じ段数を持つシフトレジスタを設け、各段に対応す
るチャンネルに応じた周波数ナンバ累算値をセントして
、各チャンネルタイミングごとに周波数ナンバを累算し
ていた。

二り）現さ、１つの況操作で発音される楽音に幅を持た
せるため、１つの鍵操作で２つの波形データを同時に読
み出して合成するものが考えられている。（特開昭５ｌ
−１２４４１５）。

：発明が解決しようとする課題； −かしながら、上記のものでは同時に読み出してき成す
る２つの波形データの組み合わせは固定されたものでｊ
！ρつ、１つの鍵操作で生成される楽音に’；Ｚｌヒを
持たせることができなかった。また、この２つの波形デ
ータに対するエンベロープ波形ら共通のらのであり、１
つの鍵操作で生成されるｐに幅を持たせることかできな
かった。

本発明は、上述した課題を解決するためになされたらの
で！）す、１つの発音指示に応じて生成されるｇ、、−
ｆｒを、多種多様に変化させることのできる楽音波形生
成装；Ｊを提供することを目的としている。

３課題を解決するための手段］ 上記目的を達成するために本発明においては、１つの発
音指示に応じて、任意の組み合わせで選択した各波形を
一共通の読み出しステンプで時分割処理により読み出し
て累′Ａ、合成したり、上記選択した各波形を、共通の
読み出しステップで時分割処理により読み出し、別々に
エンベロープ制御して累算合成するｍ成とした。

二作用〕 これにより、１つの発音指示に応じて読み出される２以
上の波形を任意の組みきわせにすることができ、またこ
の組み合わされる各波形を別々にエンベロープ制御して
、生成される楽音の放音開始から放音終了までの楽音内
容を変（ヒ差せることができる。

３実施例］ 以下、本発明を具体化した一実施例を図面を参照して詳
述する。

く全体回路〉 第１図は、本発明の全体回路図を示すもので、キーボー
ド１の各キー及び音色スイッチ２の各スイ／チは、キー
アサイナ回路３０によって走査さ、れ、操作キーに応じ
た音高で、操作音色スィッチに応した音色の楽音か１６
チヤンネルの楽音生成系の空チャンネルに割り当てられ
る。このチャンネル割り当て内容は、アサイメントメモ
リ回路３２に記憶される。また、キーボード１の各鍵の
押鍵圧力は、各鍵に設けろノ′した圧力センサ３で検出
され２．八−Ｄ　’ｆ：　ｔＱ　′／ｉ４で押鍵圧力を
示すデジタル形式のタッチデータＴｏに変換されて、１
灸述するＣ　Ｐ　ｔ；　３００に送られる。

さ、′、に一リズムキーぢては一ロンクーディスコ等の
リズ１１の；巽択か行わｉ″Ｌ、、エフェクトキー６で
は、各キーのオン、オフにより、ボルタメント、７ライ
ト、グロウル、エコー、サスティン、ビブラート、コー
ラス、アンサンプル、ホンキートンク、１ヘレモロ等の
効果が（１加され、各キーのオンオフはＣＰＵ３００に
よって検出される。このほか、ボリュームつまみ７、テ
ンポつまみ８のコント！７−ル量ら可変抵抗器により電
圧変動数として検出され、Ａ−Ｄ変換器９．１０を介し
てボリュームデータ、テンポデータとしてＣＰＵ３００
に与えられる。

ＲＯＭ　２０には一楽音信号を生成するための処理プロ
グラムと、波形及びエンベロープに関する音色データと
、波形データＲＤそのもの等が記憶されており、ＲＯＭ
アドレス制御回路３１によって読出アドレスか制御され
、処理プログラム又は音色データの読み出しと、波形デ
ータＲＤの読み出しとが切り換えられる。ＲＯλ１２０
より読み出された処理プログラムは、キーアサイナ回路
３０の後述するＣＰＵ３００に送られて各種処理か実行
され、また同じ＜ＲＯＭ２０より読み出された波形やエ
ンベロープに関する音色データは、アサイメントメモリ
回路３２の空チャンネルに応じたエリアに書き込まれ、
さらに同じ＜ＲＯＭ２Ｑより読み出された波形データＲ
Ｄそのものは波形データ伸長補間回路５０へと送られる
。アサイメントメモリ回路３２には、キーボード１の操
作キーに応じた周波数ナンバスピードデータＦＳも空チ
・、・シイ・ルに応じたエリアに書き込まれる。

この周波数ナンバスピードデータＦＳは、周波数ナンバ
累算器４０で各チャンネルごとに１１ｉ次累ユされ−Ｒ
ＯＭアドレス制御図Ｆ＃１３１を介してＲ○λ１２０に
読出アドレスデータとして与えられ、波形データＲＤか
周波数ナンバスピードデータＦＳに応じた速度、すなわ
ち音高に応じた速度で読み出され、波形データ伸長補間
口！？Ｉ　５０に入力される。読み出される波形データ
ＲＤはＲＯＭ２０内に多数記憶されており、これらの選
択はアサイメントメモリ回路３２より読み出されるバン
クデータによって行われる。上記波形データ伸長補間回
路５０では、データ圧縮された状態でＲＯＭ２０より読
み出されてきた差分データが伸長されるととムに、各波
形データＲＤのサンプルポイント地点の間の補間地点ら
求められて乗算回路７０に送られる。この補間は周波数
ナンバ累算器４０からの周ａ数ナンバ累算＠ＦＡの一部
を使って行われる。

また、アサイメントメモリ回＃Ｉ３２からのエンベロー
プに関するデータは、エンベロープ発生器６０へ送られ
てエンベローブ波形が生成され、上記乗算回路７０へ送
られる４乗算回路７０では、上記伸長補間波形データＩ
Ｐの各サンプル値とエンベロープ波形の各サンプル値Ｅ
Ａとが乗算され、シフト回路８０でデータシフトが行わ
れて、系列累算回路９０で系列ごとに累算され、Ｄ　−
Ａ変換器１００を介してサウンドシステム１１０より放
音出力される。

上記エンベロープ発生器６０より、アサイメントメモリ
回路３２には、エンベロープ波形の現在のフェーズ値Ｐ
Ｈが送られ、次の新しいフェーズに関するエンベロープ
データを出力するように働きかける。またエンベロープ
発生器６０より、周波数ナンバ累算器４０には、キーオ
ンのタイミングでオンイベント信号が送られ、周波数ナ
ンバスピードデータＦＳの累算が開始される。さらにエ
ンベローブ発生器６０より、波形データ伸長補間口１７
８５０にはデータ長信号Ｄ８１６が送られ、波形データ
ＲＤの補間を行うか、行わないかの選択が行われる。デ
ータ長信号Ｄ８１６は、波形データＲＤが８ビツトのサ
ンプル値２つよりなるか、１０ピｌトのサンプル値と６
ビツトの差分データよりなるかの区別を示すもので一１
０ビットのサンプル値と６ビツトの差分データが読み出
されたとき、波形データＲＤの補間が行われる。

上記シフト回路８０は、乗算後の楽音データをエンベロ
ープ累算＠ＥＡの上位ビットであるエンベロープパワー
データＥＡ１２〜１５の大きさにＥ５でシフ１〜ダウン
し、デイケイ、リリースの減衰時の立下りをエクスポー
ネンシャルな特性にして、自然音に近づけるためのもの
である。

また玉記Ｄ−Ａ変換器１００には、４つの楽音生成系か
時分割により形成されており、系列累算回路９０におい
て、アサイメントメモリ回路３２からの系列データＧＲ
に応じて、いずれの生成系に楽音データを送り込むかが
決定される。この系列累算回路９０には、周波数ナンバ
累算器４０がら、波形折返し信号ＦＤＵも与えられてお
り、この波形折返し信号ＦＤｔ、’は波形データの一波
形のうち前半の半波形の生成が終わって、後生の半波形
の生成にはいるときハイレベルとなり、これにより系列
累算回路９０では、楽音データをプラスマイナス反転し
た値とされる。また、系列累算回＃１９０には、キーア
ザイナ回路３０より、Ｄ−Ａゲート信号ら与えられてお
り、Ｄ−Ａ変換器１００への楽音データ出力コントロー
ルが行われる。

システムクロック発生器１０から、第１図の各回路３０
．４０．５０．６０．９０には、第２図に示すようなり
ロック信号等や、これらを分周したもの、論理和、論理
積をとったもの等が与えられており、各回路のタイミン
グコントロールが行われる。

＜ＲＯＭ２０＞ 第３図はＲＯＭ２０の記憶内容を示すらので、このＲＯ
Ｍ２０は、「０」〜「１５」の１６個のバンクエリアに
分割され、各バンクエリアは′００００Ｈ（Ｈは１６進
値であることを示す記号）」〜「Ｆ　Ｆ　Ｆ　Ｆ　ＨＪ
の番地を有しており、バンクｒＯ」の「００００Ｈ」〜
「０ＦＦＦＨｊはＣＰＵ３００のＲＡＭ３０１、アサイ
メントメモリ３２０等の使用エリアであり、’１０００
＋」〜’　Ｉ　Ｆ　Ｆ　Ｆ　Ｈｊは後述するＭ　Ｍ　Ｕ
ラッチ３１０の使用エリアであり−　’２０００Ｍ１〜
ｒＦＦＦＦト１．には楽音信号を生成するための処理プ
ログラムが記憶されている。バンク「１」の、［０００
０ト１．〜ｒ３ＦＦＦ）Ｉユには、波形及びエンベロー
プの内容を選択決定するための音色データが１２８音色
分記憶されている。

バンクｒ１」の’　４０００　Ｈｉ以降からバンク１１
５、の’　Ｆ　Ｆ　Ｆ　Ｆ　ＨＩまでは、各バンクごと
に】つの選択音色にて読み出される（Ａ）（Ｂ）２つの
波形データＲＤが同じアドレスに記憶されている。この
波形データＲＤは、正弦波、三角波、鋸（ｋ状波−矩形
波、ノイズ音波形等々やこれらをき成した波形のほか、
特定フォルマントに対応した複数の特定周波数帯域のス
ペクトルグループにχ・を応する各周波数成分を合成し
た複数種類の波形等であってもよいし、ループトップ、
ループエンド等を利用したＰＣＭ波形であってもよい、
音色データの記憶エリアは処理プログラムの記憶エリア
より、後述するＭＭＵアドレスデータ分だけずれた位置
にある。音色データは、バンクデータ、データ長信号デ
ータＤ８１６−系列データＧＲ−イニシャル周波数ナン
バデータ、ルーブトｙグデータ、ループエンドデータ、
エンベワーブデータよりなり、エンベロープデータは、
さらにフェーズレベルデータＰＬ、エンベロープ加減信
号データＥＤυ、シンアウトデータＴＨ、エンベロープ
スピードデータＥＳよりなっている。

バンクデータは、１５種類の波形データＲＤのうちの１
つを選択指定するためのもので、１′ジのチャンネルに
割り当てられる１つの音色につき、（Ａ）（Ｂ）２つの
波形が選択され、データ長信号Ｄ８１６は、上述したよ
うに波形データＲＤが８ビツトのサンプル値２つよりな
るか、１０ビツトのサンプル値と６とｌトの差分データ
よりなるかの区別を示すもので、系列データＧＲＯ，］
も上述したように、上記乗算後の楽音データＳＴを４つ
のいずれの楽音生成系に割り当てるかを示すらのである
。

イニシャル周波数ナンバデータは、第８図に示すように
、周波数ナンバスピードデータＦＳを順次累１して波形
データＲＤを読み出していくにあたってのスタート時点
の周波数ナンバ累算値を示し、ループエンドデータは、
周波数ナンバスピ−ｉくデータＦＳの累算を加算方向か
ら減算方向へ折り返す地点の周波数ナンバ累算（！ＦＡ
を示し、ルーブトフグデータは、周波数ナンバスピード
データＦＳｆ）累算方向を減算方向から加算方向へ折り
返す地点の周′／ｊｌ′ｆ１．ナンバ累算（ｉＦｆＦＡ
を示し、第８図に示すようにループトップとループエン
ドとの間で周波数ナンバ累算値ＦＡをループ変化させる
ことにより、半波形分の波形データを連続した波形の状
態で読み出して行くことかできる。

なお第８図の波形折返し信号ＰＤＵは、周波数ナンバ累
ｎｌｉ！ＦＡの最上位ビットデータであり、波形データ
の一波長のうち前半の半波長の生成が終わって、後半の
半波長の生成にはいるときハイレベルとなるものであっ
て、この信号ＦＤＵに基づいて周波数ナンバ累算値ＦＡ
の加減演算切換と、波形データ（楽音データ）のサンプ
ル値（振幅値）のプラスマイナス切換が行われる。

エンベロープデータの中のエンベロープレベルデータＢ
Ｌは第２４図に示すように、エンベロープ波形のアック
、デイケイ、サスティン、リリースの最終地点における
エンベロープ累算値を示し、エンベロープ加減信号デー
タＥＣＵは、エンベロープ累算値ＥＡを加算していくの
か、減算していくのかを示すものである。またエンベロ
ープデータのエンベロープスピードデータＥＳは、エン
ベロープ累算＠ＥＡの加減速度を示すデータで、この値
か大きいほどエンベロープ波形の傾きが大きくなる。エ
ンベロープスピードデータＥＳとエンベロープレベルデ
ータＥＬとは、キーボード１のキーの押鍵速度、又は押
鍵圧力に応じたキーランチデータに応じて決定される。

エンベロープの中のシンアウトデータＴＨは、エンベロ
ープ累算値ＥＡの累算システムへのエンベロープ累算値
ＥＡの取り入れラッチの間引き率を示すデータであり、
本来のエンベロープ累算値ＥＡの収り入れランチは、繰
り返し行われる全チャンネル分のタイムスロットに１回
行なわれる。

このデータが「１１Ｊのとき間引きはなく、「１０、の
とき４回に１回取り入れ、「０１」のとき１６回に１回
取り入れ、′００」のとき６４回に１回取り入れる。０
．１は２値論理レベルのｌＯＷ状態、ｈｉｇｈ状態を示
すものである。このシンアウト（取り入れラッチ間引き
）により、同じエンベロープスピードデータでもエンベ
ロープのスピードを等倍、４倍、１６倍、６４倍に変化
させることができる。このシンアウトデータＴＨらキー
ボード１のキーの押鍵速度、又は押鍵圧力に応じたキー
ランチデータに応じて変１ヒさせても良い。

このようにＲＯＭ２０には、楽音を生成放音するための
処理プログラムと、楽音の内容を表わす楽音データとが
記憶されているので、プログラムとデータを記憶するメ
モリが１つで済み、その弁回路構成を簡易なものとする
ことができる。

くキーアサイナ回路３０〉 第４図は、キーアサイナ回路３０を示すもので、ＣＰＵ
３００は与えられるマスタクロック信号φ（ＣＫ２＞が
−ハイレベルのときのみ動作可能なしので、第２図下方
に示すように、ＣＰＵ３００のデータバスライン及びア
ドレスバスラインには、マスタクロック信号ＣＫ２がハ
イレベルｒｌｊのとき、ＣＰＵ３００に関するデータが
流れ、ローレベル１０．のとき、ＣＰＵ３００に無量（
系なデータが流れる。

＜　ＲＯＭアドレス制御回路３１） このＣＰＵ３００からのＲＯＭ２０や各種メモリのアク
セス用のアドレスデータＣＡＯ〜１５は１６とットデー
タであるが、最下位ビットを除く下位１１ビツトＣＡＬ
〜１１はセレクタ３１３に与えられる。また、上位４ビ
ツトＣＡｌ２〜１５は上位にｒｏｏｏＯＪの４とットデ
ータが付加されて、セレクタ３１２のＢ入力を通して上
記下位１１ビツトＣＡＬ〜１１とともに１９ビツトのア
ドレスデータとしてセレクタ３１３を介してＲＯＮ１２
０に与えられ、主に処理プログラムの読み出しか行われ
る。またＣＰＵ３００が処理１０グラム以外の音色デー
タやその他データを読み出す時には−ＣＰＵ３００より
８ビツトのＭ　Ｍ　Ｕアドレスデータがデータバスライ
ンを通じて出力され、これがＭ　Ｍ　Ｕランチ３１０を
介して上記セレクタ３１２を通じ、上述の下位１１ビツ
トＣＡＬ〜１１に付加されて、セレクタ３１３を介しＲ
ＯＭ２Ｃに与えられる。

このアドレスデータの切り換え状態を示したのが、第５
図であり、ＲＯＭ　２０のアドレスデータは１９ピント
であるにもかかわらず、ＣＰＵ３００のアドレスデータ
は１６ビツトであるため、’ｏｏｏｏユの付加や、ＭＭ
Ｕアドレスデータの付加か行われる。

こうして、Ｍ　Ｍ　Ｕアドレスを付加するか、［０００
０、を］寸加するかで、プログラムの読み出しと音色デ
ータの読み出しか簡単に切り換えられし、ＣＰ　Ｕ　３
００の読出アドレスデータがＲＯＭ　２０の読出アドレ
スデータより少ないピント数でも、ＲＯＭ２０の全領域
の読み出しを行うことができる。

従って、ＲＯＭ２０のバンク「０」はＣＰＵ３００がＭ
ＭＵラッチ３１０を使わずに直接アクセスできるので、
ＣＰＵ３００専用の処理プログラム等が記憶されるので
ある。また、ＣＰＵ３００が、例えばバンク［１」の’
３５２４ＨＪ番地をアクセスするには、ＭＭＵラッチ３
１０に「１３ＨＪをセットし、ＣＰＵ３００のアドレス
データとして’１５２４ＨＪをセットすれば、合成アド
レスデータは、’１３５２４ＨＪどなって、バンクｒｌ
、の’３５２４ＨＪ番地がアクセスされることになる。

この場合ＣＰＵ３００のアドレスデータ’１５２４１−
１３の最上位４ビツトの「ＩＨ」は、セレクタ３１２で
キャンセルされる。

上記上位４ビツトデータＣＡｌ２〜１５はコンパレータ
３１１にも与えられており、このコンパレータ３１１に
は４ビツトのｆ　（ｘ＞データら与えられており、両デ
ータが一致しない時、「００００ｊと上位４ビツトアド
レスデータＣＡｌ２〜１５の方が選択される。また両デ
ータが一致した時、一致１１号がコンパレータ３１１か
ら上記セレクタ３１２に与えられて、Ｍ　５１　Ｕう・
１チ３１０の方が選択される。従って上位４ビツトのア
ドレスデータＣＡｌ２〜１５がｆ　（Ｘ）データに一致
していない時に、ＣＰＵ３００の処理１０グラム等の読
み出しが行われ、一致した時は音色データ等が読み出さ
れる。このｆ　（ｘ）データはＣＰＵ３００によって選
択設定してらよいし、予め固定された値でしよい、この
ｆ　（ｘ）を’ｌＨｊに固定ｔ　ルト、ＲＡＭ２０の／
＜ンク’０３０’）’１０００■１〜’ＬＦＦＦ）（Ｊ
のＭ　ＭｔＪラッチ３１０用のエリアがアクセスされ、
ｆ　（ｘ）を「ＯＨ」に固定すると、ＲＡＭ２０のバン
ク「０」の「００００ＨＪ〜’　ＯＦ　Ｆ　Ｆ　Ｈ；の
エリアがアクセスされることとなる。

上記セレクタ３１３には、後述するアサイメントメモリ
３２０よりＣＰＵ３００によって二えみ出されたバンク
データと周波数ナンバ累算器４ｏがらの周波数ナンバ累
Ｘ値ＦＡ１２〜２６も与えられ、このセレクタ３１３を
介してＲＯＭ　２０に与えられ、対応するバンクの波形
データＲＤが読み出される。セレクタ３１３における、
データセレクト均油は一上記システムクロンク発生器１
ｏがらのクロック信号ＣＫ２によって行われ、第２図下
方に示すように、処理プログラムの読み出しと波形デー
タＲＤのサンプル値との読み出しが切り換えられる。こ
のうち、処理プログラムの読み出しのタイミングにおい
ては、上記ｆ　（ｘ）データに基づいて、処理１０グラ
ムの読み出しと音色データの読み出しが切り換えられる
。そして、これらの読出処理が１６チヤンネル分繰返し
行われて行く。

ＲＯＭ２０より読み出されるデータのうち、波形データ
ＲＤはそのまま波形データ伸長補間回路５０へ送られ、
処理プログラムや音色データは、８ビツトデータずつに
２分割され、セレクタ３１４を介してＣＰＵ３００に送
られたり、ゲートバッファ３２３を介してアサイメント
メモリ３２０に送られたりする。セレクタ３１４におけ
る、データセレクト切１＠は、上記ＣＰＵ３００からの
アドレスデータＣＡの最下位ビットＣＡＯに基づいて行
われる。

これにより−ＣＰｔ、’３００の処理速度に追随してｎ
０ｓＩ２０からのデータ取り込みが行われる。

また、ＣＰＵ３００のデータバスラインのビット数に対
しＲＯＭ２０からの読み出しデータのビット数が多くて
も、スムーズにデータ処理を行うことかできる。

（アサイメントメモリ回路３２） 第６図は、アサイメントメモリ回８３２のアサイメント
メモリ３２０の記憶内容を示すもので、アサイメントメ
モリ３２０は、１６チヤンネル分の音色データのメモリ
エリアが形成されており、各チャンネルエリアにＲＯ’
Ｌ１２０からの音色データがセットされる。この場合、
セットされる音色データのうちエンベローブデータはＥ
ＧＯ〜１５の各エンベロープグループエリアにセットさ
れ、それ以外のデータはＣＨＯ〜１５の各チャンネルエ
リアに分けてセットされる。ＣＨＯ〜１５にセヅトされ
るデータは、バンクデータ（Ａ）（Ｂ）、エンベロープ
グループデータ（Ａ＞　　（Ｂ１周波数ナンバスピード
データＦＳ、キーオン信号データーデータ＆信号データ
Ｄ８１６−系列データＧＲ、イニシャル周波数ナンバデ
ータ、ループトップデータ、ループエンドデータよりな
っており、このうち周波数ナンバスピードデータＦＳ、
キーオン信号データ、エンベロープグループデータ（Ａ
＞（Ｂ＞以外のデータについては、ＲＯＭ　２０の記憶
内容のところで説明したとおりである。

周波数ナンバスピードデータＦＳは、キーボード１の操
作キーの音高に応じたデータで波形データＲＤの読出ア
ドレスデータの累算ステップ値として用いられる。キー
オン信号データは、現在キーオン中であることを示すデ
ータで、キーオンで’１．、−’？−オフで「０」とな
る、エンベロープグループデータ（Ａ＞　　（Ｂ）は、
当該チャンネルエリアの音色に応じたエンベロープデー
タの記憶されているエンベロープグループエリアＥＧＯ
〜１５のアドレスを示すデータであり、１つのチャンネ
ルに割り当てられる音色は２つの楽音よりなるものであ
るため、（Ａ）（Ｂ）と２つ存在することになる。これ
に応じて、波形データＲＤも２つ存在するため−バンク
データも（Ａ）（Ｂ）’２つの存在することになる。Ｅ
ＧＯ〜１５にセットされるエンベロープデータについて
も上述ＲＯＭ２０の記憶内容の説明のところで説明した
とおりである。

上記周波数ナンバスピードデータＦＳは、（Ａ）（Ｂ）
２つの楽音について共用され、キーボード１の１つの操
作キーに応じて（Ａ）（Ｂ）２つの楽音が合成出力され
ることになる４この（Ａ）（Ｂ）２つの楽音は、バンク
データ又はエンベロープグループデータが異なるため、
異なる音色の楽音となっており、また別々にエンベロー
プ制御ら行われることになる。これら、バンクデータ、
エンベロープグループデータの選択は、上述した音色ス
イッチ２の各スイッチの切換選択によってその組み合わ
せが任意に切り換えられるが、圧力上ンサ３からのタッ
チデータＴｏの大きさ、ボリュームつまみ７、テンポつ
まみ８からのボリュームデータ、テンポデータの変化、
リズムキー５、エフェクトキー６の各キーの切換選択に
よっても、田り捻えられるーこの温合−バンクデーター
エンベロープグループデータ以外に、イニシャル周波数
ナンバデータ、ループドッグデータ、ループエンドデー
タを切り換えることにより、音色内容を変化させてもよ
い、また、１つの操作キーで合成出力される楽音は（Ａ
）（Ｂ）の２つだけでなく、これ以上でもよい。

このアサイメントメモリ３２０より読み出されたデータ
はＡＭＣアサイメントメモリ）バスを介して周波数ナン
バ累算器４０やエンベロープ発生器６０等へ送出された
り、ゲートバンファ３２２を介してＣＰＵ３００に与え
られる。また４ビツトのエンベロープグループデータ（
Ａ）（Ｂ）については、ラッチ３２４を介し、エンベロ
ープ発生器６０からのフェーズデータＰＡが２ビツト下
位に付加され、「１」が１ビツト上位に付加されて計７
ピントとなり、セレクタ３２１を介し、再びアサイメン
トメモリ３２０に与えられ、対応するエンベロープのエ
ンベロールベルデータＥＬ、シンアウトデータＴＨ、エ
ンベロープスピードデータＥ　Ｓｔ、；が読み出されて
エンベロープ発生器６０に送られる。このセレクタ３２
１を介してシステムクロック発生器１０からのクロック
信号ＣＫの集合である読出アドレスデータらアサイメン
トメモリ３２０に与えられるほか、ＣＰＵ３００からの
アクセスアドレスデータら与えられる。

これらのアドレスデータの切換状態を示したのが第２図
数丁段のタイムチャートであり、クロック信号群ＣＫに
基づいたバンクデータ（Ａ）（、Ｂ）とエンベロープグ
ループデータ（、ｌ　　（Ｂ）、これに続いて周波数ナ
ンバスピードデータＦＳの読み出しの陵、上記エンベロ
ープグループデータ（Ａ＞とフェースデータＰＡに基づ
いたエンベロープスピードデータ（Ａ）ＥＳとエンベロ
ールベルデータ（Ａ＞ＥＬの読み出しが行われ、この（
＆　ＣＰＵ　３００のアクセスが行われる。そして同じ
くクロック信号群ＣＫに基づいたイニシャル周波数ナン
バ、キーオン、データ長信号データＤ８１６、系列デー
タＧＲの各データと、これに続いてループトップデータ
、ループエンドデータとが読み出され、上記エンベロー
プグループデータ（Ｂ）とフェーズデータＰＡに基づい
たエンベローゲスピードデータ（Ｂ）ＥＳとエンベロー
ルベルデータ（Ｂ）ＥＬの読み出しが行われ、このｆ＆
ｃＰＵ３００のアクセスが行われる。そしてこれらのア
クセス処理が１６チヤンネル分繰り返し行われていく。

この場合、読出アドレスデータとして用いられるクロッ
ク信号１ｉ￥ＣＫは第２図のＣＫＩ〜ＣＫなどが用いら
れる。セレクタ３２１における各アドレスデータのセレ
クトはシステムクロック発生器１０からのクロック信号
ＣＫＩ、ＣＫ２に基づいて行われ、［００］　「０１１
のタイミングで、クロック信号群ＣＫが選択され、［１
０」でラッチ３２４からのエンベロープグループデータ
と）ニーズデータＰＡが選択され、「１１」でＣＰＵ３
００からのアドレスデータが選択される。

ＲＡＭ３０１には、各種中間処理データがメモリされ、
タイマ３０２は、ＣＰＵ３００が設定した周期でインタ
ラブド信号をＣＰＵ３００に与え、リセット回路３０３
は電源投入時にＣＰＵ３００とアウトプントラッチ３０
４にリセットをかけるらのである。アウトプットラッチ
３０４．３０６には音色スイッチ２、キーボード１のサ
ンプリングアドレスが一時セ・ソトされ、インプットバ
ッファ３０５．３０７には、そのサンプリング結果が入
力される。上記アウトプットラッチ３０４のサンプリン
グデータのうち１ビツトのみ上記Ｄ−Ａ変１変器０器０
のゲート信号として用いられる。

く周波数ナンバ累算器４０＞ 第７１７１は、周波数ナンバ累算器４０を示すもので、
上記アサイメントメモリ回路３２からの周波数ナンバス
ピードデータＦＳは、ラッチ４０４を介し−イクスクル
シブオアゲート群４０５を介して、アダー４０７で、そ
れまでの周波数ナンバ累３Ｅ＠ＦＡに累算され、上位８
ピントＦＡ１９〜２６はセレクタ４１３を介し、下位１
９ビツトＦＡ０〜１８はイクスクルシプオアゲート群４
１４を介し、ラッチ群４１５、セレクタ４１６を介して
、上記周波数ナンバ累算値ＦＡとして再びアダー４０７
に与えちれる−これにより一周波数ナンバ累算値ＦＡが
周波数ナンバスピードデータＦＳの大きさに応じた速度
で累算され、この累Ｘ１ｉｉＦＡはうｙチ４１８を介し
、上位の整数部分にあたる１５ビツトＦＡＩ２〜２６が
上記ＲＯＭアドレス制御回路３１に送られ、波形データ
ＲＤの読み出しが行われる。また小数部分の上位３ビツ
トＦＡ９〜１１と最上位ビットの波形折返し信号ＦＤＵ
は、上記波形データ伸長′４間回路５０へ送られて、波
形データＲＤのサンプル値の伸長と補間に用いられる。

このような周波数ナンバ累算値ＦＡの内容を示したのが
第９図であり、周波数ナンバ累算値ＦＡは全部で２８ビ
ツトのデータであり、最上位ビットは波形折返し信号Ｆ
ＤＵで、次の８ビツトＦＡ１９〜２６はコンパレートビ
ットで、後述するループエンド、ループトップに到達し
たか否かの対比に用いられ、さらに次の７ビツトＦＡ１
２〜１８が整数部分、最後の１２とントＦＡＯ〜１１が
小数部分となっている。このような周波数ナンバスピー
ドデータＦＳは−ＣＩＩ　Ｏ〜１５の１６チヤンネル分
、周波数ナンバ累算器４０で累算され、各チャンネルの
周波数ナンバ累Ｘ＠ＦＡは上記ラッチ群４１５にメモリ
されている。このラッチ群４１５は１６ｇのラッチより
なり、周波数ナンバスピードデータの累算の行われるう
・ソチはクロック信号ＣＫ３のタイミングで切り換えら
れていき、ラッチからの読出はクロｙり信号ＣＫ　３の
一周期の間のタイミングで行われ、ランチへの書込はク
ロ・ｌり信号ＣＫ３の後半の最後のタイミングで行われ
る。このうｌチ群４１５の各ラッチには（Ａ）（Ｂ）２
つの楽音成分につき、同じ読み出しアト゛レス（同じ周
波数ナンバ累算値ＦＡ１２〜ＦＡ２６）がセットされる
。音色の違いは１記バンクデータ（Ａ＋（Ｂ）の違いに
基づいている。

また、アサイメントメモリ回路３２からの８ビツトイニ
シャル周波数ナンバは、ラッチ４０６を介しセレクタ４
１６にて、上位に１ビツトの「０゜下位に１９ビツトの
「００・・・０」が付加されて、周波数ナンバ累算値Ｆ
Ａと同じ２８とットデータとしてセレクトされる。この
セレクタ４１６におけるセレクト信号は、エンベロープ
発生器６０からのキーオンタイミングに出力されるオン
イベント信号が用いられ、第８図に示すように、キーオ
ンタイミングから、このイニシャル周波数ナンバに対し
、順次周波数ナンバスピードデータＦＳが累算されてい
く。

さらに、アサイメントメモリ回路３２からのループエン
ドデータ、ループトップデータは、ラッチ４０２を介し
、セレクタ４０３でループエンド、ループトップいずれ
かが選択され、コンパレータ４０９に与えられるととも
に、セレクタ４１３にも与えられる。コンパレータ４０
９では、周波数ナンバ累算値ＦＡの上位８ビツトコンパ
レートビツトＦＡ１９〜２６との比較が行われ、周波数
ナンバ累算値ＦＡがループエンドとループトップの間の
範囲を越えたとき、セレクタ４１０よりオーバラン信号
ＦＣＰが出力され、オアゲート４１１を介し、上記イク
スクルシブオアゲート群４１４及びセレクタ４１３に与
えられ、ループエンドデータ又はループＩ・ツブデータ
が周波数ナンバ累算匝Ｆ　Ａの上位のコンパレートビッ
トＦＡ１９〜２６に代わって、新たなデータとして取り
込まれる。

このとき、イクスクルシブオアゲート群４１４では、そ
れまでの周波数ナンバ累算値ＦＡの整数部分及び小数部
分の値がプラスマイナス反転されるが、これは波形デー
タＲＤの読出方向をループエンド又はループトップで反
転させるにあたって、それまでの周波数ナンバ累Ｘ値Ｆ
Ａの端数をプラスマイナス反転した状態でそのまま使い
、波形データＲＤの反転読み出しに整合性をもたせるた
めのらのである。

上記オーバラン信号ＦＣＰは、イクスクルシブオアゲー
ト４１２にも与えられて、周波数ナンバ累算値ＦＡの最
上位ビットである波形折返し信号ＦＤＵを反転させ、こ
れによりイクスクルシブオアゲート群４０５における周
波数ナンバスピードデータＦＳの値がプラスマイナス反
転され、アダー４０７における周波数ナンバ累Ｘ値ＦＡ
の累算方向が加減切り換えされる。このような周波数ナ
ンバスピードデータＦＳの加減切換による半波形ごとの
ループ再生の状態を示したのが第８図である。

上記波形折返し信号ＦＤＵは、セレクタ４０３．４１０
にセレクト信号として与えられ、周波数ナンバスピード
データＦＳの加算時にはループエンドデータとＡ＜Ｂ検
出信号の方が選択され、減算時にはループトップデータ
とＡ＞Ｂ検出信号の方が選択される。また波形折返し信
号ＦＤｔＪは、アダー４０７のＣｉｎ′４Ａ子にも入力
され、周波数ナンバスピードデータＦＳの減算時に周波
数ナンバ累算値ＦＡの＋１処理が行われるほか、イクス
クルシブオアゲート４０８にも与えられる。このイクス
クルシブオアゲート４０８には、アダー４０７のＣｏｕ
ｔ端子からの出力信号も与えられており、周波数ナンバ
累算値ＦＡがオーバーフロー又はアンダーフローしたこ
とが検出され、これら上記オーバラン信号ＦＣＰとして
出力される。

さらに、アサイメントメモリ回路３２からのバンクデー
タ（Ａ＞　　（Ｂ）は、ラッチ４００を介して一七しク
タ４０１で（Ａ）−（Ｂ）いずれか−方のバンクデータ
が選択され、ラッチ４１７を介して、ト述周波数ナンバ
累算値ＦＡの整数部分とコンパレートビットとともにＲ
ＯＭアドレス制御回路３１へ送られ、波形データＲＤの
読み出しが行われる。

これにより、１つのチャンネルに割り当てられる２つの
楽音成分（Ａ）（Ｂ）は、バンクデータは異なっている
ものの、共通の周波数ナンバ累算ｔｊＦＡが用いられ、
楽音生成処理のタイミング同期がとられる。

上記セレクタ４０１のセレクト信号には、システムクロ
ック発生器１０からのクロック信号ＣＫ３が用いられ、
このクロック信号ＣＫ３の前半で（Ａ）についての楽音
生成処理が行われ、後半で（Ｂ）についての楽音生成処
理が行われることになる。システムクロック発生器１０
からのクロツり信号群ＣＫは、上記ラッチ４００．４０
２．４０４．４０６．４１５．４１７．４１８にもラッ
チ信号として与えられ、チャンネル周期及びタイミング
同期がとられる。

く波形データ伸長補間回路５０〉 第１０図は、波形データ伸長補間回路５０を示すちので
、ゲート５００〜５１０とセレクタ５１１〜５１３で第
１４図に示すような波形データＲＤの中の差分データの
伸長が行われ、ゲート５１４〜５１７とゲートｔ￥５１
８．５１９、アダー５２０、セレクタ５２１で第１２図
に示すような波形データＲＤの各サンプル＠ＲＯ１Ｒ１
、Ｒ２、Ｒ３・・・の補間が行われ、ゲート群５２４．
５２２、ゲート５２６、セレクタ５２５、アダー５２７
で波形データＲＤが１０ビツトのサンプル値と６ピント
の差分データのとき補間しくＤ８１６＝Ｏ）、８ビツト
のサンプル値２つのとき補間しない（Ｄ８１６＝１）制
御が行われる。

（波形データ伸長補間回路５０ のデータ処理の概要） 第１３し１は、ＲＯＭ２０より読み出された波形データ
ＲＤのデータ構成を示すもので、データ長信号Ｄ８１６
がローレベルで１０ビツトのサンプル値と６ビツトの差
分データからなるときは、上位１０ビツトＲＤ６〜１５
はサンプル値で、ＲＤ５は差分符号データ、ＲＤ２〜４
は差分パワーデータ、ＲＤＯｌｌは差分マンティッサデ
ータとなっている。差分データＲＤＯ〜４は圧縮状態で
記憶されており、伸長すると第１４図に示すような１０
ヒツトの伸長差分データＩＥＯ〜８、ＩＥＳとなる。す
なわち差分パワーデータＲＤ２〜４は、差分値の何ビッ
ト目にはじめて１１」があるかを示すデータであり、差
分マンティッサデータＲＤＯ１１は、この「１」に続く
２ヒント分のデータそのものを示している。このように
、第１４図下方スのデータは伸長差分データを加算する
ときのらのであるが、下段のデータは減算するときのも
のである。この場合には、差分パワーデータＲＤ２〜４
は、差分値の何ビット目までｒｌ」が続くかを示すデー
タであり、これに続く変換差分マンティッサデータＲＧ
Ｏ〜２は、差分マンティッサデータＲＤＯ１１を第１４
図下方の論理式で変換したちので、この変換内容は第１
５図に示すとおりであり４プラスマイナス反転した値に
変換される。

このような伸長差分データＩＥＯ〜８、ＩＥＳは、第１
２図に大火で示す波形データＲＤの各サンプル値の間の
差の１／２であり、各サンプル値とン、印で示す仮想値
との差を示すことになる。第１２図の仮想値は補間値と
重なってＸ印に○印が重なった状態となっている。

波形データＲＤの各サンプル値Ｒｏ、Ｒ１、Ｒ２・・・
は、周波数ナンバ累算値ＦＡの小数か１／２のときにお
けるものであるため、第１１図（２）と第１２図のＸ印
でつながる波形を実現するためには、サンプルｇｉＧ　
　、Ｇ　　、Ｇ２・・・の各×印地点の中間点のサンプ
ル値をメモリすればよいことになる。この中間点のサン
プル値は、Ｒｏ＝　（Ｇｏ＋０１）／２、Ｒ１−（Ｇ１
＋０２）／２、Ｒ２＝　（Ｇ　　＋Ｇ３）／２・・・と
なる。

このように〜×印のサンプル値ではなく、Ｘ印の中間点
のサンプル値を記憶することにより、第１２図と第１１
図（２）に示すように、周波数ナンバ累算値ＦＡが１０
０・・・０」のスタート地点で波形データレベルを正確
に「０」にすることができる。すなわち、ＲＯＭ２０の
波形データＲＤのメモリエリアの先頭番地には、通常第
１ステツプ目の１０」レベルでない波形データＲＤがメ
モリさり、ているか、周波数ナンバ累算＠ＦＡが７００
・・０．のどき、この第１ステツプを読み出してしまわ
ないような処理が行われなくとも、上記中間点のサンプ
ル値を記憶することにより自動的に位相合わせができ、
第１１図（１）のような位相のずれを生じてしまうこと
がなくなる。

また、Ｘ印の中間点とこの中間点の前後の補間点との差
分データは前後同じとなり、この結果、記憶すべき差分
データは本来の差分データの１／２て済むことになる。

従って、通常波形データＲＤのサンプル値が１０とｙト
の時、その差分データは１０ビツトであり、上記のよう
な圧縮方式を用いても差分パワーデータのビｙト数が４
ビント必要となるため、最大圧縮して７ビツトにしかな
らないが、上述したように差分データを１／２にできる
ことにより、差分データを６ビツトにでき、合計１６ビ
ツトとして一通常のデータアクセスにおいて１回でアク
セスできる。

このため、１つのＲＯＭ２０より波形データＲＤとプロ
グラム（又は音色データ）とを交互に読み出して、単位
時間当りの波形データＲＤの読み出し機会が１／２に減
っても十分対応できる。

なお、記憶す波形データＲＤは、Ｘ地点が折れ線状につ
ながる波形であってもよい。

上述の伸長差分データの１／４．２／４．３／４．４／
４をサンプル値に対し第１６図に示すように加減すれば
、補間値が求められることになる。

この場合、第１２図の各サンプル値Ｒｏ、Ｒ１、Ｒ，Ｒ
−・・に対し、Ｅｏ　、　Ｄｌ、Ｄ２　、Ｄ３”’のよ
うに、補間値の方が大きいときは、伸長差分データは第
１４図上段に示すように加算値となり、Ｄｏ、Ｅｌ、Ｅ
２、Ｅ３・・・のように補間値の方が小さいときは、伸
長差分データは第１４図下段に示すように減算値となる
。

波形データＲＤのデータ形式に１０ビツトのものと、８
ピントのものの２種類あるのは、量子化ピント数を減ら
しても量子化ノイズがそれほど問題とならないにぎやか
な音は８ピントし、量子化ノイズが目立つ音は１０ビツ
トとして使い分け、メモリ使用層を少なくした乙のであ
る。

（波形データ伸長補間回ｉＹ８５０の回路構成）第１０
図において、セレクタ５１１のＡ側「Ｏ」端子とＢ側１
１〕端子には、差分マンティッサデータＲＤＯがそのま
ま入力される。またセレクタ５１１のＡ（ｌＩ！Ｉ「１
」端子とＢ側「２」端子には、伸長差分データの最上位
と・ｙトＩＥＳが「０」のとき、差分マンティッサデー
タＲＤＩがそのまま入力され、最上位ピントＩＥＳが「
１」のとき、アンドゲート５０２か開成されるので、差
分マンティッサデータＲＤＯとＲＤＩとの排辿的論理和
データＲＧＩが入力される。さらにセレクタ５１１のＡ
　Ｖｌ　’　２　ｊ　’５子とＢ　ｆａｌｌ　ｒ　、３
ユ端子には、上記員上０′ＬピントＩＥＳが［０ユのと
き、ナントゲート５０５の出力が「１」となってイクス
クルシプオアゲート５０６でノアゲート５０９の出力が
反転されるので、差分パワーデータＲＤ２〜４の論理和
が入力されｌｋ上位ビットＩＥＳが「１」のとき、オア
ゲート５０４による差分マンティッサデータＲＤＯ５１
の論理和の反転データと差分パワーデータＲＤ２〜４の
論理和の反転データとの排他的論理和データＲＧ２が入
力される。そして、セレクタ５１１のＡ側「３」端子に
は、上記最上位ビットＩＥＳが入力され、Ｂ側「０」端
子には、「０」データが入力される。

これにより、第１４図に示すような、差分マンティッサ
データＲＤＯ１１と上位１ビット分のデータ、又は変換
差分マンティッサデータＲＧＯ１１，２のデータが作成
されることになる。変換差分マンティッサデータＲＧＯ
〜２の具体的な内容は第１５図に示すとうりである。

このセレクタ５１１の４とットデータは、セレクタ５１
２．５１３で上位に最上位ビットＩＥＳが２ビツト分、
４ビツト分付加されるか、下位に０、データが２と・７
５分、４ビツト分付加されるかが選択され、１０ビット
データとして出力される。各セレクタ５１１．５１２．
５１３のセレクト状態を適当に選ぶことにより差分マン
ティヅサデータＲＤＯ５１又はＲＧＯ〜２を第１４図に
示すようにシフｌ〜していくことができ、このセレクト
状態の選択は、差分パワーデータＲＤ２〜４に基′〉い
て行われる。

こうして、差分圧縮データか６とノドであるにらかかわ
らず、伸長差分データを］０ビツトまで拡大することが
でき、メモリ使用層を少なくできる。

上記伸長差分データの最上位ビットＩＥＳは、イクスク
ルシブオアゲ−１・５００の入力の差分符号データＲＤ
５と、ノアゲート５０１の入力の周波数ナンバ累算値Ｆ
Ａの小数部分の最上位とントＦＡＬＬと、ノアゲート５
０８がらの差分データの各ピットＲＤＯ〜４の論理和の
反転データとによって決定される。すなわち、第１２図
に示すよウニ、Ｄｏ　ノＦＡ　１１カｒＯ４−差分符号
ＲＤ５が「０」　（加算方向）のときと、Ｅｌ、Ｅ２・
・・のＦＡＩＩが７１．、ＲＤ５が「１」　（減算方向
）のときは、伸長差分データの最上位ビットＩＢＳが１
１．となって、サンプル値に対して差分データを減算し
なくてはならないことを示す、上記ノアゲー１−５０１
には差分データの各ビットＲＤＯ１１，２，３，４，５
の論理和の反転データが入力されて、差分データがｒｏ
ｏｏｏｏ、のとき、ノアゲート５０１の出力を「０」と
して、伸長差分データの最上位ビットＩＥＳが「１」に
ならないようにコントロールされる。

伸長差分データＩＢは、１ビツト下位にシフトされて２
／４の値となってアンドゲート群５１９を介しアダー５
２０の一方の端子に入力されるとともに、２ビツト下位
にシフトされて１／４の値となってアンドゲート群５１
８を介しアダー５２０の他方の端子に入力され、このア
ダー５２０の出力はセレクタ５２１のＡ側に与えられる
。またセレクタ５２１のＢ側には、上記伸長差分データ
ＥＥがシフトされず、そのままの倍率で与えられる。従
って、アンドゲート群５１８．５１９の開成信号である
ＩＭＯｌＩＭｌとセレクタ５２１のセレクト信号である
１Ｍ２よりなる層重データＩＭを適当に選ぶことにより
〜第１６図に示すように伸長差分データＩＥを１／４倍
、２／４倍、３／４倍、４／４倍、０＠とすることがで
きる。

このような掛率とされた伸長差分データＩＥは、アンド
ゲート群５２２を介してアダー５２７に与えられ、後述
する波形データＲＤのサンプル値ＲＤ６〜１５に加減算
され、波形データＲＤの各サングル値の補間が行われる
ことになる。

こうして、１つのサンプルｔｉＲＤ６〜１５と差分デー
タＲ，ＤＯ〜５で、８つの地点の波形データＲＤを作成
することができ、なめらかな波形特性を得ることができ
るとともにメモリ客数も少なくすることができている４
またこのような１つのデータで８つの地点を決定できる
波形データＲＤは１−回の読み出しで読み出すことがで
き、波形データＲＤの読み出し代会が少なくてら１−分
なめらかな波形を実現でき、この結果、ＲＯＭ２０より
波形データＲＤとそれ以外のプログラム等とを交互に読
み出しても、波形生成処理に支障をきたすことかなくな
り、ＲＯＭ２Ｑにプログラムと波形データＲＤとを一緒
にメモリしても、各情報の読み出し速度を高める必要も
なくなる。

上記１升率データＩ　Ｍ　Ｏ〜２は、周波数ナンバ累３
Ｌ値ＦＡの小数部分の上位３ピツトＦＡ９〜１１によっ
て、論理ゲート５１４〜５１７によって作成される。こ
のゲート群５１４．５１７により、第１６図に示すよう
なデータ変換が行われへ波形データＲＤの補間値が求め
られることになる。この場合、周波数ナンバ累算値ＦＡ
の小数部分の最上位ビ／トＦＡＬＬのみが「１」のとき
、すなわち周波数ナンバ累算値ＦＡが１／２のときは、
サンプル値に対する補間は行われず、ここを中心として
、これより前のタイミングでは、補間値が差分データの
１／４．２／４．３．／４．４７／４の減算値となり、
後のタイミングでは、補間値が差分データの１／４．２
／４．３／４の加算値となっている。

上記波形データＲＤＯ〜１５は、１０ビツトのサンプル
値と６ピントの差分データよりなるときは、サンプルｆ
ｎＲＤ６〜】５が、−１＝レクタ５２５のＡ側より入力
されて、そのまま上記アダー５２７に与えられて、補間
値が加減される。このときデータ長１言号Ｄ８１６は、
「０」となるから、アンドゲート群５２４．５２２は開
成され、アンドゲート５２６は閉成され、セレクタ５２
５はＡ　ｆｌｌｌｌｌか選択される。また波形データＲ
ＤＯ〜１５か、８ビＶトのサンプル（ｉｉ２つよりなる
ときは、波形データＲＤＯ〜７はセレクタ５２５のＢ側
より入力され、上記アゲ−５２７に与えられ、波形デー
タＲＤ８〜１５はセレクタ５２５のＡ　ｆｌｌｌＪより
入力され、上記アダー５２７に与えられる。このとき各
データＲＤＯ〜７．８〜１５の下位に２ビツト’　００
　、が付加されて１０ビｙ　ｌ・データとされる。

また、このとき、データ長信号Ｄ８１６は１′１」とな
るから、アンドゲート群５２４．５２２は閉成され、補
間は行われない、さらに、このとき、アンドゲート５２
６は開成されるから、周波数すンバ累算値ＦＡの小数部
分の最上位ビットＦＡ１１の値（１，０）に応じて、サ
ンプル値（２ｎ＝ＲＤｏ〜７．２　ｎ＋　１　＝ＲＤ８
〜ｌ　５　）が切り換えられる。

くエンベロープ発生器６０＞ 第１７図はエンベロープ発生器６０を示すらので上記ア
サイメントメモリ回路３２からのエンベロープスピード
データＥＳＯ〜５は、ラッチ６４１を介しエンベロープ
スピードデータ伸長回路６００で第２２図に示すような
データ伸長が行われ、イクスクルシブオアゲート群６４
３を介しアダー６４４で、それまでのエンベロープ累算
＠ＥＡＯ−１５に累算され、セレクタ６４９、ラッチ群
６５０を介し、上記エンベロープ累算ＩＥＡｏ〜１５と
して、再びアダー６４４に与えられるとともに、ラッチ
６５１を介して、乗算回路７０及びシフト回路８０へ出
力される。上記ラッチ群６５０は３２個のラッチよりな
り、１６音色分の（Ａ）（Ｂ）２つの楽音についての計
３２個分のエンベロープ累算値ＥＡが累算可能となって
いる。

また、エンベロープの累算方向を示すエンベロープ加減
信号ＥＤＵは、上記イクスクルシブオアゲート群６４３
に与えられ、累算方向が減算のときは一伸長エンベロー
ブスピードデータＥＳＥがプラスマイナス反転されてア
ダー６４４に与えられ、エンベロープ累３Ｅ［ＥＡの減
算が行われる。

このアダー６４４からのエンベロープ累算（＋？ｉ　Ｅ
　Ａの上位７ビントは、コンパレータ６４５に与えられ
て、第２４図に示すエンベロープのアタック、デイケイ
、サスティン、リリース等の各フェーズのエンベロール
ベルデータＥＬと比較され、エンベロープ累算値ＥＡが
エンベロープレベルデータＥＬを越えたとき、セレクタ
６４６を介しノアゲート６４８を介して、フェース歩進
信号ＥＣ３が上記セレクタ６４９に与えられる。これに
より、上記エンベロープレベルデータＥＬの下位にエン
ベロープ加減信号ＥＤＵと全て同じ値の９とットデータ
が付加されたデータがエンベロープ累算値ＥＡとして切
換選択され、これにより、次のエンベロープフエーズで
のエンベロープ累算のスタート地点が正確なエンベロー
プレベルデータＥＬに修正される。

１記セレクタ６４６のセレクト信号には、エンベロープ
の累里方向を示すエンベロープ加減信号ＥＣＵが用いら
れ、エンベロープ累算が加算のときは、エンベロープ累
算値ＥＡかエンベロープレベルデータＥＬ以上になるタ
イミングが検出され、エンベローズ累算が減算のときは
、エンベロープ累算値かエンベロープレベルデータＥＬ
以下になるタイミングが検出される。また上記アダー６
４４のＣｏｕｔ出力とエンベロープ加４（８号ＥＤＵと
はイクスクルシブオアゲート６４７に入力されて、これ
ら上記フェーズ歩進信号ＥＣ３として用いられており、
エンベロープ累算値がオーバフロー又はアンダーフロー
したときにも、次のフェーズのエンベロープ累算に移行
する。

このようなフェーズの移行は、フェーズ制御回路６３０
によって行われる。すなわち、フェーズ制御口Ｆ！＠６
３０は、ラッチ６４２を介して与えられるキーオン信号
によってアタックフェーズにはいり、上記フェーズ歩進
信号ＥＣ３が与えられるたびに、デイケイ、サスティン
、リリース等の次のフェーズを移行させていく、このフ
ェース移行にあたっては、フェーズ制御回路６３０より
キーアサイナ回ＦＩｉ４３０のアサイメントメモリ回路
３２に対し次のフェーズについてのエンベロープデータ
の読み出し指示が行われ、その時のフェーズをそのまま
保持するときは、ラッチ群６５２を通じて保たれる。

上記エンベロープスピードデータ伸長回路６００におけ
る、圧縮エンベロープスピードデータＥＳの伸長は、シ
フト係数制御回路６１０からのシフト係数データＥＰＯ
〜３によってシフト制御がなされることにより行われ、
このシフト係数データＥＰＯ〜３は、エンベロープスピ
ードデータの上位４ビツトＥ３２〜５、エンベロープ累
Ｘ値の上位４ビツトＥＡ１２〜１５、エンベロープ加減
信号ＥＤＵに基づいて作成される。

また、アサイメントメモリ回路３２からのシンアウトデ
ータＴＨＯ１１は、シンアウト回路６２Ｏに与えられて
、ラッチ群６５０におけるエンベローブ累算１直のラッ
チタイミングのシンアウト（間引き）が制御される。こ
のシンアウト回路６２０−フェーズ制御回路６３０、ラ
ッチ群６５２−ラノチ６４１．６４２．６５１には、シ
ステムクロック発生器１０よりクロンク信号が与えられ
て、データ処理のチャンネル周期及びタイミング周期か
とられる。

（エンベロープスピードデータ伸長回路６００＞第１８
図はエンベロープスピードデータ沖長回ｉ？＠　６００
を示すらのて′、セレクタ６０１のＡ（則’１ｍ子とＢ
叫「１」端子にエンベローゲスピードデータＥＳＯが入
力され、Ａｌｔｌｌｌ’ｌ」とＢ側「２」端子にエンベ
ロープスピードデータＥＳＩか入力され、Ａ（則「２ｊ
端子とＢ　ｆｉｌｌｌ　ｒ　３　」端子にエンベロープ
ＥＳ２〜５のオアゲート６０５を介した出力が入力され
、Ａ（■１「３」端子とＢ（￥ｊｊｌ　ｒ　Ｑ　。

端子には［０，データが入力される。これにより、第２
２図の伸長エンベロープスピードデータの中のＥＳ○、
１とその上位１ビット分が作成されることになる。

このセレクタ６０１からの４とットデータは、セレクタ
６０２．６０３．６０４を介して上位又は下位に２ビツ
トの’００１．４ピントの１００００」、８ビツトの「
０００・・・０」が付加される。

このとき、データが各セレクタ６０１〜６０４のＡ側に
入力されれば一上位へデータシフトされす、そのまま出
力されていくが、Ｂ（ＩＩ！１に入力されれば、各７１
ビツト、２ビツト、４ピント、８ビｌトシフトされてい
くことになる。従って、各セレクタ６０１〜６０４のセ
レクト状態を適当に選ぶことにより、エンベロープスピ
ードデータＥＳを第２３図に示すようにシフトしていく
ことかでき、このセレクト状態の選択はシフト係数デー
タＥＰＯ〜３に基づいて行われる。

こうして、圧縮エンベロープスピードデータＥＳがエン
ベロープ加減信号ＥＤＵを含めて７ビｙトであるにらか
かわらず、その伸長直は１６ビ／トまで拡大され、メモ
リ使用量を少なくすることができる。

このようにして伸長じたエンベローゲスピードデータＥ
ＳＥを累算したエンベロープ累算値ＥＡは、（Ａ）（Ｂ
）２つの楽音成分につきそれぞれ１６チヤンネル分−上
記う・ｌチｕ６５０にラッチされる。エンベロープ累算
値ＥＡＯ〜１５は１６ビントで、そのうち−Ｆ位４ビヅ
トＥＡ１２〜１５かパワーデータ、下位１２ビ／トＥＡ
Ｏ〜１１かマンティンサデータとなる。

（シフト１系数制御回路６１０） 第１９図はシフト係数制御回路６１０を示すもので、圧
縮エンベロープスピードデータＥＳの上Ｌ７−４ピント
は、そのままアダー６１１のＡ側に入力され、アンドゲ
ート群６１２を介してシフト係数データＥＰＯ〜３とし
て出力され、第２２図に示すようなデータシフトすなわ
ち圧縮エンベローゲスピードデータＥＳの伸長が行われ
る。第２２図は、アダー６１１のＢ　ｆ％の人力かなん
ら影響を与えないときのものであり、影響を与えるとき
は上記データシフトが修正されることになる。なお、ノ
アゲート６１３とオアゲート６１４により、エンベロー
プスピードデータＥＳ２〜５が「００００」のとき、シ
フト係数データＥＰはｒｏｏｏ　１　。

とされ、第２２図最上段に示すように、エンベロープス
ピードデータが’００００４のときでも、データシフト
位置はエンベロープスピードデータが’０００１」のと
きと同じ状態とされる。

上記エンベロープ累算＠ＥＡの累算方向を示すエンベロ
ープ加減信号ＢＤＵは、インバータ６１７で反転され、
アンドゲート６１６を介してナントゲート群６１５に与
えられており、エンベロープ加減信号ＥＣＵが「１」の
デイケイ、リリース時等の減衰時には、アダー６１１の
Ｂ入力には「１１１１」が入力されることになる。そし
て、アダー６１１のＣｉｎ端子には「１．が入力されて
いるので、結局アダー６１１のＡ側の入力データは何の
影響もうけず、そのまま出力される。また、エンベロー
プ加減信号ＥＤＵが［０ユのアタック時においては、エ
ンベロープ累算値の最上位ビットＥＡ１５が「０」のと
き、やはりＢ側にはｒｌ　１１１Ｊが入力され、Ａ入力
がそのまま出力されるが、最上位ピッ１−ＥＡ１５か「
１」のとき、エンベロープパワーデータＥＡ１２〜１５
か反転されてＢ側に減算値として与えられる。

このため−エンベロープパワーデータＥＡ１２〜１５か
’１０００」を越え、’１００１　（９Ｈ（Ｈは１６進
値であることを示す記号）ｊ　　ｒｌ。

１０　（ＡＨ）Ｊ　　’１０１１　（ＢＨ）Ｊ・・・ど
なるに従って、シフト係数データＥＰＯ〜３は本来の値
から−１、−２、−３・・・と減っていくことになり、
第２３図に示すように、エンベロープスピードデータ伸
長回路６００におけるデータシフトアンプがそれだけ押
さえられて、スピードデータが１／２．１／４．１／８
・・・の陳となり、第２５図に示すように、エンベロー
プ波形のアタック部分をイクスポーネンシャルな形状に
することができる。

これにより、エンベロープ波形のアタック部分を自然界
に存在する音に、さらに近付けることがてきる。この場
合、エンベロープパワーデータＥＡ１２〜１５が’１０
００　（８）Ｊ以下の時は、イクスポーネンシャルにせ
ずリニアな波形とじているが、この段１ｉｊ、ｋまでは
イクスポーネンシャルであれリニアであれ、波形的には
大差かなく、聴感上区別がつかないのであり、これによ
り回路構成をより簡易にできる。

なお、上記アントゲ−１−群６１２には、アダー６１１
のＣｏ　ｕ　ｔ　ｉｊ子からの信号か開成信号として与
えられており、エンベロープスピードデータＥＳ２〜５
の値に対し、Ｂ入力の減算値か大きくなって、シフト（
糸数データＥＰＯ〜３かマイナスになるときには、Ｃｏ
　ｕ　ｔ　端子出力が「０」となって、アンＩくゲート
群６１２か閉じられる。

くフェース制御回路６３　［）　） 第２０図はフェース制御回路６３０を示すらので、第２
８図はこのフェース制御回路６３０のデータ変換内容を
示すものである。フェース１直Ｐ　ＨＯｌｌは、フェー
ス１ＰＢｏ、１か上記ランチ群６５２を経たもので、こ
のフェーズ値は、第２６図に示ずようにｒｏｏ　（０）
４でアタックを表し。

’０１（１）Ｊで第２アタンク又はデイケイ、’１０　
（２）ｒでサスティン又は第２デイケイ、’１１（３）
」がリリース又は無音状態を表している。

第２０図において、フェース！ＰＨ０１１がどり）よう
な値であれ−キーオン信号が１０」になれば、ナンドゲ
−１−Ｎ　Ａ　３．５の出力が「１１」となり、ラッチ
を介して、フェース値ＰＡＯ１１は、第２８図（１）上
段に示すように、’１１（３）、＋ヒされる。これは、
放音中にキーオフとなれば、とのフェーズであれ強制的
にリリース状態とするためである。

また、キーオン信号か「１」で、ナントゲートＮＡＩの
出力が「１」のとき、フェース値Ｐ　ＨＯｌｌは、ナン
トゲートＮＡ２．４で反転後、ナントゲートＮＡ３．５
で再反転され、第２８図（１）下段に示すように、その
ままの値か維持される。

これは、キーオン中であれば、その時のフェースをその
まま維持すればよいからである。

さらに、フェーズ値ＰＨ０１１かｒｌｌ（３）」のリリ
ース状態でキーオン信号が「１」になると、ナントゲー
トＮＡ１の出力が「Ｏｊとなるから、ナントゲートＮＡ
２．４の出力は１１１」で、ナントゲートＮＡ３．５の
出力は［００４となり、フェース値ＰＡＯ１１は、第２
８図（１）最下段に示すようにｒｏｏ　（０）Ｊとなる
。これは、リリース中又は無音中にキーオン状態となれ
ば、次の新たな楽音の生成放音状態にはいるため、フェ
ーズを’００（０）Ｊとするためである。このとき、イ
ンバータＩＶ２の出力が「１」となって、オンイベント
信号か出力される。なお、ラッチ６３１は、システムク
ロック発生器１０からのクロンク信号により、ラッチ動
作か行われる。

また、フェース歩進信号ＥＣＳが１０．の時は、イクス
クルシブオアゲートＥＯＩのノアゲートＮＲ１からのデ
ータは７０ｊとなって、フェーズ（直ＰＡＯがそのまま
ＰＢＯとして出力され、アンドゲートＡＮＩか閉成され
るので、フェーズｆ＋ｉ’Ｌ　Ｐ　Ａ１がそのままオア
ゲートＯＲＩを介してＰＢＩとして出力され、第２８図
（２）上段に示すように、そのままの値が維持される。

これは、フェーズ歩進の指示がなければ、そのときのフ
ェーズをそのまま維持すればよいからである。

フェース歩進信号ＥＣ３が「１」のときは、フェース値
ＰＡＯ５１が「００」の場合、ＰＢＯｌｌは「０１」と
なって１つ先のフェーズに歩進され、フェーズ値ＰＡＯ
１１か［０１］の場合、ＰＢＯｌｌは「１０」となって
やはり１つ先のフェーズに歩進され、第２８図（２）中
段に示すようになる。これは、フェーズ歩進の指示かあ
れば、そのときのフェーズを１つ進めればよいからであ
る。

しかし、フェーズ歩進信号ＥＣ３が「１」で、フェーズ
値ＰＡＯ１１がｒｌｏ、ｒｌｌ、、のときは、フェーズ
は歩進されず、第２８図（２）下段に示すように、その
ままの値が維持される。これは、フェーズｒｌｏ（２ｍ
」から次のリリースのフェース’１１（３）」に移るの
は、キーオン状態からキーオフ状態になったときのみで
あり、またリリース又は無音のフェーズｆｉｌ（３）」
から新たなアタックのフェーズ［００（０）　ｊに移る
のは、キーオフ状態からキーオン状態になったときのみ
であって、キーオン信号の変化のみでフェーズを歩進す
ればよいからである。

第２７図は、このようなフェーズ値ＰＨ０１１（ＰＢＯ
−１１のラッチ群６５２への記憶状態を示すもので、（
Ａ）ＣＢ）２つの楽音成分につき１６チヤンネル分のフ
ェーズ値がラッチされている。

（シンアウト回路６２０） 第２１図はシンアウト回路６２０を示すしので、カウン
タ６２１は、クロック信号ＣＫ７をベースとして、第２
９図に示すような、周期が２倍、４倍、８倍・・・のク
ロック信号Ｑ　Ｏｌｌ・・・５を出力するもので、この
クロック信号ＱＯ５１・・・５は、オアゲート群６２２
を介しナントゲート６２３を介して、ラッチ信号ＴＯと
して出力される。アサイメントメモリ回路３２からの周
波数ナンバ累算値ＦＡのラッチ間引き率を示すシンアウ
トデータＴＨＯ５１は、アンドゲート６２５、オアゲー
ト６２６を介し、オアゲート群６２２に与えられ、また
シンアウトデータＴＨＩはそのまま上記オアゲート群６
２２の一部に与えられ、これらにより、’　Ｉ　Ｊ　ｌ
ｉ号の与えられるオアゲートの出力を常時ｒ１．として
、各クロック信号ＱＯ〜５を無効とする。

シンアウトデータ′Ｉ″ＨＯ２１か「００」のとき、す
べてのクロック信号ＱＯ〜５か有効となるので、ランチ
信号Ｔｏは、すべてのクロック信号ＱＯλ５が［１４の
時のみ、ｒ□、となる、これは、第２９図’ＦＦｌに示
すように、本来のチャンネルタイミングすなわち本来の
ランチタイミングと同じクロック信号（コ１（７からみ
て６４発に１回のタイミングである。

また、シンアウトデータＴＨＯ１１が「０１」のとき、
クロック信号ＱＯ〜３だけが有効となるので、ランチ信
号Ｔｏは、クロック信号ＱＯ〜３か［１」の時のみ、′
Ｏ」となる、これは、第２９図下段に示すように、本来
のチャンネルタイミングすなわち本来のラッチタイミン
グと同じクロック信号ＣＫ７からみて１６発に１回のタ
イミングである。

さらに、シンアウトデータ’Ｉ’　ＨＯｌｌが「１０；
のどき、２０ツク信号Ｑ　Ｏｌｌだけか有効となるので
、ラッチ信号１゛０は、クロック信号ＱＯ１１が「１１
の時のみ−ｒｏｔとなる。これは、第２９図下段に示す
ように、本来のチャンネルタイミングすなわち本来のラ
ッチタイミングと同じクロ、ツク信号ＣＫ７からみて４
発に１回のタイミングである。

またさらに、シンアウトデータＴＨＯ１１が「１１ｊの
とき、すべてのクロック信号Ｑ　Ｏ〜５が無効となるの
で、ラッチ信号ＴＯは、クロック信号ＱＯ〜５に関係な
く、常時［０」となる。これは、第２９図下段に示すよ
うに、本来のチャンネルタイミングすなわち本来のラッ
チタイミングと同じクロック信号ＣＫ　７とまったく同
じタイミングである。

このようにして生成されたラッチ信号Ｔｏは、デコーダ
６２４の０〜３１の３２個のいずれかの出力ラインより
出力され、３２ｍのラッチ群６５０のいずれかにおいて
、エンベロープ累Ｘ値ＥＡのシンアウト（間引き）ラッ
チか実行され、このシンアウトは各ラッチについて順番
に行われる。

上記デコーダ６２４の０〜３１の３２個の出力ラインの
選択は一ラッチ６２７を介して与えられる２０／り信号
ＣＫ３〜７によって行われる。

こうして、第３０図に示すように、エンベロープ累算値
ＥＡのラッチのシンアウト（間引き）により、エンベロ
ープ累算値ＥＡのビット数を従来必要とされた２０ピン
トから１６ビノトと少なく−てら、動作性の良い楽音を
放音できる、なお、うｌチロ２７は、システムクロック
発生）Ｓ１０からのクロンク信号によってラッチされタ
イミング同期かとられる。

く乗算回路７０〉 第３１図は乗算回路７０を示すもので、波形データ伸長
補間回路５０からの波形データのサンプル値や補間値よ
りなる補間波形データＩＰＯ〜９が、乗算回路７０に与
えられるとともに、エンベローブ発生器６０からのエン
ベロープ累算値ＥＡＯ〜１５のうち、下位３ビツトと上
位４ピントを除いたマンティッサデータＥＡ３〜１１＃
Ｊ乗ユ回路７０に与えられて、波形データとエンベロー
プとの乗算が行われる。

このとき、上記乗算されるエンベロープマンティッサデ
ータＥＡ３〜１１の上位に１１」データが付加される。

これは、エンベローブマンティッサデータＥＡ３〜Ｌ１
の９ビツトをＭとすると、１モＭ／２９の演算を行うこ
とを示し、この値に補間波形データＩＰか乗算されるこ
とになる。このようにして乗算された乗算データＭＴは
２０とットデータとして出力されるが、下位４ビツトを
切り捨てて、１６ビツトデータＭ　Ｔ　Ｏ〜１５として
シフト回路８０へ出力される。

くシフト回路８０〉 第３２図はシフト回路８０を示すもので、乗算データＭ
　Ｔ　Ｏ〜１５は、４段のセレクタ８００．８０１．８
０２．８０３を介して、エンベロープパワーデータＥＡ
１２〜１５の値に応じたシフ１へダウンが行われて、楽
音データＳＴＯ〜１５として、系列累算回路９０へ出力
される。

セレクタ８００は、セレクト信号ＥＡ１２が１０」のと
き１ビツトシフトダウンし、［１」のときそのままシフ
トしないでデータを出力する。

セレクタ８０１は一セレクト信号ＥＡ１２が「Ｏ」のと
き２ビツトシフトダウンし、「１」のときそのママシフ
トしないでデータを出力する。セレクタ８０２は、セレ
クト信号ＥＡ１２が「０」のとき４ビツトシフトダウン
し、「１」のときそのままジフトしないでデータを出力
する。セレクタ８０３は、セレクト信号ＥＡ１２が１０
」のとき８ピツトシフトダウンし、′１」のときそのマ
マシフトシないでデータを出力する。

従って、エンベロープパワーデータＥＡ１２〜１５の値
か小さいほどシフトダウン量が大きくなる。エンベロー
プパワーデータＢＡ１２〜１５をＰとすると、このシフ
ト回路８０では２Ｐ−１６の演算を行っていることにな
り、上記補間波形データをＲとすると、このシフト回路
８０の出力は２Ｐ−１６：く（１＋Ｍ／２９）：＜Ｒと
なる。この場合がっこ内の１は省略してもよく、そうす
ると乗算回路７０のＢ側の「９」端子入力は「ＯＪとな
る。

このデータシフトダウンにより、エンベローブレベルが
低いほどシフトダウンの割合が大きいので、エンベロー
プ波形は一第３３図に示すように、デイケイ、リリース
等の減衰部分がイクスポーネンシャルな特性となり、自
然界に存在する音にさらに近付けることができる。

く系列累算回路９０〉 第３４図は系列累算回路９０を示すらので、１記シフト
回Ｆ！＆８０からの楽音データＳＴＯ〜１５は、イクス
クルシブオアゲート群９００を介して、波形データがマ
イナス値であることを示す波形折返し信号ＦＤｔＪか「
１」のときに、プラスマイナス反転される。この反転後
の楽音データＧＡＯ〜１５は、アダー９０１で、それま
での各系列ごとの累算楽音データＧＣＯ〜１５に累算さ
れ、セレクタ９０６のＡ１１ｌｌ！Ｉに与えられる。上
記アダー９０１のＣ１ｎ１子には、上記波形折返し信号
ＦＤＵが与えられ、波形データがマイナス幀のとき＋１
の補正がなされる。

セレクタ９０６のＢ側には、Ａ側の累算楽音データＧＣ
の最上位ビットＧＣ１５と各ビットか同じ値となる１５
ピントのデータと、アダー９０１での累算前の楽音デー
タＯＡの最上位ビットＧＡ１５がＦｉ、Ｊ＝位ビットと
して与えられ、オーバーフローしたときにはプラスの最
大値「０１１・・・１」、アンダーフローしたときには
マイナスの最大値１１００・・・Ｏ」か、このセレクタ
９０６のＢ側より入力され、新たな累算楽音データＧＣ
として出力される。この場合の最上位ビットのｒｏｊ　
　ｒｌｌは符号ビットである。

このオーバーフロー、アンダーフローの検出は以下のよ
うにして行われる。すなわち、ます楽音データＧＡのＭ
　、ｈ位ビットＧＡ１５と、それ土での累算楽音データ
ＧＣの最上位ピッｈＧｃ１５とは、イクスクルシブオア
ゲート９０２を介しインバータ９０３１つ出力され、両
データの一致、すなわちｒｏｏ」で一致するときは加算
中、「１１」で一致するときは＄、Ｘ中であることが検
出され、この結果、アンドゲート９０５は開成される。

次いで、アダー９０１での２１算値の累算楽音データＧ
Ｂの最上位ビットＧＢ１５とＥ記楽音データＧＡの最上
位ピントＧＡ１５とは、イクスクルシブオアゲート９０
４に入力され、両データの不一致、すなわち加算中に累
算後の楽音データＱＢのれ上位ヒツトＧＢ１５が「１」
となってオーバーフローとなったこと、又は減算中に累
算後の楽音データＱＢの最上位ピントＧＢ１５か「０」
となってアンダーフローとなったことが検出され、この
検出信号は上記アンドゲート９０５を介して。

セレクタ９０６にセレクト信号として与えられ、上述し
たようにオーバーフロー時にプラスの最大（Ｉｉ　’　
０１１・・・１」、アンダーフロー時にマイナスの最大
値「１００・・・Ｏ」が出力される。

こうして、楽音データの累算値ＱＢかオーバーフロー又
はアンダーフローしても楽音信号の振幅レベルを最大振
幅のまま維持でき、１々別の判定ピントを設けなくてら
済み、データ処理量を少なくすることかできる。

セレクタ９０６からの累算楽音データＧ　ＣＯ〜１５は
、ランチバッファ９１０に入力される。このラッチバッ
ファ９１０は、８個のランチとセレクタとほぼ同じ機能
を持つ８個の３ステートバンフアとよりなり−この８個
のラッチのうち各々１ａ８￥、ｒｂ群」と名付けられる
４個ずつのう／チで、楽音データの累算を行うものと、
この累算値を出力するものとが交互に切り換えられる。

ランチバッファ９１０かｊｌ　ｉｌｌずつあるのは、Ｄ
−Ａ’Ｌ　ＩＱ器１００、サウンドシステム１１０に形
成される楽音生成系が４系統あるためであり、この系統
ごとに楽音データか累算出力されていく。

この系統は、例えば第１系統はチャンネルＯＨＯ〜３の
（Ａ）（Ｂ）の楽音、第２系統はチャンネルＣ）（４〜
７の（Ａ）（Ｂ）の楽音、第３系統はチャンネルＣＨ８
〜１１の（Ａ）（Ｂ）の楽音、第４系統はチャンネルＣ
Ｈ１２〜１５の（Ａ）（Ｂ）の楽音か割り当てられ、各
チャンネルの楽音データか各系列ごとに累算される。

この系列を決めるのが、上述したアサイメントメモリ回
路３２からの系列データＧＲＯ１１であり、デコーダ９
０７は、この系列データＧ　Ｒ０。

１とクロンク信号ＣＫ　８とをクロンク信号ＣＫ　３及
びクロンク信号ＣＫ２の反転信号（第３５図（３））の
タイミングで取り込んでデコードし、ラッチバッファ９
１０の中の累算値を書き込むラッチを順次選択する。こ
れは、第３５図の例であれば、（４）に示すように、各
チャンネルＣＨＯ５１・・・１５についての（Ａ）（Ｂ
）の各タイミングで行われ、シフト回路８０からの（Ａ
）（Ｂ）２つの楽音につき、４チャンネル分ずつ、各系
列ごとに累Ｘ合成されて出力されていくことになる。

またこの系列データＧＲＯ１１は、セレクタ９０８を介
して、デコーダ９０９に与えられ、デコーダ９０９は、
この系列データＧＲＯ−１とクロ／り信号ＣＫ　８とを
クロック信号ＣＫ　３及びクロｙ　７　（Ｓ号ＣＫ２又
はクロック信号ＣＫ　２の反転信号のタイミングで収り
込んでデコードし、３ステートバッファをコントロール
して、ラッチバッファ９１０の中の累算途中のデータを
読み出すランチを順次選択する。これは、第３５図の例
であれば、（５）に示すように、系列ＧＲＯｂ、ＧＲ１
ｂ、（４２ｂ・・・で示すタイミングである。これに対
し、クロック信号群もセレクタ９０８を介して、デコー
ダ９０９に与えられ−デコーダ９０９は、このクロック
信号群とクロック信号ＣＫ８とをクロック信号ＣＫ　２
のタイミングて取り込んでデコードし、３ステートバン
フアをコントロールして、う／チバンファ９１０の中の
累算値を読み出すランチを１１１次選択する。これは、
第３５図の例であれば、（５）に示すように、各チャン
ネルＣＨＯ１１＝・１５についての系列ＧＲＯａ、ＧＲ
１ａ−０Ｒ２ａ・・・で示すタイミングである。これに
より、第３５図（４）（５）に示す、ランチへの書き込
みタイミングと、ラッチからの読み出しタイミンクとか
一致するう・ソチで累算か行われ、これ以外のランチで
累算楽音データの読み出しが行われる。

ラッチバッファ９１０からの楽音データＧＣは、ランチ
９１１を介してＤ−Ａ変換器１００に出力される。この
うｌチリ１１へのラッチは、上記第３５図（５）の系列
ＧＲＯａ、ＧＲ１ａ、ＧＲ２ａ・・・で示すタイミング
と同じタイミングで行われ、第３５図（７）に示すよう
に、各系列ごとの楽音データかａ群のランチ、ｂ群のラ
ッチで交互に出力されていく、なお、第３５図（６）に
示すようなワンショットが、システムクロック発生器１
０よりラッチバッファ９１０に与えられ、ａ群のう／す
とｂ群のラッチとが交互にリセットされる。

また、ラッチ９１１はキーアサイナ回路３０からのＤ−
Ａゲート信号によってリセットされる。

本発明は上記実施例に限定されず、本発明の趣旨を逸脱
しない範囲で種々変更可能である０例えば、選択される
（Ａ）（Ｂ）２つの楽音の組み合わせは音色スイッチ２
によらず、テンキーにより１２８音色のうち任意のもの
を選択してもよい。

またタッチデータＴｏは、押鍵の遅速を示す押鍵速度に
応じたデータとしてもよい、この場合、各キーのブレー
ク接点のオンからメーク接点のオンまでの時間をタッチ
データ′「Ｏとすればよい、さらに、波形データ伸長補
間回ＦｉＰｔ５０の出力端に乗算器を設け、これに時間
変化するパラメータ信号を乗算データとして与え、（Ａ
）（Ｂ）２つの楽］の肛み付けを楽音の放音経過に従っ
て変化させ、身長に応じて（Ａ）（Ｂ）両楽音の組み合
わせ状態を変えてもよい、この場合、クロック信号ＣＫ
３の前半と後半とで異なるパラメータ信号を与え、さら
にこれを１６チヤンネル分与えることになる。

５光明の効果１ 以−Ｆ詳述したように本発明によれば、１の発音指示に
応じて、任意の組み合わせで選択した各波形を、共通の
読み出しステップで時分割処理により読み出して累算合
成したり、上記選択した各波形を、共通の読み出しステ
ップで時分割処理により読み出し、別々にエンベロープ
制御して累算合成するようにしたから、１の発音指示に
応じて読み出される２以上の波形を任意の組みきわせに
することかでき、またこの組み合わされる各波形を別マ
にエンベロープ制御して、生成される楽音の放音開始か
ら放音終了までの楽音内容を変化させることができ、生
成される楽音を多種多様に変化させることができる等の
効果を奏する。

【図面の簡単な説明】

第１図は本発明の全体回路図であり、第２図は第１図及
び第４図の各部におけるタイムチャート。 図であり一第３図はＲＯＭ２０の記憶内容を示す図であ
り、第４図はキーアサイナ回路３０の回路図であり、第
５（２１はＣＰ’Ｕ３００のアドレスデータとＲＯＭ２
０のアドレスデータの対応関係を示す図であり、第６図
はアサイメントメモリ３２０の記憶内容を示す図であり
、第７図は周波数ナンバ累算器４０の回路図であり、第
８図は波形データの読み出し状態を示す図であり、第９
図は周波数ナンバ累！＠ＦＡ内容を示す図であり、第１
０図は波形データ伸長補間回路５０の回路図であり、第
１１図は波形データの半波差分のサンプル値と読み出し
タイミングとの対応関係を示す図であり、第１２図は波
形データのサンプル値と補間値を示す図であり、第１３
図は波形データＲＤの内容を示す図であり、第１４図は
波形データの差分データＲＤＯ〜５を伸長した内容を示
す図であり、第１５図は差分マンティッサデータＲＤか
ら変換差分マンティッサデータＲＧへの変換内容を示す
図であり、第１６図は周波数ナンバ累３Ｅ　値の小数部
分の上位ビットＦＡ９〜１１と差分データの層重データ
ＩＭＯ〜２と波形データのサンプル値の補間内容との関
係を示す図であり、第１７図はエンベロープ発生器６０
の回路図であり、第１８図はエンベロープスピードデー
タ伸長回路６００の回路図であり、第１９図はシフト係
数制御回路６１０の回路図であり、第２０図はフェース
制御回路６３０の回路図であり、第２１図はシンアウト
回′路６２０の回路図であり、第２２図は伸長したエン
ベロープスピードデータＥＳＥの内容を示す図であり、
第２３図はアタック時におけるエンベローズ累算（ｉＭ
ＥＡのエンベロープパワーデータＥＡ１２〜１５と伸長
エンベロープスピードデータＥＳＥ　（ＳＳ）との関係
を示す図であり、第２４図はエンベロープ累算値ＥＡの
内容を示す図であり、第２５図はエンベローズ累算（ａ
ＥＡに応じたエンベロープ波形を示す図であり、第２６
図はエンベロープフエースを示す図であり、第２７図は
ラッチ群６５２に記憶されるフェーズ値ＰＨを示す図で
あり、第２８図はフェース制御回路６３０におけるフェ
ーズ値の変換内容を示す図であり、第２９図はシンアウ
ト回路６２０の各部のタイムチャート図であり、第３０
図はシンアウト（ラッチ群６５０へのラッチの間引き）
によるエンベロープ累３Ｌ値ＥＡの累算タイミングを示
す図であり、第３１図は乗算回路７０の回路図であり、
第３２図はシフト回路８０の回路図であり、第３３図は
シフト回路８０によるエンベロープ波形の修正内容を示
す図であり、第３４図は系列累算回路９ｏの回路図であ
り、第３５図は系列累算回路９ｏの各部のタイムチャー
ト図である。 ２０・・・ＲＯＭ、３０・・・キーアサイナ回路、３１
・・ＲＯＭアドレス制御回路、３２・・・アサイメント
メモリ回路、４０・・・周波数ナンバ累算器、５ｏ・・
・波形データ伸長補間回路、６０・・・エンベロープ発
生器、７０・・・乗算回路、８０・・・シフト回路、９
゜・・系列累算回路、３００・・・ＣＰ　ｔＪ、３２０
・・・アサイメントメモリ、６００・・・エンベロープ
スピードデータ伸長回路、６１０・・・シフ１ル係数制
御回路、６２０・・・シンアウト回路、６３０・・・フ
ェース制御回路。

Claims (1)

1. 【特許請求の範囲】 １、複数種類の楽音波形を記憶する波形記憶手段と、 この波形記憶手段より２以上の波形を任意の組合せで選
   択する波形選択手段と、 楽音の発音の指示を行う発音指示手段と、 この発音指示手段の１つの指示に応じて、上記波形選択
   手段で選択された各波形を、共通の読み出しステップで
   時分割処理により読み出す波形読出手段と、 この波形読出手段により読み出された各波形を累算合成
   する合成手段とを備えたことを特徴とする楽音波形生成
   装置。 ２、複数種類の楽音波形を記憶する波形記憶手段と、 この波形記憶手段より２以上の波形を任意の組合せで選
   択する波形選択手段と、 楽音の発音の指示を行う発音指示手段と、 この発音指示手段の１つの指示に応じて、上記波形選択
   手段で選択された各波形を、共通の読み出しステップで
   時分割処理により読み出す波形読出手段と、 この波形読出手段により読み出された各波形を別々にエ
   ンベロープ制御するエンベロープ制御手段と、 このエンベロープ制御手段によりエンベロープ制御され
   た各波形を累算合成する合成手段とを備えたことを特徴
   とする楽音波形生成装置。 ３、上記波形選択手段は、音色、音高、発音操作の強弱
   又は遅速、音量、テンポ、リズム、エフェクト、の内容
   に応じて、上記２以上の波形の組み合わせを変えるもの
   であることを特徴とする請求項１又は２記載の楽音波形
   生成装置。 ４、上記波形選択手段は、上記波形記憶手段に上位アド
   レスデータを与え、上記波形読出手段は、上記波形記憶
   手段に下位アドレスデータを与えるものであることを特
   徴とする請求項１又は２記載の楽音波形生成装置。