JPH02124621A - ディジタルトランスバーサルフィルタ - Google Patents
ディジタルトランスバーサルフィルタInfo
- Publication number
- JPH02124621A JPH02124621A JP27883188A JP27883188A JPH02124621A JP H02124621 A JPH02124621 A JP H02124621A JP 27883188 A JP27883188 A JP 27883188A JP 27883188 A JP27883188 A JP 27883188A JP H02124621 A JPH02124621 A JP H02124621A
- Authority
- JP
- Japan
- Prior art keywords
- taps
- input
- filter
- output
- sets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims abstract description 11
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル演算回路によってたたみ込み積分
を行ないフィルタ特性を得るディジタルトランスバーサ
ルフィルタに関する。
を行ないフィルタ特性を得るディジタルトランスバーサ
ルフィルタに関する。
従来、たたみ込み積分を行なうディジタルトランスバー
サルフィルタは第3図に示すような構成が用いられる。
サルフィルタは第3図に示すような構成が用いられる。
第3図においては、標本化周波数fs=1/Tでnビッ
トに量子化されたサンプル値はシフトレジスタ1に入力
される。シフトレジスタ1の出力であ4各タツプには係
数ROM30〜37を用いて乗算を行なう乗算器20〜
27が接続され、乗算器20〜27の出力を加算器40
にて加算してフィルタ出力を得る。
トに量子化されたサンプル値はシフトレジスタ1に入力
される。シフトレジスタ1の出力であ4各タツプには係
数ROM30〜37を用いて乗算を行なう乗算器20〜
27が接続され、乗算器20〜27の出力を加算器40
にて加算してフィルタ出力を得る。
上述した第3図の構成では、各タップごとに乗算器を必
要とするため、特に演算する入力データのビット数によ
ってはハードウェアの規模が大きくなるという欠点があ
る。
要とするため、特に演算する入力データのビット数によ
ってはハードウェアの規模が大きくなるという欠点があ
る。
そこで第4図に示すように1つの乗算器2を共有し、シ
フトレジスタ1のデータを順次シフトさせながら各タッ
プごとの乗算を行ない、加算器4およびデータ保持回路
6によりたたみ込み積分を行なう構成が実際的によく用
いられる。しかし、この場合は各回路の動作速度は標本
化周波数fsのタップ数倍、第4図の例では8倍以上の
速度が必要であるとの欠点がある。したがって、高速広
帯域な信号処理分野でのディジタルフィルタの応用に支
障を来たしている。
フトレジスタ1のデータを順次シフトさせながら各タッ
プごとの乗算を行ない、加算器4およびデータ保持回路
6によりたたみ込み積分を行なう構成が実際的によく用
いられる。しかし、この場合は各回路の動作速度は標本
化周波数fsのタップ数倍、第4図の例では8倍以上の
速度が必要であるとの欠点がある。したがって、高速広
帯域な信号処理分野でのディジタルフィルタの応用に支
障を来たしている。
本発明のディジタルトランスバーサルフィルタは、nビ
ットの量子化されたサンプル値を入力信号とし、M個の
タップを有するM−1次のディジタルトランスバーサル
フィルタにおいて、前記入力信号のうち連続して入力さ
れるM−1個の入力信号のうちM−2個を保存するレジ
スタと、このM−2個のレジスタの入力信号と出力信号
とで入力側から数えて時間的に連続する1番目からM/
2番目の組とM/2番目からM−1番目の組とに分け選
択出力する選択回路と、この選択回路の出力を入力とし
係数ROMを用いてたたみ込み積分を行なう演算手段と
を備え、この演算手段はM/2番目からM−1番目の入
力信号組に対する演算を先に行い、1サンプル周期遅れ
たタイミングにおいて1番目からM/2番目の入力信号
組に対する演算を行い前の演算結果に加算することによ
り構成される。
ットの量子化されたサンプル値を入力信号とし、M個の
タップを有するM−1次のディジタルトランスバーサル
フィルタにおいて、前記入力信号のうち連続して入力さ
れるM−1個の入力信号のうちM−2個を保存するレジ
スタと、このM−2個のレジスタの入力信号と出力信号
とで入力側から数えて時間的に連続する1番目からM/
2番目の組とM/2番目からM−1番目の組とに分け選
択出力する選択回路と、この選択回路の出力を入力とし
係数ROMを用いてたたみ込み積分を行なう演算手段と
を備え、この演算手段はM/2番目からM−1番目の入
力信号組に対する演算を先に行い、1サンプル周期遅れ
たタイミングにおいて1番目からM/2番目の入力信号
組に対する演算を行い前の演算結果に加算することによ
り構成される。
以上の構成により、本発明では入力信号を時間的に連続
する2つの組に分け、一方の組に対する演算を1サンプ
ル周期早く行なうことにより、動作速度に対して余裕を
もたせ、さらに一部の回路を時分割使用することにより
ハードウェア規模の縮小を図っている。
する2つの組に分け、一方の組に対する演算を1サンプ
ル周期早く行なうことにより、動作速度に対して余裕を
もたせ、さらに一部の回路を時分割使用することにより
ハードウェア規模の縮小を図っている。
以下、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例を示すブロック図である。第
1図において、入力信号は6個のラッチ回路からなるシ
フトレジスタ1に入力される。選択回路701は入力側
から数えて4番目から7番目のタップの組と1番目から
4番目のタップの組とを選択して、係数ROMを用いて
たたみ込み積分を行なう演算部501に出力する。演算
部501は係数ROM300,301,302,303
およびこれらに対応する乗算器200,201゜202
.203、さらに乗算器の出力を加算する加算器400
を有し、加算器400の出力がフィルタ出力となる。
1図において、入力信号は6個のラッチ回路からなるシ
フトレジスタ1に入力される。選択回路701は入力側
から数えて4番目から7番目のタップの組と1番目から
4番目のタップの組とを選択して、係数ROMを用いて
たたみ込み積分を行なう演算部501に出力する。演算
部501は係数ROM300,301,302,303
およびこれらに対応する乗算器200,201゜202
.203、さらに乗算器の出力を加算する加算器400
を有し、加算器400の出力がフィルタ出力となる。
第3図に示した従来のトランスバーサルフィルタでは、
1番目から8番目のタップの出力信号を同時に乗算器に
入力し、各乗算結果を加算器40で一斉に加算してフィ
ルタ出力を得る構成となっている。これに対し本実施例
の構成は、機能上、第3図に示した7次のトランスバー
サルフィルタ(タップ数8個)と全く同等で、なおかつ
タップ数を1つ減らした構成としている。即ち4番目か
ら7番目のタップに現われる信号は、1サンプル周期遅
れたときに5番目から8番目に現われる信号と同じであ
ることに着目し、本来5番目から8番目のタップの出力
信号に対するたたみ込み積分を1サンプル周期早く行な
って、結果を次のサンプル周期まで保持しておき、1サ
ンプル周期遅れたタイミングにおいて、残った1番目か
ら4番目のタップの出力信号に対するたたみ込み積分に
、前記の先行演算分を加えてフィルタ出力を得ている。
1番目から8番目のタップの出力信号を同時に乗算器に
入力し、各乗算結果を加算器40で一斉に加算してフィ
ルタ出力を得る構成となっている。これに対し本実施例
の構成は、機能上、第3図に示した7次のトランスバー
サルフィルタ(タップ数8個)と全く同等で、なおかつ
タップ数を1つ減らした構成としている。即ち4番目か
ら7番目のタップに現われる信号は、1サンプル周期遅
れたときに5番目から8番目に現われる信号と同じであ
ることに着目し、本来5番目から8番目のタップの出力
信号に対するたたみ込み積分を1サンプル周期早く行な
って、結果を次のサンプル周期まで保持しておき、1サ
ンプル周期遅れたタイミングにおいて、残った1番目か
ら4番目のタップの出力信号に対するたたみ込み積分に
、前記の先行演算分を加えてフィルタ出力を得ている。
したがって、ディジタルフィルタ構成上、最も回路規模
が大きくなる乗算器の数を半分にしている。また1サン
プル周期内で処理するデータ量が半分になるため、回路
の動作遅延が短くなり、その分ディジタルトランスバー
サルフィルタとしての動作速度の向上が図れ、高速広帯
域分野での応用も可能となる。
が大きくなる乗算器の数を半分にしている。また1サン
プル周期内で処理するデータ量が半分になるため、回路
の動作遅延が短くなり、その分ディジタルトランスバー
サルフィルタとしての動作速度の向上が図れ、高速広帯
域分野での応用も可能となる。
第2図は本発明の第二の実施例を示すブロック図である
。本構成ではたたみ込み積分を行なう演算部として、R
OM乗算器801を用いている。
。本構成ではたたみ込み積分を行なう演算部として、R
OM乗算器801を用いている。
=6−
ROM乗算器とは、例えば米国特許3777130(D
ec4.1973)に記載されている”Digital
Filter forPCM Encoded Si
gnals ”にあるように、ROMを一種のルックア
ップテーブルとして係数を入力信号データとの部分積を
発生させる手段として用い、各部分積を累積加算するこ
とにより乗算を実現する回路である。ROM乗算器80
1の内部で用いるROMの容量は入力信号の数でそのワ
ード数が、またビット数でROMの個数が決定される。
ec4.1973)に記載されている”Digital
Filter forPCM Encoded Si
gnals ”にあるように、ROMを一種のルックア
ップテーブルとして係数を入力信号データとの部分積を
発生させる手段として用い、各部分積を累積加算するこ
とにより乗算を実現する回路である。ROM乗算器80
1の内部で用いるROMの容量は入力信号の数でそのワ
ード数が、またビット数でROMの個数が決定される。
入力信号のビット数が同じであれば、本発明を適用する
ことによりROM乗算器の入力信号数を半分に削減する
ことができ、使用するROM容量も半分にすることがで
きる。このことは例えばディジタルトランスバーサルフ
ィルタをLSI化する上で、搭載するチップサイズを小
さくすると共に、消費電力の低下、製造コストの削減を
図れる。
ことによりROM乗算器の入力信号数を半分に削減する
ことができ、使用するROM容量も半分にすることがで
きる。このことは例えばディジタルトランスバーサルフ
ィルタをLSI化する上で、搭載するチップサイズを小
さくすると共に、消費電力の低下、製造コストの削減を
図れる。
以上説明したように本発明は、ディジタルトランスバー
サルフィルタの入力信号を時間的に連続する2つの組に
分け、一方の組に対するたたみ込み積分を1サンプル周
期早く行い、もう一方の組に対するたたみ込み積分を本
来のサンプル周期で行って、先行演算骨との加算を行う
構成とすることにより、タップ数の削減9乗算器ハード
ウェアの規模縮小、ならびにディジタルトランスバーサ
ルフィルタとしての動作速度の向上を図れるという効果
があり、製造コストの低下、装置の小型化。
サルフィルタの入力信号を時間的に連続する2つの組に
分け、一方の組に対するたたみ込み積分を1サンプル周
期早く行い、もう一方の組に対するたたみ込み積分を本
来のサンプル周期で行って、先行演算骨との加算を行う
構成とすることにより、タップ数の削減9乗算器ハード
ウェアの規模縮小、ならびにディジタルトランスバーサ
ルフィルタとしての動作速度の向上を図れるという効果
があり、製造コストの低下、装置の小型化。
消費電力の縮少による信頼性の向上を図れる効果がある
。
。
第1図は本発明の一実施例のブロック図、第2図は本発
明の第二の実施例のブロック図、第3図および第4図は
従来のディジタルトランスバーサルフィルタのブロック
図である。 1・・・シフトレジスタ、2,20〜27,200〜2
03・・・乗算器、3.30〜37,300,303・
・・係数ROM、4,40,400,401・・・加算
器、5,501・・・演算部、6・・・データ保持回路
、7゜ 701・・・選択回路、801・・・ROM乗算器。
明の第二の実施例のブロック図、第3図および第4図は
従来のディジタルトランスバーサルフィルタのブロック
図である。 1・・・シフトレジスタ、2,20〜27,200〜2
03・・・乗算器、3.30〜37,300,303・
・・係数ROM、4,40,400,401・・・加算
器、5,501・・・演算部、6・・・データ保持回路
、7゜ 701・・・選択回路、801・・・ROM乗算器。
Claims (1)
- nビットの量子化されたサンプル値を入力信号とし、
M個のタップを有するM−1次のディジタルトランスバ
ーサルフィルタにおいて、前記入力信号のうち連続して
入力されるM−1個の入力信号のうちM−2個を保存す
るレジスタと、このM−2個のレジスタの入力信号と出
力信号とで入力側から数えて時間的に連続する1番目か
らM/2番目の組とM/2番目からM−1番目の組とに
分け選択出力する選択回路と、この選択回路の出力を入
力とし係数ROMを用いてたたみ込み積分を行なう演算
手段とを備え、この演算手段はM/2番目からM−1番
目の入力信号組に対する演算を先に行い、1サンプル周
期遅れたタイミングにおいて1番目からM/2番目の入
力信号組に対する演算を行い前の演算結果に加算するこ
とを特徴とするディジタルトランスバーサルフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27883188A JPH0716145B2 (ja) | 1988-11-02 | 1988-11-02 | ディジタルトランスバーサルフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27883188A JPH0716145B2 (ja) | 1988-11-02 | 1988-11-02 | ディジタルトランスバーサルフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02124621A true JPH02124621A (ja) | 1990-05-11 |
JPH0716145B2 JPH0716145B2 (ja) | 1995-02-22 |
Family
ID=17602763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27883188A Expired - Lifetime JPH0716145B2 (ja) | 1988-11-02 | 1988-11-02 | ディジタルトランスバーサルフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0716145B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5790439A (en) * | 1996-05-14 | 1998-08-04 | Mitsubishi Denki Kabushiki Kaisha | Reduced test time finite impulse response digital filter |
JP2010514066A (ja) * | 2006-12-19 | 2010-04-30 | インテル・コーポレーション | パターンマッチングによる高性能raid6システムアーキテクチャ |
-
1988
- 1988-11-02 JP JP27883188A patent/JPH0716145B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5790439A (en) * | 1996-05-14 | 1998-08-04 | Mitsubishi Denki Kabushiki Kaisha | Reduced test time finite impulse response digital filter |
JP2010514066A (ja) * | 2006-12-19 | 2010-04-30 | インテル・コーポレーション | パターンマッチングによる高性能raid6システムアーキテクチャ |
Also Published As
Publication number | Publication date |
---|---|
JPH0716145B2 (ja) | 1995-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0137464A2 (en) | A digital signal processing apparatus having a digital filter | |
US7046723B2 (en) | Digital filter and method for performing a multiplication based on a look-up table | |
GB2122055A (en) | Sampling frequency conversion circuit | |
US5805479A (en) | Apparatus and method for filtering digital signals | |
JP3320542B2 (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
JPH02124621A (ja) | ディジタルトランスバーサルフィルタ | |
EP0791242B1 (en) | Improved digital filter | |
JP2885121B2 (ja) | ディジタルフィルタ | |
EP0156648A2 (en) | Convolution arithmetic circuit for digital signal processing | |
JPH0795671B2 (ja) | デイジタルフイルタ | |
JP2880580B2 (ja) | 非巡回型デジタルフィルター回路 | |
JP3258938B2 (ja) | デシメーションフィルタ | |
SU686034A1 (ru) | Многоканальное цифровое сглаживающее устройство | |
JPH02104014A (ja) | トランスバーサルフィルタ | |
JPH06152330A (ja) | ディジタルフィルター | |
JPS633506A (ja) | デイジタルトランスバ−サルフイルタ | |
JPS63217816A (ja) | デイジタルフイルタ | |
JPH0681009B2 (ja) | デジタルフイルタ装置 | |
JPH10150344A (ja) | 再帰型デジタルフィルタ | |
JPS60173915A (ja) | デイジタルフイルタ | |
JPS63247829A (ja) | 乗算器 | |
JPH0435417A (ja) | オーバーサンプルアナログ/ディジタル変換器 | |
JP2000174590A (ja) | ディジタル信号のサンプリング周波数変換方法およびその回路 | |
JPH0449708A (ja) | Firフィルタ回路 | |
JPH05108693A (ja) | Iirデジタルフイルタ装置 |