JPH02119315A - クロック検出回路 - Google Patents
クロック検出回路Info
- Publication number
- JPH02119315A JPH02119315A JP27221188A JP27221188A JPH02119315A JP H02119315 A JPH02119315 A JP H02119315A JP 27221188 A JP27221188 A JP 27221188A JP 27221188 A JP27221188 A JP 27221188A JP H02119315 A JPH02119315 A JP H02119315A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- clock
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 101150052012 PPP1R14B gene Proteins 0.000 abstract 4
- 101100013829 Zea mays PHI1 gene Proteins 0.000 abstract 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック検出回路に関し、特にスイッチトキャ
パシタ回路における駆動クロックの有無を検出するため
のクロック検出回路に関する。
パシタ回路における駆動クロックの有無を検出するため
のクロック検出回路に関する。
一般にスイッチトキャパシタ回路は、駆動クロックが正
しく印加されて始めて正常な動作を行う回路である。こ
れらスイッチト・キャパシタ回路は、駆動クロックが停
止すると完全に動作が止まり、その間はむだに電力を浪
費する。
しく印加されて始めて正常な動作を行う回路である。こ
れらスイッチト・キャパシタ回路は、駆動クロックが停
止すると完全に動作が止まり、その間はむだに電力を浪
費する。
そこで、駆動クロックが停止している間は回路を構成す
る演算増幅器等への電源供給を停止し、消費電力を低減
したいという要求が生じてくる。
る演算増幅器等への電源供給を停止し、消費電力を低減
したいという要求が生じてくる。
この要求を実現するには駆動クロックが正しく供給され
ているかどうかを判断するためのクロック検出回路が必
要である。
ているかどうかを判断するためのクロック検出回路が必
要である。
また、演算増幅器を構成するトランジスタ１．！、長期
間使用すると種々の特性の経時変化が生じる。例えばＭ
ＯＳトランジスタで構成した場合、しきい値電圧Ｖ丁の
変動が生じる。
間使用すると種々の特性の経時変化が生じる。例えばＭ
ＯＳトランジスタで構成した場合、しきい値電圧Ｖ丁の
変動が生じる。
これら特性の変動は、トランジスタのバイアス条件によ
って変化する。スイッチトキャパシタフィルタの場合、
構成している演算増幅器は、駆動クロックが停止してい
る場合には片側の入力端子が直流的に必ず開放状態にな
っているため、入力段の差動対トランジスタにバイアス
のアンバランスが生じている。
って変化する。スイッチトキャパシタフィルタの場合、
構成している演算増幅器は、駆動クロックが停止してい
る場合には片側の入力端子が直流的に必ず開放状態にな
っているため、入力段の差動対トランジスタにバイアス
のアンバランスが生じている。
このため、長時間駆動クロック無しで電源を印・加する
と、演算増幅器の出力の直流オフセットが増大し特性の
劣化が生じる。故に、駆動クロックが無い場合には、電
源供給を停止するが、演算増幅器の差動入力を短絡して
バイアスのアンバランスな解消するなどの処置が必要で
ある。この処置を実施するためにも、駆動クロックの有
無を検出する手段が必要である。
と、演算増幅器の出力の直流オフセットが増大し特性の
劣化が生じる。故に、駆動クロックが無い場合には、電
源供給を停止するが、演算増幅器の差動入力を短絡して
バイアスのアンバランスな解消するなどの処置が必要で
ある。この処置を実施するためにも、駆動クロックの有
無を検出する手段が必要である。
この駆動クロックの有無を検出する方法として、従来は
駆動クロックを検波する方法や、モノステーブルマルチ
バイブレータを使用する方法などが採用されていた。
駆動クロックを検波する方法や、モノステーブルマルチ
バイブレータを使用する方法などが採用されていた。
上述した従来のクロック検出回路は、駆動クロックを検
波整流する方法やモノステーブルマルチバイブレータを
使用する方法などを採用した構成となっているので、こ
れらの方法による構成では回路か複雑になるという欠点
がある。
波整流する方法やモノステーブルマルチバイブレータを
使用する方法などを採用した構成となっているので、こ
れらの方法による構成では回路か複雑になるという欠点
がある。
本発明の目的は、回路構成を単純化することができるク
ロック検出回路を提供することにある。
ロック検出回路を提供することにある。
本発明のクロック検出回路は、第１端を第１の電源供給
端子と接続する抵抗素子と、この抵抗素子の第２端と第
２の電源供給端子との間に直列接続されゲートに第１及
び第２のクロック信号をそれぞれ対応して入力しオン・
オフする第１及び第２のトランジスタ、並びにこれら第
１及び第２のトランジスタの直列接続点と前記第１及び
第２の電源供給端子のうちの一方との間に接続された第
】のコンデンサを備えたスイッチトキャパシタ型の擬似
抵抗回路と、前記抵抗素子の第２端と前記第１及び第２
の電源供給端子のうちの一方との間に接続された第２の
コンデンサと、前記抵抗素子の第２端の電圧を検出する
電圧検出部とを有している。
端子と接続する抵抗素子と、この抵抗素子の第２端と第
２の電源供給端子との間に直列接続されゲートに第１及
び第２のクロック信号をそれぞれ対応して入力しオン・
オフする第１及び第２のトランジスタ、並びにこれら第
１及び第２のトランジスタの直列接続点と前記第１及び
第２の電源供給端子のうちの一方との間に接続された第
】のコンデンサを備えたスイッチトキャパシタ型の擬似
抵抗回路と、前記抵抗素子の第２端と前記第１及び第２
の電源供給端子のうちの一方との間に接続された第２の
コンデンサと、前記抵抗素子の第２端の電圧を検出する
電圧検出部とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、第１端を第１の電源供給端子である接地
端子と接続する抵抗Ｒ１と、この抵抗Ｒ１の第２端と第
２の電源供給端子（電源電圧■ＤＤ）との間に直列接続
され、ゲートにスイッチトキャパシタ回路等を駆動する
第１及び第２のクロック信号Φ１．Φ２をそれぞれ対応
して入力しオン・オフするＮチャネルＭＯ８型の第１及
び第２のトランジスタＱ１．Ｑ２ 、並びにこれらトラ
ンジスタＱ１．Ｑ２の直列接続点と接地端子との間に接
続された第１のコンデンサＣ１を備えたス・イッチトキ
ャパシタ型の擬似抵抗回路１と、抵抗Ｒ１の第２端と接
地端子との間に接続された第２のコンデンサＣ２と、コ
ンパレータ２１を備え抵抗Ｒ２の第２端の電圧を検出す
る電圧検出部２とを有する構成となっている。
端子と接続する抵抗Ｒ１と、この抵抗Ｒ１の第２端と第
２の電源供給端子（電源電圧■ＤＤ）との間に直列接続
され、ゲートにスイッチトキャパシタ回路等を駆動する
第１及び第２のクロック信号Φ１．Φ２をそれぞれ対応
して入力しオン・オフするＮチャネルＭＯ８型の第１及
び第２のトランジスタＱ１．Ｑ２ 、並びにこれらトラ
ンジスタＱ１．Ｑ２の直列接続点と接地端子との間に接
続された第１のコンデンサＣ１を備えたス・イッチトキ
ャパシタ型の擬似抵抗回路１と、抵抗Ｒ１の第２端と接
地端子との間に接続された第２のコンデンサＣ２と、コ
ンパレータ２１を備え抵抗Ｒ２の第２端の電圧を検出す
る電圧検出部２とを有する構成となっている。
次に、この実施例の動作について説明する。
第２図はこの実施例に適用されるクロック信号の波形図
である。
である。
クロック信号Φ１．Φ２が無いときには、トランジスタ
Ｑｌ、Ｑ２はオフ状態になっているので、抵抗Ｒ１の第
２端と電源供給端子（ＶＤＤ）との間は開放状態となり
、抵抗Ｒ１の第２端の電圧ｖｌは接地電位まで落ちてい
る。
Ｑｌ、Ｑ２はオフ状態になっているので、抵抗Ｒ１の第
２端と電源供給端子（ＶＤＤ）との間は開放状態となり
、抵抗Ｒ１の第２端の電圧ｖｌは接地電位まで落ちてい
る。
一方、クロック信号Φｌ、Φ２が有るときには、トラン
ジスタＱ１．Ｑ２がオン・オフし、抵抗Ｒ＋の第２端と
電源供給端子（Ｖｏｏ）との間の等価抵抗Ｒｐは、 ＲＰ＝ ｏ Ｃ１ Ｃ１：コンデンサＣ１の容量値 ｆｃ；クロック信号Φ１．Φ２の周波数となるので、電
圧Ｖｌは、 この実施例においては、クロック信号ΦｌΦ２が停止中
は、電圧■１はほぼ電源電圧Ｖ。０まで上昇するが、ク
ロック信号Φｌ、Φ２が有るときには電圧Ｖ１は、 Ｒ：抵抗Ｒ１の抵抗値 となる。
ジスタＱ１．Ｑ２がオン・オフし、抵抗Ｒ＋の第２端と
電源供給端子（Ｖｏｏ）との間の等価抵抗Ｒｐは、 ＲＰ＝ ｏ Ｃ１ Ｃ１：コンデンサＣ１の容量値 ｆｃ；クロック信号Φ１．Φ２の周波数となるので、電
圧Ｖｌは、 この実施例においては、クロック信号ΦｌΦ２が停止中
は、電圧■１はほぼ電源電圧Ｖ。０まで上昇するが、ク
ロック信号Φｌ、Φ２が有るときには電圧Ｖ１は、 Ｒ：抵抗Ｒ１の抵抗値 となる。
この電圧Ｖ１をコンパレータ２１により検出し、クロッ
ク信号Φ１．Φ２の有無を判定する。
ク信号Φ１．Φ２の有無を判定する。
第３図は本発明の第２の実施例を示す回路図である。
この実施例においては、抵抗Ｒ，の第１端が電源供給端
子（電源電圧■ＤＤ）に接続され、擬似抵抗回路ＩＡを
構成する第１及び第２のトランジスタＱ３．Ｑ４は抵抗
Ｒ１の第２端と接地端子との間に直列接続されＰチャネ
ルＭＯ３型で形成されている。
子（電源電圧■ＤＤ）に接続され、擬似抵抗回路ＩＡを
構成する第１及び第２のトランジスタＱ３．Ｑ４は抵抗
Ｒ１の第２端と接地端子との間に直列接続されＰチャネ
ルＭＯ３型で形成されている。
従って、これらトランジスタＱ３．Ｑ４のゲートにはク
ロック信号Φ１．Φ２の反転信号Φ１Φ２が入力される
。
ロック信号Φ１．Φ２の反転信号Φ１Φ２が入力される
。
となる。
この電圧■１をコンパレータ２１により検出し、クロッ
ク信号Φ１．Φ２の有無を判定する。
ク信号Φ１．Φ２の有無を判定する。
なお、これら実施例において、電圧検出部２にコンパレ
ータ２１を使用したが、より簡単なインバータなどを利
用してもよい。また、抵抗Ｒ，の代りに、ＭＯＳ）ラン
ジスタのオン抵抗やオフ抵抗、さらにＰＮ接合のジャン
クションリーク等を利用した抵抗素子を使用してもよい
。
ータ２１を使用したが、より簡単なインバータなどを利
用してもよい。また、抵抗Ｒ，の代りに、ＭＯＳ）ラン
ジスタのオン抵抗やオフ抵抗、さらにＰＮ接合のジャン
クションリーク等を利用した抵抗素子を使用してもよい
。
以上説明したように本発明は、トランジスタとコンデン
サとを備えたスイッヂトキャパシタ型の擬似抵抗回路の
抵抗値がクロック信号の有無によって大きく変化するこ
とを利用してクロック信号の有無を判定する構成とする
ことにより、回路構成を少ない回路素子で単純化するこ
とができる効果がある。
サとを備えたスイッヂトキャパシタ型の擬似抵抗回路の
抵抗値がクロック信号の有無によって大きく変化するこ
とを利用してクロック信号の有無を判定する構成とする
ことにより、回路構成を少ない回路素子で単純化するこ
とができる効果がある。
第１図及び第２図はそれぞれ本発明の第１の実施例を示
す回路図及びこの実施例に適用されるクロ・ツク信号の
波形図、第３図及び第４図はそれぞれ本発明の第２の実
施例を示す回路図及びこの実施例に適用されるクロック
信号の波形図である。 ］、ＩＡ・・・擬似抵抗回路、２・・・電圧検出部、２
１・・・コンパレータ、Ｃ，、Ｃ２・・・コンデンサ、
Ｑ１〜Ｑ４・・・トランジスタ、Ｒ１・・・抵抗。 ｙ３［因 代理人 弁理士 内 原 晋 ）ど因
す回路図及びこの実施例に適用されるクロ・ツク信号の
波形図、第３図及び第４図はそれぞれ本発明の第２の実
施例を示す回路図及びこの実施例に適用されるクロック
信号の波形図である。 ］、ＩＡ・・・擬似抵抗回路、２・・・電圧検出部、２
１・・・コンパレータ、Ｃ，、Ｃ２・・・コンデンサ、
Ｑ１〜Ｑ４・・・トランジスタ、Ｒ１・・・抵抗。 ｙ３［因 代理人 弁理士 内 原 晋 ）ど因
Claims (1)
- 第１端を第１の電源供給端子と接続する抵抗素子と、こ
の抵抗素子の第２端と第２の電源供給端子との間に直列
接続されゲートに第１及び第２のクロック信号をそれぞ
れ対応して入力しオン・オフする第１及び第２のトラン
ジスタ、並びにこれら第１及び第２のトランジスタの直
列接続点と前記第１及び第２の電源供給端子のうちの一
方との間に接続された第１のコンデンサを備えたスイッ
チトキャパシタ型の擬似抵抗回路と、前記抵抗素子の第
２端と前記第１及び第２の電源供給端子のうちの一方と
の間に接続された第２のコンデンサと、前記抵抗素子の
第２端の電圧を検出する電圧検出部とを有することを特
徴とするクロック検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27221188A JPH02119315A (ja) | 1988-10-27 | 1988-10-27 | クロック検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27221188A JPH02119315A (ja) | 1988-10-27 | 1988-10-27 | クロック検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02119315A true JPH02119315A (ja) | 1990-05-07 |
Family
ID=17510659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27221188A Pending JPH02119315A (ja) | 1988-10-27 | 1988-10-27 | クロック検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02119315A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311182A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Instruments Inc | クロック検出回路 |
| JP2010038780A (ja) * | 2008-08-06 | 2010-02-18 | Sanyo Electric Co Ltd | 周波数検出回路 |
| JP2018056731A (ja) * | 2016-09-28 | 2018-04-05 | 沖電気工業株式会社 | 光受信装置、レベル検出回路、及び受信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111120A (en) * | 1980-12-26 | 1982-07-10 | Canon Inc | Reset pulse generator |
-
1988
- 1988-10-27 JP JP27221188A patent/JPH02119315A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111120A (en) * | 1980-12-26 | 1982-07-10 | Canon Inc | Reset pulse generator |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311182A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Instruments Inc | クロック検出回路 |
| JP2010038780A (ja) * | 2008-08-06 | 2010-02-18 | Sanyo Electric Co Ltd | 周波数検出回路 |
| JP2018056731A (ja) * | 2016-09-28 | 2018-04-05 | 沖電気工業株式会社 | 光受信装置、レベル検出回路、及び受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05300001A (ja) | レベルシフト回路 | |
| JPH02119315A (ja) | クロック検出回路 | |
| US4441039A (en) | Input buffer circuit for semiconductor memory | |
| EP0188221B1 (en) | Signal detecting circuit | |
| US4818897A (en) | Fast one way amplifier stage | |
| JPH08274587A (ja) | スイッチ・コンデンサ差動回路 | |
| JPH0821846B2 (ja) | ワイアード信号ドライブ回路 | |
| JP3262209B2 (ja) | 半導体回路 | |
| JPH05152936A (ja) | 論理回路 | |
| JPH02177090A (ja) | 半導体記憶装置 | |
| JP2803448B2 (ja) | 出力回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JPH0955769A (ja) | クロック断検出回路 | |
| JP2919130B2 (ja) | テスト信号発生回路 | |
| JPH06260924A (ja) | フローティング検出回路 | |
| JP2884895B2 (ja) | 電圧検知回路 | |
| JPS58148456A (ja) | 信号検出回路 | |
| JP2705085B2 (ja) | デコーダのテスト回路 | |
| JPH04156716A (ja) | Ｃｍｏｓ型アナログスイッチ回路 | |
| JPH05101663A (ja) | 半導体メモリ | |
| JPH04117074A (ja) | 同期分離回路 | |
| JPH0482089A (ja) | センスアンプ回路 | |
| JPH04168806A (ja) | セレクタ回路 | |
| JPH01160209A (ja) | Ｒｓフリップフロップ回路 | |
| JPH0748643B2 (ja) | ラッチ回路 |