JPH02119134A - シリコン表面の処理方法 - Google Patents

シリコン表面の処理方法

Info

Publication number
JPH02119134A
JPH02119134A JP1006828A JP682889A JPH02119134A JP H02119134 A JPH02119134 A JP H02119134A JP 1006828 A JP1006828 A JP 1006828A JP 682889 A JP682889 A JP 682889A JP H02119134 A JPH02119134 A JP H02119134A
Authority
JP
Japan
Prior art keywords
etching
gas
silicon
oxide film
silicon surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1006828A
Other languages
English (en)
Other versions
JP2626913B2 (ja
Inventor
Kenji Kawai
健治 川井
Toshiaki Ogawa
小川　敏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1006828A priority Critical patent/JP2626913B2/ja
Priority to DE3925070A priority patent/DE3925070C2/de
Priority to KR1019890010818A priority patent/KR920010775B1/ko
Publication of JPH02119134A publication Critical patent/JPH02119134A/ja
Priority to US07/668,677 priority patent/US5100504A/en
Application granted granted Critical
Publication of JP2626913B2 publication Critical patent/JP2626913B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はシリコン表面の処理方法に関するものであり
、特にシリコン表面上のシリコン酸化膜をエツチングし
て除去した後に残存するシリコン表面上の有機物をエツ
チングガスによりエツチングして除去する方法に関する
ものである。
［従来の技術］ 信頼性の高い半導体デバイスを作製するにはシリコン基
板と、シリコン基板表面に形成される薄膜との界面構造
がよく制御されていることが必要である。ところで酸素
を含む雰囲気中にシリコンを放置しておくと、シリコン
表面上に自然酸化膜が形成されることはよく知られてい
る。したがって、半導体デバイスの作製前にはこの自然
酸化膜を除去する必要がある。
また、半導体デバイス作製工程において、シリコン表面
上にシリコン酸化膜を強制的に形成し、その後所望のシ
リコン酸化膜だけを除去して、回路パターンを作成する
工程がある。
従来、以上のような自然酸化膜およびシリコン酸化膜（
以下、シリコン酸化膜という）は、ＣＨＦ、ガスでエツ
チングして除去したり、ＣＩ、ｌＦｎとＨ２の混合ガス
でエツチングして除去したりしていた。これらのガスを
用いると、下地のシリコンよりもシリコン酸化膜の方が
優先的にエツチングされるからである。下地のシリコン
がエツチングされにくいのは、プラズマ中で発生したＣ
Ｆ。
◆がシリコンと反応しに＜＜、シリコン表面上をＣｘＦ
ｙ系の有機物が覆ってしまうからである。
特に、Ｃｌ１ｌＦｎとＮ２の混合ガスを用いた場合、ｃ
ｍ　Ｆ’ｎのｍ／ｎ比が大きくなるほど、シリコン酸化
膜がよりエツチングされやすくなることが知られている
。言換えれば、ｍ／ｎ比が大きくなるほど、シリコンの
エツチング速度に対するシリコン酸化膜のエツチング速
度の比（シリコン酸化膜のエツチング速度／シリコンの
エツチング速度）が向上する。
しかし、シリコン表面上にＣｘＦｙ系の有機物が残存し
ていると、これらの有機物は絶縁物なので配線接続時に
電気抵抗が上昇する等の問題が生じる。
また、シリコン酸化膜のエツチングによりシリコン表面
にはエツチング損傷層が発生する。このエツチング損傷
層は半導体デバイスの信頼性低下につながる。
シリコン表面上のＣｘＦｙ系の有機物およびエツチング
損傷層を除去する方法としては、Ｃｌ１２ガスを遠紫外
線励起して、Ｃ悲うジカルを生成し、Ｃ悲うジカルによ
り除去する方法がある。たとえば１９８５年１０月に電
気学会によって主催された第７回ドライプロセスシンポ
ジウムで配布された資料のＰ２５からＰ２９の（Ｓｉ　
　５ｕｒｆａｃｅ　　Ｔｒｅａｔｍｅｎｔ　　ｕｓｉｎ
ｇ　　Ｄｅｅｐ　　ＵＶ　　Ｉｒｒａｄｉａｔｉｏｎ）
に記載されている。
しかし、ＣｘＦｙ系の有機物およびエツチング損傷層の
除去後、シリコン表面にＡｍ配線をする場合、Ａｍ配線
がされるシリコン表面上にＣ１１２ガスがごく微量でも
残留していればＡｌｌが腐食される。したがってＣ１１
２ガスでエツチングするとＡｍ配線の信頼性低下につな
がる可能性がある。
また、シリコン表面上のＣｘＦｙ系の有機物およびエツ
チング損傷層を除去する方法としては、０□プラズマや
ｗｅｔ処理を用いる方法もある。
たとえば１９８７年の秋に行なわれた第４８回応用物理
学会学術講演会の講演予稿集第２分冊のＰ５６２の１９
ａ−Ｍ−７（ＲＩＥによる炭素汚染と、その除去方法）
に記載されている。
しかし、０□プラズマではＣｘＦｙ系の有機物およびエ
ツチング損傷層除去後のシリコン表面にシリコン酸化膜
がで串る。一方ｗｅｔ処理ではエツチングに異方性がで
ないため、精密なエツチングができない。またｗｅｔ処
理では、エツチング速度が速くなるため、エツチングの
制御は困難になる。
さらに、シリコン嚢面上に有機物が残留することなく、
シリコン表面上からシリコン酸化膜を除去する方法があ
る。その方法とはＮＦ、ガスを用いてエツチングする方
法である。たとえば、そのような方法はＵ、Ｓ、、Ｐａ
　ｔ　ｅｎ　ｔ、４７１１６９８に記載されている。
この方法だとエツチングに供されないＮはＮ２となるた
めシリコン表面上に残留物が残ることはなくなる。
しかし、ＮＦ、ガスではシリコンのエツチング速度に対
するシリコン酸化膜のエツチング速度の比（選択比−シ
リコン酸化膜のエツチング速度／シリコンのエツチング
速度）が１に近くなる。このためシリコンとシリコン酸
化膜とは同じだけエツチングされてしまう。したがって
シリコン表面上に形成されるシリコン酸化膜の厚みに不
均衡があれば、シリコン酸化膜の薄い箇所はシリコン酸
化膜がエツチングされ終わった後もシリコン酸化膜の厚
い箇所のシリコン酸化膜が除去され終わるまで、下地の
シリコンがエツチングされ続ける。
特に、シリコン酸化膜が薄い箇所のシリコン表面上に、
Ｂ等を注入して形成された活性領域があれば、活性領域
までもエツチングされてしまう。これにより半導体デバ
イスの動作特性に悪影響を及ぼす。
そこで、従来はシリコン酸化膜除去後、シリコン表面上
に残存する有機物およびエツチング損傷層をＣＦ、また
はＳＦ、等のガスでエツチングしていた。このエツチン
グ工程では、ＣＦ４またはＳＦ、等のガスを解離させる
ことにより、Ｆラジカルを生成し、このＦラジカルで有
機物およびエツチング損傷層を除去するのである。有機
物はＦラジカルと反応することによって除去される。さ
らに有機物およびエツチング損傷層は、Ｆラジカルが有
機物を通り抜けてシリコンと反応し生成するＳ　ｉ　Ｆ
、による有機物およびエツチング損傷層の破壊、によっ
ても除去される。
ここで、従来行なわれていたシリコン表面上のシリコン
酸化膜をエツチングして除去し、そのエツチング後に残
存する有機物およびエツチング損傷層をさらにエツチン
グして除去する工程を図面で説明する。第５図はこのよ
うな処理の工程を順に示す工程図である。第６Ａ図から
第６Ｄ図は各工程における、Ｓｉ基板の状態を示す図で
ある。
まず、第６Ａ図に示すように５ｉ０２膜１が形成された
Ｓｉ基板２を用意する。
次に、第６Ｂ図に示すようにＣＨＦ、ガスを解離して生
成したＣＦ３＋をＳｉＯ□膜１が形成されたＳｉ基板２
に供給する。
すると第６Ｃ図に示すように５ｉ０２膜１が除去され、
代わりにＣｘＦｙ系の有機物３およびエツチング損傷層
４が残存する。
次に第６Ｄ図に示すようにＳＦ６ガスを解離して生成し
たＦ寧　（Ｆラジカル）をＣｘＦｙ系の有機物３および
エツチング損傷層４が残存しているＳｉ基板２に供給し
、Ｓｉ基板２からＣｘＦｙ系の有機物３およびエツチン
グ損傷層４を除去する。
［発明が解決しようとする課題］ しかし、ＣＦ４およびＳＦ６等の従来のエツチングガス
によるエツチングでは、Ｆラジカルの生成とともに遊離
するフッ化炭素系化合物や硫化物等がシリコン表面上に
堆積し、シリコン表面を清浄に処理できないという問題
点があった。
この発明は、かかる従来の問題を解消するためになされ
たもので、シリコン表面上にシリコン表面上が不清浄と
なるような残留物が堆積しないようなシリコン表面の処
理方法を提供することを目的としている。
［課功を解決するための手段］ この発明は、シリコン表面上のシリコン酸化膜をシリコ
ン表面上に有機物を残存させるガスを用いて、エツチン
グして除去する工程と、シリコン酸化膜の除去後、シリ
コン表面上に残存する有機物をＮＦ、ガスおよびＦ２ガ
スのうちの少なくともいずれかのガスでエツチングして
除去する工程とによってシリコン表面の処理を行なう方
法である。
［作用］ この発明でエツチングガスとして用いるＮＦ。
ガスおよびＦ２ガスは、Ｆラジカル生成の際に、シリコ
ン表面上が不清浄になるような残留物を生成しない。
また、Ｎ−ＦおよびＦ−Ｆの結合エネルギは、Ｃ−Ｆあ
るいはＳ−Ｆの結合エネルギより小さいので、従来用い
られているＣＦ４やＳＦ６ガスよりもＦラジカルを生成
しやすい。したがって容易にシリコン表面上の有機物を
除去できる。
さらに、シリコン表面上の有機物除去後、シリコン表面
にＡｍ配線をする場合、Ａｉ配腺がされるシリコン表面
上にＮＦ、やＦ２が残留していてもこれらによってはＡ
ｌｌは腐食されない。
［実施例］ 以下、この発明の実施例について説明する。第１図はこ
の発明の実施例で用いられる装置の一例である平行平板
型エツチング装置の概略構成図である。
第１図に示すように、エツチング反応室１１内の上部に
は高周波電極１２、下部には高周波電極１３が設けられ
ており、高周波電極１２と高周波電極１３は対向するよ
うに位置している。高周波電極１２の上にはたとえばシ
リコンウェハのようなシリコン表面を有する試料が置か
れる。
高周波電極１２は接地されている。高周波電極１３はコ
ンデンサ１４を介して高周波発振器１５に接続されてい
る。高周波発振器１５は接地されている。
エツチング反応室１１の側部にはガス導入口１６、下部
にはガス排気口１７が設けられている。
なお、ガス導入口１６およびガス排気口１７は高周波電
極１２と高周波電極１３の間にガスが流れるような位置
に設けられている。
次に、第１図の平行平板型エツチング装置を用いて、シ
リコン表面上のシリコン酸化膜をエツチングして除去し
、そのエツチング後に残存する有機物およびエツチング
損傷層をさらにエツチングして除去する工程を説明する
。第２図はこのような処理を順に示す工程図である。第
３Ａ図から第３Ｅ図は各工程におけるＳｔ基板の状態を
示す図である。
まず、第３Ａ図に示すように５ｉ０２膜２１が形成され
たＳｉ基板２２を用意する。これを第１図の平行平板型
エツチング装置の高周波電極１３上に置いた。
次に、高周波発振器１５により高周波電力を高周波電極
１２および１３に印加しプラズマを発生させる。それと
同時にエツチング反応室１１内にガス導入口１６からＣ
ＨＦ、ガスを導入した。これによりＣＨＦ、ガスが解離
し、ＣＦ３÷が生成される。第３Ｂ図に示すようにＣＦ
　ａ＋はＳｉＯ２膜２１膜形１されたＳｉ基板２２に供
給される。
すると第３Ｃ図に示すようにＳｉ基板２２からＳｉＯ□
膜が除去され、代わりにＣｘＦｙ系の有機物２３が残存
する。また、Ｓｉ基板２２表面にはこのエツチングによ
るエツチング損傷層２４ができる。
以上のエツチング工程は従来と何ら変わるところがない
ので、エツチング条件は従来と同じである。
次にエツチング反応室１１内にガス導入口１６から不活
性ガスであるＮ２ガスを導入する。これによりエツチン
グ反応室１１内に残留するＣＨＦ、ガスをガス排気口１
７から排気する。
次に高周波発振器１５により１３．５６ＭＨｚ。
０．１５Ｗ／ｃｍ２の高周波電力を高周波電極１２およ
び１３に印加しプラズマを発生させ、エツチング反応室
１１にガス導入口１６からＮＦ、５ｓｃｃｍ、Ｈｅ２０
０ｓｃｃｍの比で調製された混合ガスを導入した。エツ
チング反応室１１の圧力は３００ｍＴｏ　ｒ　ｒになる
ように設定した。高周波電力を印加する時間は３０秒と
した。この実施例ではＮＦ、ガスの安定性をもたらすた
めに、ＮＦ、ガスにＨｅガスを混合し、エツチング速度
を落している。以上のようにして発生したプラズマ中で
ＮＦ、が解離し、Ｆラジカルが生成する。
このＦラジカルは第３Ｄ図に示すようにＣｘＦｙ系の有
機物２３およびエツチング損傷層２４が残留しているＳ
ｉ基板２２に供給される。
すると、第３Ｅ図に示すように有機物２３およびエツチ
ング凋傷層２４がＳｉ基板２２から除去される。除去さ
れた有機物等はガス排気口１７より排気される。
有機物等除去後のシリコン表面をＸ線光電子分光法で観
察したところ、残留物の堆積が認められず、清浄なシリ
コン表面の得られることが確認された。
なお、上述のようにＮＦ、ガスに加える不活性ガスの量
を変えることによりエツチング速度を制御することがで
きる。
上記の実施例では、シリコン表面上のシリコン酸化膜の
エツチングとシリコン酸化膜除去後シリコン表面に残存
する有機物等のエツチングを同一反応室内で行なった。
しかしこれらのエツチングは別の反応室内で行なうこと
ができる。たとえばシリコン表面上のシリコン酸化膜の
エツチングを平行平板型エツチング装置で行ない、シリ
コン酸化膜除去後シリコン表面に残存する有機物および
エツチング損傷層のエツチングを光照射型エツチング装
置で行なうこともできる。
第４図は光照射型エツチング装置の概略構成図である。
第４図を参照して、エツチング反応室３１の上部には紫
外線が入射する石英窓３２が設けられている。エツチン
グ反応室３１内の下部には石英窓３２に対向して、試料
支持台３３が設置されている。試料支持台３３の上には
シリコン表面を有する試料が置かれる。石英窓３２の上
には光源としての低圧水銀ランプ３４が設置されている
。
エツチング反応室３１．の側部にはガス導入口３５、下
部にはガス排気口３６が設けられている。
なお、ガス導入口３５、ガス排気口３６は試料支持合３
３の上にガスが流れるような位置に設けられている。
次に、平行平板型エツチング装置と光照射型エツチング
装置を用いて行なうこの発明の実施例について説明する
。
まず、第１図に示す平行平板型エツチング装置の高周波
電極１３上にシリコン酸化膜が形成されたシリコン基板
を置いた。
次に、ガス導入口１６からＣＨＦ、ガスをエツチング反
応室１１内に導入する。それと同時に高周波発振器１５
により高周波電力を高周波電極１２と高周波電極１３に
印加し、プラズマを発生させる。これによりＣＨＦ、ガ
スが解離しＣＦ、”が生成される。
するとシリコン基板からシリコン酸化膜が除去され、代
わりにＣｘＦｙ系の有機物がシリコン基板上に残存する
。またシリコン基板表面にはこのエツチングによるエツ
チング損傷層ができる。
以上のエツチング工程は、従来と何ら変わるところはな
いので、エツチングの条件は従来と同じである。
次に、この有機物とエツチング損傷層があるシリコン基
板を、第４図に示す光照射型エツチング装置の試料支持
台３３の上に置いた。
次にエツチング反応室３１を５Ｘ１０−’Ｔ。
「「まで排気した後、ＮＦ、ガスをガス導入口３５より
導入し、ガス圧力を５００ｍＴｏ　ｒ　ｒになるように
設定した。低圧水銀ランプ３４により１８４．９ｎｍの
紫外線を照度１００ｍＶ／ｃｍ２で照射した。なお、こ
の実施例ではＮＦ、ガスに不活性ガスを混合せずに、Ｎ
Ｆ、ガスのみでエツチングしている。ＮＦ、ガスの解離
により生成したＦラジカルにより有機物およびエツチン
グ損傷層が除去され、除去された有機物等はガス排気口
３６より排気される。有機物等除去後のシリコン表面を
Ｘ線光電子分光法で観察したところ、残留物の堆積は認
められず、清浄なシリコン表面の得られることが確認さ
れた。
以上説明したようにこの発明の方法によれば、何機物が
除去されるほか、エツチング損傷層も除去される。しか
しながらシリコン表面上のシリコン酸化膜を除去する工
程において、シリコン表面にエツチング損傷層が生じな
ければ、後の工程では有機物を除去するだけで十分であ
る。
またこの実施例ではエツチングガスとしてＮＦ、ガスを
用いたが、このＮＦ、ガスに代えてＦ２ガスを用いた場
合にも同様にこの発明の効果が発揮された。
さらにこの実施例では、光照射型エツチングおよび反応
性イオンエツチングを例示して説明したが、これら以外
のエツチング方法にもこの発明を適用することができる
。
以上この発明の詳細な説明したが、この発明を実施する
にあたっては以下に述べる態様がある。
（１）　シリコン酸化膜除去工程と有機物除去工程とを
同一反応室内で行なう。この態様によれば半導体デバイ
ス作製の能率が向上する。またシリコン酸化膜除去後の
シリコン表面を酸素が含まれる雰囲気中にさらさずに済
むのでシリコン酸化膜除去後のシリコン表面に自然酸化
膜が形成されることがない。
（２）　上記（１）の態様においてシリコン酸化膜除去
工程と有機物除去工程との間に反応室内に不活性ガスを
導入し、シリコン酸化膜除去用のガスを反応室外に排出
する工程を含める。
（３）　上記（１）の態様において反応性イオンエツチ
ングでエツチングを行なう。
（４）　シリコン酸化膜除去工程と有機物除去工程とを
異なる反応室内で行なう。この態様によればシリコン酸
化膜と有機物について、それぞれ最も好ましいエツチン
グ方法でエラチングラ行なうことができる。
（５）　上記（４）の態様においてシリコン酸化膜除去
は反応性イオンエツチングで行ない、有機物除去は光照
射型エツチングで行なう。
（６）　シリコン酸化膜除去はシリコンに対するエツチ
ング速度よりもシリコン酸化膜に対するエツチング速度
が大きくなるガスを用いて行なう。
この態様によればシリコン酸化膜の厚みに不均衡があっ
ても、シリコン酸化膜の薄い箇所はシリコン酸化膜がエ
ツチングされた後は、下地のシリコンはエツチングされ
にくいので、シリコン酸化膜の厚い箇所のシリコン酸化
膜がエツチングされ終わるまでに下地のシリコンが過剰
にエツチングされるということはなくなる。
（７）　上記（６）の態様において、酸化膜除去のため
のガスとして、ＣＨＦ、ガスを用いるかまたはＣｆｆ１
ＦｏとＦ２の混合ガスを用いる。
（８）　有機物除去に用いるガスにエツチング速度を調
整するために不活性ガスを混合する。この態様によれば
たとえば有機物除去用のガスの安定を図りたければ、エ
ツチング速度を落すことによりその目的を達成できる。
［発明の効果］ 以上のようにこの発明では、シリコン酸化膜の除去後シ
リコン表面上に残存する有機物をＮＦ。
ガスおよびＦ２ガスのうちの少なくともいずれかのガス
でエツチングして除去している。このためシリコン表面
上が不清浄となるような残留物がシリコン表面に堆積し
ない。
また、ＮＦ、ガスおよびＦ２ガスは、従来エツチングガ
スとして用いられているＣＦ４およびＳＦ６よりもＦラ
ジカルを生成しやすいので、シリコン表面上の有機物の
除去を従来よりも容易に行なうことができる。
さらに、シリコン表面上の有機物除去後、シリコン表面
にＡｍ配線をする場合、Ａｌｌ配線がされるシリコン表
面上にＮＦ、やＦ２が残留していてもこれらの物質によ
ってはＡ【が腐食されることはない。
【図面の簡単な説明】
第１図は、この発明の方法を実施するために使用する装
置の一例である平行平板型エツチング装置の概略構成図
である。 第２図はこの発明の詳細な説明するための工程図である
。 第３Ａ図から第３Ｅ図は、第２図の各工程におけるＳｔ
基板の状態を示す図である。 第４図は、この発明の方法を実施するために使用する装
置の一例である光照射型エツチング装置の概略構成図で
ある。 第５図は従来のシリコン表面の処理を順に示す工程図で
ある。 第６Ａ図から第６Ｄ図は第５図の各工程におけるＳｉ基
板の状態を示す図である。 図において、２１は５ｉ０２膜、２２はＳｉ基板、２３
は有機物、２４はエツチング損傷層を示す。 第１図

Claims (1)

  1. 【特許請求の範囲】 シリコン表面上のシリコン酸化膜を除去して、清浄なシ
    リコン表面を得る方法であって、 前記シリコン表面上に有機物を残存させるガスを用いて
    、シリコン表面上のシリコン酸化膜をエッチングして除
    去する工程と、 前記シリコン酸化膜の除去後に、シリコン表面上に残存
    する有機物をＮＦ＿３ガスおよびＦ＿２ガスのうちの少
    なくともいずれかのガスでエッチングして除去する工程
    と、 を備えた、シリコン表面の処理方法。
JP1006828A 1988-07-29 1989-01-13 シリコン表面の処理方法 Expired - Fee Related JP2626913B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1006828A JP2626913B2 (ja) 1988-07-29 1989-01-13 シリコン表面の処理方法
DE3925070A DE3925070C2 (de) 1988-07-29 1989-07-28 Verfahren zum Erhalt einer sauberen Siliziumoberfläche
KR1019890010818A KR920010775B1 (ko) 1988-07-29 1989-07-29 실리콘 표면상의 실리콘 산화막 제거방법
US07/668,677 US5100504A (en) 1988-07-29 1991-03-07 Method of cleaning silicon surface

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19136188 1988-07-29
JP63-191361 1988-07-29
JP1006828A JP2626913B2 (ja) 1988-07-29 1989-01-13 シリコン表面の処理方法

Publications (2)

Publication Number Publication Date
JPH02119134A true JPH02119134A (ja) 1990-05-07
JP2626913B2 JP2626913B2 (ja) 1997-07-02

Family

ID=26341029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1006828A Expired - Fee Related JP2626913B2 (ja) 1988-07-29 1989-01-13 シリコン表面の処理方法

Country Status (4)

Country Link
US (1) US5100504A (ja)
JP (1) JP2626913B2 (ja)
KR (1) KR920010775B1 (ja)
DE (1) DE3925070C2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415910A (ja) * 1990-05-10 1992-01-21 Canon Inc エッチングパターンの形成方法
JPH04119680A (ja) * 1990-09-10 1992-04-21 Sharp Corp 半導体レーザ素子の作製方法
US5147822A (en) * 1988-08-26 1992-09-15 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method for improving a package of a semiconductor device
KR980011729A (ko) * 1996-07-31 1998-04-30 조셉 제이. 수위니 높은 포토레지스트 선택도와 개선된 폴리머 접착을 위한 플라즈마 반응기 처리 방법
US6756670B1 (en) 1988-08-26 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Electronic device and its manufacturing method
US8440568B2 (en) 2009-03-19 2013-05-14 Tokyo Electron Limited Substrate etching method and system

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
AU658524B1 (en) * 1993-08-17 1995-04-13 Yokogawa Electric Corporation Semiconductor type differential pressure measurement apparatus and method for manufacturing the same
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
KR100265329B1 (ko) * 1998-04-22 2000-09-15 김영환 반도체 장치의 선택적 반구형 실리콘 그레인전하저장전극 형성방법
JP2000100749A (ja) 1998-09-25 2000-04-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6352081B1 (en) 1999-07-09 2002-03-05 Applied Materials, Inc. Method of cleaning a semiconductor device processing chamber after a copper etch process
US6313042B1 (en) * 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
KR20160062181A (ko) * 2006-04-10 2016-06-01 솔베이 플루오르 게엠베하 에칭 방법
US9299557B2 (en) * 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
CN107527870B (zh) 2017-08-29 2023-08-25 惠科股份有限公司 一种阵列基板的制作方法及其制作设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380537A (ja) * 1986-09-24 1988-04-11 Daikin Ind Ltd シリコン基板の表面損傷の除去方法
JPS6415928A (en) * 1987-07-10 1989-01-19 Hitachi Ltd Dry etching method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028155A (en) * 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
JPS57181376A (en) * 1981-04-30 1982-11-08 Toshiba Corp Dry etching device
JPS5934633A (ja) * 1982-08-23 1984-02-25 Toshiba Corp 半導体装置の製造方法
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4711698A (en) * 1985-07-15 1987-12-08 Texas Instruments Incorporated Silicon oxide thin film etching process
US4680086A (en) * 1986-03-20 1987-07-14 Motorola, Inc. Dry etching of multi-layer structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380537A (ja) * 1986-09-24 1988-04-11 Daikin Ind Ltd シリコン基板の表面損傷の除去方法
JPS6415928A (en) * 1987-07-10 1989-01-19 Hitachi Ltd Dry etching method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147822A (en) * 1988-08-26 1992-09-15 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method for improving a package of a semiconductor device
US6756670B1 (en) 1988-08-26 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Electronic device and its manufacturing method
JPH0415910A (ja) * 1990-05-10 1992-01-21 Canon Inc エッチングパターンの形成方法
JPH04119680A (ja) * 1990-09-10 1992-04-21 Sharp Corp 半導体レーザ素子の作製方法
KR980011729A (ko) * 1996-07-31 1998-04-30 조셉 제이. 수위니 높은 포토레지스트 선택도와 개선된 폴리머 접착을 위한 플라즈마 반응기 처리 방법
US8440568B2 (en) 2009-03-19 2013-05-14 Tokyo Electron Limited Substrate etching method and system

Also Published As

Publication number Publication date
US5100504A (en) 1992-03-31
JP2626913B2 (ja) 1997-07-02
KR920010775B1 (ko) 1992-12-17
DE3925070A1 (de) 1990-02-01
KR900001880A (ko) 1990-02-27
DE3925070C2 (de) 1993-10-21

Similar Documents

Publication Publication Date Title
JPH02119134A (ja) シリコン表面の処理方法
US5795831A (en) Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5908319A (en) Cleaning and stripping of photoresist from surfaces of semiconductor wafers
KR100267698B1 (ko) 에칭처리방법 및 에칭의 후처리방법 및 에칭설비
KR102083680B1 (ko) 유기 하드마스크들을 에칭하는 방법
JPH04229621A (ja) 半導体基板表面の処理方法
WO1994028578A1 (fr) Procede de traitement au plasma
KR100764248B1 (ko) 드라이 에칭 방법
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
JP3275043B2 (ja) エッチングの後処理方法
KR20200115273A (ko) 텅스텐 또는 다른 금속층의 원자층 에칭
US6107215A (en) Hydrogen plasma downstream treatment equipment and hydrogen plasma downstream treatment method
KR102469451B1 (ko) 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법
JPS63308920A (ja) 有機物質表面の改質方法
US6566269B1 (en) Removal of post etch residuals on wafer surface
JPH08186099A (ja) レジストのアッシング方法
US20060199393A1 (en) H20 plasma and h20 vapor methods for releasing charges
JPH09228053A (ja) タングステンｃｖｄ反応室内のエッチング方法
US5310621A (en) Semiconductor photolithography with superficial plasma etch
JPS63116428A (ja) ドライエツチング方法
JPH04171918A (ja) 半導体装置の製造方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JP2565740B2 (ja) プラズマエッチング方法
JPH05129246A (ja) 半導体製造装置のクリーニング方法
JPH03155621A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees