JPH02117735U - - Google Patents
Info
- Publication number
- JPH02117735U JPH02117735U JP2696789U JP2696789U JPH02117735U JP H02117735 U JPH02117735 U JP H02117735U JP 2696789 U JP2696789 U JP 2696789U JP 2696789 U JP2696789 U JP 2696789U JP H02117735 U JPH02117735 U JP H02117735U
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- circuit
- state
- level
- level detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 230000001934 delay Effects 0.000 claims 5
- 230000003111 delayed effect Effects 0.000 claims 5
- 230000000295 complement effect Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 3
Description
第１図はＤＡＴに適用した場合における本考案
レベル検出装置の回路図、第２図はＤＡＴのトラ
ツクフオーマツト図、第３図Ａは第１図に示され
る本考案装置の停止モード時における動作状態を
表わすタイミングチヤート、第３図Ｂは第１図に
示される本考案装置の記録モード時における動作
状態を表わすタイミングチヤート、第４図は第１
図に示される本考案装置のモード変化時における
動作状態を表わすタイミングチヤート、第５図乃
至第８図はＤＡＴに適用した場合における本考案
装置の他の実施例を示す回路図、第９図は従来の
レベル検出装置、第１０図は第９図に示される従
来のレベル検出装置の各信号ののタイミングチヤ
ートである。 符号の説明、１……入力端子、２……ＤＡＩＦ
、４……信号処理回路、９……マイコン、１０，
１２，１５，１６，２１……Ｄ−ＦＦ、１１，２
３，２４，２５，２６，２８，２９……ＡＮＤ、
１３……Ｅ−ＯＲ、１７，２７，３０……ＯＲ、
１８……カウンタ、１９，２０……ＩＮＶ。
レベル検出装置の回路図、第２図はＤＡＴのトラ
ツクフオーマツト図、第３図Ａは第１図に示され
る本考案装置の停止モード時における動作状態を
表わすタイミングチヤート、第３図Ｂは第１図に
示される本考案装置の記録モード時における動作
状態を表わすタイミングチヤート、第４図は第１
図に示される本考案装置のモード変化時における
動作状態を表わすタイミングチヤート、第５図乃
至第８図はＤＡＴに適用した場合における本考案
装置の他の実施例を示す回路図、第９図は従来の
レベル検出装置、第１０図は第９図に示される従
来のレベル検出装置の各信号ののタイミングチヤ
ートである。 符号の説明、１……入力端子、２……ＤＡＩＦ
、４……信号処理回路、９……マイコン、１０，
１２，１５，１６，２１……Ｄ−ＦＦ、１１，２
３，２４，２５，２６，２８，２９……ＡＮＤ、
１３……Ｅ−ＯＲ、１７，２７，３０……ＯＲ、
１８……カウンタ、１９，２０……ＩＮＶ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ２′Ｓコンプリメントコードで表され、シ
リアル伝送されるデイジタルデータのレベルを検
出するレベル検出装置であり、 上記デイジタルデータを遅延する遅延回路と、 上記デイジタルデータと上記遅延回路から出力
された遅延デイジタルデータを入力し、隣接ビツ
ト間の状態が異なるときに第１の状態に、隣接ビ
ツト間の状態が同一の時に第２の状態になる隣接
ビツト信号を出力する隣接ビツト信号出力回路と
、 上記隣接ビツト信号の状態を検出するためのク
ロツクを出力するクロツク発生回路と、 上記デイジタルデータの最上位ビツトから所望
のレベルに相当するビツトまでに対応する上記隣
接ビツト信号が第１の状態であることを、上記ク
ロツクに基づき検出するレベル検出回路とから構
成されることを特徴とするレベル検出装置。 (2) ２′Ｓコンプリメントコードで表され、シ
リアル伝送されるデイジタルデータのレベルを検
出するレベル検出装置であり、 上記デイジタルデータを遅延する遅延回路と、 上記デイジタルデータと上記遅延回路から出力
された遅延デイジタルデータを入力し、最上位ビ
ツトから所望のレベルに相当するビツトまでに対
応する隣接ビツト間の状態が異なる時に第１の状
態に、隣接ビツト間の状態が同一の時に第２の状
態になる隣接ビツト信号を出力する隣接ビツト信
号出力回路と、 上記隣接ビツト信号が第１の状態になることに
応答して、上記デイジタルデータが所望のレベル
以上であることを検出するレベル検出回路とから
構成されたことを特徴とするレベル検出装置。 (3) ２′Ｓコンプリメントコードで表され、シ
リアル伝送されるデイジタルデータのレベルを検
出するレベル検出装置であり、 上記デイジタルデータを遅延する遅延回路と、 上記デイジタルデータと上記遅延回路から出力
された遅延デイジタルデータ選択出力する選択回
路と、 上記デイジタルデータと上記選択回路から出力
されたデイジタルデータを入力し、隣接ビツト間
の状態が異なる時に第１の状態に、隣接ビツト間
の状態が同一の時に第２の状態になる隣接ビツト
信号を出力する隣接ビツト信号出力回路と、 上記デイジタルデータの最上位ビツトから所望
のレベルに相当するビツトまでに対応しない上記
隣接ビツト信号を強制的に第２の状態にすべく、
上記選択回路が上記デイジタルデータを選択出力
するように制御する制御信号出力回路と、 上記隣接ビツト信号が第１の状態になることに
応答して、上記デイジタルデータが所望のレベル
以上であることを検出するレベル検出回路とから
構成されたことを特徴とするレベル検出装置。 (4) ２′Ｓコンプリメントコードで表され、シ
リアル伝送されるデイジタルデータのレベルを検
出するレベル検出装置であり、 上記デイジタルデータを遅延する遅延回路と、 上記デイジタルデータと上記遅延回路から出力
された遅延デイジタルデータを選択出力する選択
回路と、 上記遅延デイジタルデータと上記選択回路から
出力されたデイジタルデータを入力し、隣接ビツ
ト間の状態が異なる時に第１の状態に、隣接ビツ
ト間の状態が同一の時に第２の状態になる隣接ビ
ツト信号を出力する隣接ビツト信号出力回路と、 上記デイジタルデータの最上位ビツトから所望
のレベルに相当するビツトまでに対応しない上記
隣接ビツト信号を強制的に第２の状態にすべく、
上記選択回路が上記遅延デイジタルデータを選択
出力するように制御する制御信号出力回路と、 上記隣接ビツト信号が第１の状態になることに
応答して、上記デイジタルデータが所望のレベル
以上であることを検出するレベル検出回路とから
構成されたことを特徴とするレベル検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2696789U JPH0720765Y2 (ja) | 1989-03-09 | 1989-03-09 | レベル検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2696789U JPH0720765Y2 (ja) | 1989-03-09 | 1989-03-09 | レベル検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02117735U true JPH02117735U (ja) | 1990-09-20 |
| JPH0720765Y2 JPH0720765Y2 (ja) | 1995-05-15 |
Family
ID=31249067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2696789U Expired - Lifetime JPH0720765Y2 (ja) | 1989-03-09 | 1989-03-09 | レベル検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720765Y2 (ja) |
-
1989
- 1989-03-09 JP JP2696789U patent/JPH0720765Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720765Y2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233638A (en) | Timer input control circuit and counter control circuit | |
| US4198579A (en) | Input circuit for portable electronic devices | |
| JPH02117735U (ja) | ||
| JP2560406B2 (ja) | ディジタル位相制御回路 | |
| JPS6316711A (ja) | タイミング装置 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP3019023B2 (ja) | ディジタル位相制御回路 | |
| US5648953A (en) | Sub-que code data read circuit for compact disc reproduction apparartus | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| JPH0562784B2 (ja) | ||
| JPS6011093U (ja) | 時刻調整装置 | |
| JP2792120B2 (ja) | ディジタル位相制御回路 | |
| JP2575920Y2 (ja) | 切替情報発出回路 | |
| JP3514532B2 (ja) | クロック信号生成装置 | |
| JPH0129091B2 (ja) | ||
| JP2636349B2 (ja) | 位相制御回路 | |
| JPS5846750A (ja) | 調歩再生方式 | |
| JPH01202021A (ja) | 書き込みタイミング信号発生回路 | |
| JPS59147249U (ja) | マイクロプロセツサ暴走監視回路 | |
| JPS58114553A (ja) | Ｆｓｋ変調信号の復調回路 | |
| JPS60102690U (ja) | 放射線測定器雑音防止回路 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPS5865457U (ja) | 負荷制御回路 | |
| JPS6122790B2 (ja) | ||
| JPS59149538A (ja) | 速度変換回路 |