JPH02113529A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に層間絶縁膜
又は半導体基板の表面保護膜の平坦化の方法に関する。

〔従来の技術〕

従来、半導体装置の製造工程における平坦化は層間絶縁
膜又は表面保護膜を成長させた後、フォトレジスト等を
塗布することにより表面の凹凸を緩和し、その後層間絶
縁膜又は表面保護膜のエツチング速度とフォトレジスト
等の塗布膜のエツチング速度が等しくなるようなドライ
エツチング条件でフォトレジスト等の塗布膜がエツチン
グ除去されるまでエッチバックすることにより実現して
いた。

〔発明が解決しようとする課題〕

平坦化の目的が第一層の凹凸による第二暦以上の配線の
断切れの防止のみの場合には凹凸の急峻性を緩和する程
度で十分であり、高度な平坦性は要求されない。　しか
しながら、層間絶縁膜の凹凸が回路特性に影響する場合
や第一層配線の低抵抗化の為、平坦化エッチバックの際
第一層配線の上部のみを露出させた後、低抵抗金属によ
る配線を重ねて形成する場合（電界効果型トランジスタ
のゲート電極に対しゲート長の短縮に伴うゲート抵抗の
増加を抑制する為にこの様な方法がとられる。）には従
来技術により得られる平坦性では不十分な場合がある。

第３図に従来の製造方法を示す。第３図は、広いパター
ン形状の第一層配線２ａが形成されている領域工と、細
いパターン形状の第一層配線２ｂが一定の領域に渡って
複数個隣接して並んでいる領域Ｈと細いパターン形状の
第一層配線２ｃが他の配線から離れて形成されている領
域■から成っている。

第３図（ａ）は半導体基板１の上に第一層配線２ａ、２
ｂ、２ｃが形成された直後の状態を示している。平坦化
プロセスはまず、第３図（ｂ）に示すように層間絶縁膜
５′を成長させた後第３図（Ｃ）に示すようにフォトレ
ジスト６を回転塗布して平坦化する。この状態からフォ
トレジスト６と層間絶縁膜５′が同じエツチング速度で
エツチングされるようなドライエツチングの条件でエッ
チバックしていくと、フォトレジスト６による平坦性が
保たれたまま層間絶縁膜５′の上部が露出してくるので
、平坦な層間絶縁膜が形成される。しかしながら、フォ
トレジストで平坦化した場合、領域■のような平坦化す
る配線パターンが細く、かつ他の配線パターンから離れ
て形成されているような領域では、はぼ完全に平坦化さ
れるが領域Ｉや■のように配線パターンが比較的広い範
囲に渡って形成されているような領域ではその領域の周
辺部に比べ中央部が厚くなるような傾向になる。

従ってエッチバックして第一層配線を露出する場合、第
３図（ｄ）に示すように領域■の第一層配線２ｃの上部
が露出した時点で領域工の第一層配線２ａの中央部や、
領域■の中央部の第一層配線２ｂの上部に層間絶縁膜５
′が残ってしまうという問題が起こる。領域工のような
露出させる面積が広い場合にはその中央部を除く領域を
フォトレジストで覆って予め層間絶縁膜を除去しておく
か又はエッチバック後除去することが可能であるが、領
域■のような細いパターンに対しては目合せ精度上この
ような対策はとり難い。従って、更にエッチバックを続
けて中央部の第一層配線の上部を露出させる方法がとら
れるが、この場合には第３図（ｅ）に示すように配線の
無い領域の層間絶縁膜が非常に薄くなり、場合によって
は半導体基板１が露出することもある。そのため、低抵
抗配線７を第一層配線上に形成する際、半導体基板への
エツチングダメージが大きくなり、素子特性や回路特性
を劣化させる原因となる。また、層間絶縁膜の厚さのば
らつきは、低抵抗配線７と半導体基板１の間の静電容危
をばらつかせるので素子特性や回路特性が変動する原因
にもなる。

〔目的〕

以上説明した様に従来の平坦化技術は、平坦化しようと
する第一層配線の密度や幅によって最終的にその上部又
は周辺に形成される層間絶縁膜の厚さが異なるといった
問題点を解決し、本発明は第一層配線の密度や幅によら
ず、半導体基板上の全領域に渡って高度な平坦性を有す
る層間絶縁膜を形成できる半導体装置の製造方法を提供
するものである。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は半導体基板上に第一層
電極配線を形成した後、全面にその第一層電極配線と同
じ厚さを有する絶縁体被膜を成長する工程と、その絶縁
体被膜のうち前記第一層電極配線の上部及び側部を除く
領域の所謂凹部が覆われるようなフォトレジストパター
ンを形成する工程と、そのフォトレジストパターンをマ
スクとして前記第一層電極配線の上部又は上部及び側部
の絶縁体被膜をエツチング除去する工程と、このフォト
レジストパターンを除去した後、更に第二の絶縁体被膜
を表面全体に所望の厚さで成長させる工程と、フォトレ
ジスト等の粘性膜を表面全面に塗布した後、この粘性膜
と第二の絶縁体被膜とが同じエツチング速度でエツチン
グされるような条件でエッチバックする工程とを有して
いる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を説明する為に工程順に
示した半導体チップの縦断面図である。

半導体基板１の上に広いパターン形状の第一層配線２ａ
が形成されている領域工と細いパターン形状の第一層配
線２ｂが一定の領域に渡って複数個隣接して並んでいる
領域■と細いパターン形状の第一層配線２ｃが他の配線
から離れて形成されている領域■から成っている。まず
第１図（ａ）に示すように第一層配線２ａ、２ｂ、２ｃ
が形成されている半導体基板１の全面にその第一層配線
と同じ厚さの第一の層間絶縁膜３をカバレッジの良好な
ＣＶＤ法により成長させる。成長後の第一層配線による
凸部の幅は層間絶縁膜３の第一層配線の側部への成長に
より、成長前に比べ層間絶縁膜３の成長膜厚の２倍程度
広がった幅になる。従って第一層配線の間隔が非常に近
接している領域■のような場合には、配線間の凹部の平
坦面はなくなる。次に第１図（ｂ）に示すように第１図
（ａ’）の凹部平坦部を覆うようなフォトレジストパタ
ーン４を形成した後このフォトレジストパターン４をマ
スクとして第一層配線２ａ、２ｂ、２ｃの上部及び側部
の層間絶縁膜３をウェットエツチングにより除去する。

このフォトレジストパターンは第一層配線の膜厚即ち第
一の層間絶縁膜３の成長膜厚と同程度又はやや広めの間
隔を有するマスクパターンを用いて露光転写により形成
する。このときの目合せ精度はこの間隔と同程度であれ
ば良い。

ウェットエツチング工程の後、フォトレジストパターン
４を除去すると半導体基板上の凹部の幅は、第一の層間
絶縁膜３の成長膜厚の３〜４倍程度以下の細い形状にな
る。そこで第１図（Ｃ）に示すようにこの凹部を埋め込
む為第二の層間絶縁膜５を全面に成長させる。この第二
の層間絶縁膜５は必ずしも第一の層間絶縁膜３と同じ膜
である必要はないが、カバレッジの良好なＣＶＤ法を用
いて成長させる。この第二の層間絶縁膜５の膜厚は最終
的な平坦面を半導体基板１０表面からどの程度の高さに
形成するかによって決まり所望の高さと同程度の膜厚は
必要である。この成長膜厚が成長前の凹部の幅に比べ十
分厚ければ、以下の工程を省略しても高度な平坦性が得
られる。第二の層間絶縁膜５の成長膜厚は第一層配線２
ａ、２ｂ、２ｃの厚さ即ち第一の層間絶縁膜３と同じに
する。この実施例では第一層配線２ａ、２ｂ、２ｃの上
部を露出させてその上に低抵抗配線を重ねて形成する場
合を考える。

第１図（ｄ）に示すようにフォトレジスト６を全面に回
転塗布する。これにより高度な平坦面を形成する為のも
ので従来の平坦化技術で使用されているような粘性膜で
あればフォトレジストに限らない。また、第二の層間絶
縁膜５を所望の厚さよりも厚く成長させることで十分な
平坦性が得られている場合には塗布する必要はない。次
にこの塗布膜であるフォトレジスト６と第二の層間絶縁
膜５のエツチング速度が等しくなるようなエツチング条
件でエッチバックして行き、フォトレジスト６が完全に
エツチング除去されたのを確認して必要な時間オーバー
エッチすることにより所望の高さに平坦面を形成する。

この実施例では、第一層配線２ａ、２ｂ、２ｃの上部が
露出するまでエッチバックする。以上の様にして形成し
た平坦面は非常に良好な平坦性を有しており、第一層配
線の上部はそのパターンの幅や密度によらず、はぼ同時
に露出してくるのでこの時点でエッチバックを終了すれ
ば、第１図（ｅ）に示すように容易に低抵抗配線７を第
一層配線に重ねて形成することができる。

第２図は、本発明の第２の実施例を説明する為の断面工
程であり、但し、第１の実施例では第一層配線と同じ厚
さの第一の層間絶縁膜３を成長させたとき、領域■の配
線間には凹部に平坦面が形成されない程度の配線間隔し
か考えていなかった。

しかしながらパターン配置や第一層配線の厚さ、即ち第
一の層間絶縁膜の成長膜厚によっては、第２図（ａ）の
領域■のように配線間の細い凹部に第一の層間絶縁膜３
による平坦面３ａが形成される場合がある。この平坦面
３ａの幅が、この上にフォトレジストパターンを形成す
ることが困難なほど、細い場合や、フォトレジストパタ
ーンを形成することができても第一の層間絶縁膜をウェ
ットエツチングする際、サイドエツチングによりフォト
レジストパターンの下の第一の層間絶縁膜と共に剥れて
しまいマスクとして機能しないような細いパターンの場
合には、この配線間が第一の層間絶縁膜のウェットエツ
チング後比較的広い凹部として残ってしまう。この場合
、第二の層間絶縁膜の成長膜厚を厚くしてこの凹部な完
全に埋め込み第二の層間絶縁膜の成長後に配線間に凹部
平坦面が残らないようにすることで解決できる。しかし
、本実施例の第２図（ｂ）に示すようにフォトレジスト
パターン４をマスクとして第一の層間絶縁膜３をエツチ
ングする際、ウェットエツチングの代わりに異方性のド
ライエツチングを用いることによっても解決できる。こ
のドライエツチングは、第一層配線２ａ、２ｂ、２ｃの
上部の層間絶縁膜３が除去されるまで行なう。このドラ
イエツチングによりレジストで覆われていなかった領域
Ｈの配線間の凹部平坦部の層間絶縁膜３ａも除去される
が第一層配線の側面に層間絶縁膜による側壁３ｂが形成
される為、配線間の凹部の幅は狭くなり第３図（ｃ）に
示すように比較的薄い第二の層間絶縁膜５で容易に埋め
込むことができる。以下第一の実施例と同様にして高度
な平坦性を有する層間絶縁膜を形成できる。

〔発明の効果〕

以上説明したように本発明は、第一層電極配線が形成さ
れた半導体基板表面のうち、第一層電極配線の形成され
ていない所謂凹部に第一層電極配線と同じ厚さを有する
層間絶縁膜パターンを形成することにより広い領域に渡
る凹部を無くした後、更に残る凹部な所望の厚さの第二
の層間絶縁膜を成長させることで埋め込み、更に残る微
小な凹凸はフォトレジスト等の粘性膜を塗布した後、第
二の層間絶縁膜と同じエツチング速度でエッチバックし
て取り除くことにより第一層電極配線パターンの幅や密
度によらず半導体基板上の全領域に渡って高度な平坦性
を有する層間絶縁膜表面を形成することができる。

従って第一層電極配線上に形成される第二層電極配線と
半導体基板との間の静電容量の均一性を向上できるため
、特に静電容量が素子や回路の特性に影響する半導体装
置において、素子特性や回路特性のばらつきを小さくで
きる効果がある。また、電界効果型トランジスタのゲー
ト電極のように微細化されたゲート電極を含む第一層配
線を低抵抗化する為第一層配線の上部のみを平坦化エッ
チバックにより露出させて、低抵抗金属配線を重ねて形
成するような場合でも配線の幅や密度によらず、はぼ同
時に上部を露出させることができるので、全領域の配線
の上部を露出させる為に必要なオーバーエツチング量を
小さくでき、オーバーエツチングによる層間絶縁膜膜厚
の減少やそれに伴う抵抗金属配線加工時の基板へのダメ
ージを抑えた均一性の良い素子特性が得られるという効
果がある。

示す工程断面図、第２図（ａ）〜（ｅ）は第２の実施例
を示す工程断面図、第３図（ａ）〜（ｅ）は従来例を示
す工程断面図である。

Ｉ・・・・・・広いパターンの第一層配線が形成されて
いる領域、■・・・・・・細いパターンの第一層配線が
複数個近接して形成されている領域、■・・・・・・細
いパターンの第一層配線が他の配線から離れて形成され
ている領域、■・・・・・・半導体基板、２ａ、２ｂ。

２ｃ・・・・・・第一層配線、３・・・・・・第一の層
間絶縁膜、３ａ・・・・・・第一の層間絶縁膜の配線間
凹部平坦面、３ｂ・・・・・・第一の層間絶縁膜による
側壁、４・・・・・フォトレジストパターン、訃・・・
・・第二の層間絶縁膜、５′・・・・・・従来例の層間
絶縁膜、６・・・・・・フォトレジスト等の粘性塗布膜
、７・・・・・・低抵抗金属配線。

代理人　弁理士　　内　原　　　晋

【図面の簡単な説明】

Claims (1)

【特許請求の範囲】
1. 半導体基板上に第一層配線を形成する工程と、該第一層
   配線及び該半導体基板上に第１の絶縁体被膜を形成する
   工程と、該第１の絶縁体被膜のうち、前記第一層配線の
   上部及び側部を除く領域にフォトレジストパターンを形
   成する工程と、該フォトレジストパターンをマスクとし
   て、前記第一層配線の上部あるいは上部及び側部の前記
   第１の絶縁体被膜を除去する工程と、該フォトレジスト
   パターンを除去した後、第２の絶縁体被膜を基板表面全
   体に所望の厚さになるように形成する工程と、該第２の
   絶縁体被膜上に粘性膜を塗布した後、該粘性膜と前記第
   ２の絶縁体被膜とを同じエッチング速度で表面から除去
   する工程とを含むことを特徴とする半導体装置の製造方
   法。