JPS6362255A - 半導体装置の平坦化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は集積回路素子を作製した半導体の表面を平坦化
する方法に関するものである。

〈従来の技術〉 集積回路を作り込んだ半導体基板は、回路作成時の酸化
膜や回路要素間を電気的に接続する配線及び電極等の導
電体のために表面には凹凸が生じている。このような表
面の凹凸は配線を多層に重ねた構造の半導体装置や、高
密度及び高機能化を進めるために開発が試みられている
積層集積回路素子を作製する場合においては好ましいも
のではなく、通常凹凸を均すために平坦化の処理が行わ
れている。

第２図（ａ）〜（ｃ）に示した工程は半導体基板表面を
平坦化するための第１の方法で、エッチバック法と呼ば
れている。即ち、第１図（ａ）に示すように回路を作り
込んだ半、導体基板２１は、回路要素間をＡＮやポリシ
リコン等の導電体２２で電気的に接続し、電気的接続し
た半導体基板全面に絶縁膜２３を被着して表面保護及び
電気的絶縁を図っている。

第２図（ａ）の状態で絶縁膜２３の表面は、導電体２２
等のために半導体基板２１０表面に生じている凹凸にほ
ぼ対応した凹凸が出現している。

処で積層集積回路素子を作製する場合、上述のように作
製した下部半導体基板に上部半導体を作製するための多
結晶シリコン或いは非晶質シリコン膜を作成し、該シリ
コン膜をエネルギビームアニール等によって単結晶化し
て回路素子と作シ込むための基板としている。しかし、
上記第２図（ａ）に示したように半導体基板表面の凹凸
に対応する凹凸が出現している絶縁膜２３上に、上部半
導体層を堆積することは以後の素子製造作業を非常に困
難にし、また装置の信頼性も損われる惧れがある。

従来から行われている平坦化の方法は、第２図（ｂ）に
示すように、凹凸が出現した絶縁膜２３上にホトレジス
ト等の有機膜２４を塗布し、次に該有機膜２４を、絶縁
膜２３と有機膜２４の両者を等速でエツチングする条件
と設定して全面エツチングする。上記有機膜２４を塗布
した過程で、有機膜２４０表面は絶縁膜２３の表面に比
べて表面の凹凸は均らされたものになっており、従って
次に全面を等速エツチングすることによって絶縁膜２３
側に有機膜２４の表面が転写され、第２図（ｃ）に示す
ように比較的平坦化した絶縁膜をもつ半導体を得る。

第３図（ａ）・（ｂ）に示した工程は半導体基板表面を
ア 平坦化するための第２の方法で、パイ学ヌ・スパッタ法
と呼ばれている。即ち、第３図（ａ）に示すように回路
を作り込んだ半導体基板３１は、回路要素間をＡｌやポ
リシリコン等の導電体３２で電気的に接続しである。次
にバイアス・ヌパッタ装置にて、上記半導体基板３１上
に絶縁膜３３をスパッタ法で形成する際、半導体基板側
にも高周波電力を印加し自己バイアスによるスパッタ効
果’（利用して、第３図ら）に示すように比較的平坦化
した絶縁膜をもつ半導体を得る。

第３の平坦化方法として、無機塗布膜による平坦化が挙
げられる。上記第１、第２の方法と同様に、回路を作シ
込んだ半導体基板は回路要素間をＡｅやポリシリコン等
の導電体で電気的に接続しである。電気的接続した半導
体基板全体にシリカ・フィルム等の無機シリコン化合物
をスピンナで塗布し、これを熱処理によって絶縁膜とし
て安定な状態にして、急峻な段差が緩和された半導体を
得る。

〈発明が解決しようとする問題点〉 上記Ｗ！Ｊ１の平坦化方法による場合、絶縁膜上に塗布
した有機膜は、微細パターンが全面に分布している状態
では微細な凹部はほとんど出現せず、平坦化される。し
かし、パターンが途切れたり粗大パターンの部分では有
機膜表面にも下地の形状が出現して平坦化されず、また
パターン寸法の違いにより平坦化精度が異なる等平坦化
精度がパターン寸法に依存する。したがって、１００μ
ｍ以上のパターン寸法をもつ場合、上記第１の平坦化方
法での完全な平担化は困難である。これらの問題は特願
昭５７−２２３０５７により大幅に改善されているもの
の、下地パターン寸法の影響を完全に押えることは困難
である。

上記第２の平坦化方法による場合、膜形成とエツチング
とを同時進行させ凸部のエツチングレートの速いことを
利用して平坦化するのであるが、膜形成速度が極めて低
くパターン寸法が大きくなるにつれて平坦化処理時間が
長くなるため、実用上パターン寸法の大きなものについ
ては平坦化は困難である。

また上記第３の平坦化方法による場合、無機膜は有機膜
に比べ厚膜化が困難なため、微細化によって例えば第１
層配線間の溝の平坦化効果が不十分となって、第２層配
線の断線や短絡を発生させることがある。また、たとえ
複数回塗布などによシ厚膜化しても、上記他の平坦化方
法と同様にパターン寸法依存性の問題を避けることは不
可能である。更に、厚膜化した無機塗布膜は熱処理工程
時にクラックが生じ易いといの問題もある。

〈問題点を解決するための手段〉 本発明は上述する問題を解決するためになされたもので
、電気的に接続した半導体基板の全面に被着した絶縁膜
のパターン凸部を予め選択的にエツチング除去し、残留
した突起部のみを平坦化の対象とする平坦化方法を提供
するものである。

〈作　用〉 上述の如く、絶縁膜のパターン凸部を予め選択的にエツ
チング除去し、残留した突起部のみを平坦化の対象とし
てひき続き従来の平坦化処理を行なうと、半導体表面の
凹凸が微細に分布している状態から電に分布している状
態或いは粗大パターンに到るまでパターン形状に拘わら
ず平坦化することができるため、最終表面形状はパター
ン寸法の影響を受けない平坦化精度の高いものとなる。

〈実施例〉 第１図（ａ）〜（ｅ）は本発明による一実施例の工程を
説明するための断面図である。第１図（ａ）に示すよう
に半導体基板１に回路要素を作シ込むと共に、各回路要
素間を導電体２によって電気的接続し、表面を絶縁膜３
で被う。この状態で絶縁膜３の表面には、下地となって
いる半導体基板１に導電体２等によって凹凸が生じてい
るため、それに対応した凹凸が生じている。次に絶縁膜
３を被着した半導体基板表面に第１図（ａ）のようにホ
トレジスト膜４を塗布する。該ホトレジスト膜４につい
て導電体２と逆のパターンを有するマスクを用いてリン
グラフィを実施して導電体２上のホトレジスト膜を除去
し、レジストパターン４ａを形成する（第１図（ｂ））
。次に導電体２上の上記リングラフィによって露出した
絶縁膜３をエツチング除去した後、レジストパターン４
ａｔ除去する（第１図（Ｃ））。この時導電体２のパタ
ーン周縁に相当する部分では、絶縁膜３が導電体２上の
高い位置から半導体基板１上の低い位置に変化している
ために。

この変化部分が突起状に残留する。生じた絶縁膜突起部
のパターン寸法Ｗは導電体２等の膜厚に依存するが、膜
厚が均一に作製された半導体基板上ではウェハ１全ての
パターンに対して一定値が得られる上、その絶対値は極
めて小さいものとなる。

このため、平坦化を行なう上でパターン寸法の大小に関
する問題がなくなるものである。

上記の如く導電体間を絶縁物で埋め込む場合以外に導電
体上にも絶縁膜を形成する場合、半導体基板及び導電体
表面に第１図（ａ）よシ大きい膜厚で絶縁膜を被着させ
、前記絶縁膜上に導電体の逆パターンにて被着させたホ
トレジストをマスクとして絶縁膜をエツチングする際、
所望する絶縁膜膜厚に達した時にエツチングを終了する
とよい。

この後、例えばエッチパック法を採シ第１図（ｄ）に示
すように基板表面全体に有機膜５を塗布する。

導電体２と絶縁膜３の有機膜５との接触面は、上記第１
図（ａ）〜（ｃ）に示した工程によシ絶縁膜突起部の微
小でパターン寸法の等しい段差以外は平坦化されている
ため、有機膜表面は全域にわたって平坦になる。次に有
機膜５と絶縁膜３とを等速エツチングする条件で全面エ
ツチングする。有機膜５の表面は既に平坦化されている
ため、エツチングが進む過程で絶縁膜の突起部もまた有
機膜と同様に削り取られ、処理後のエツチング面は、第
１図（；（ｅ）に示すように半導体表面の凹凸に拘わら
ず有機膜５の表面が転写され、平坦になる。

特に導電体上を被う絶縁膜は、導電体上でほぼ全域に亘
って等しい膜厚になり、例えば多層配線のための上部導
電体を堆積しても局部的な絶縁膜厚の変化を防ぎ、リー
クや絶縁破壊の発生を防止する。

平坦な表面をもつ絶縁膜上に導電体パターンを形成して
多層配線構造の半導体装置とし、或いは非晶質シリコン
或いは多結晶シリコン膜を堆積し、レーザーアニール等
によって単結晶化して積層集積回路素子用の半導体基板
とする。

第１図（ａ）〜（Ｃ）より後の工程は、上記エッチバッ
ク法のみならず、従来の他の平坦化方法も適用できる。

本発明を絶縁膜のみならず導電膜にも適用し、平坦化さ
れた導電膜を各能動層間に挿入して導電体バッファ膜と
することによシ、能動層間の電気的干渉を防ぐことがで
き、また２層目以後のＳＯＩ形成時にヒートシンクの役
割を果たすことができる。

〈効　果〉 以上本発明によれば、半導体基板全面にわたって高度に
平坦化することができ、導電体間の溝や導電体等の凸部
上における絶縁膜の膜厚が導電体等のパターンサイズに
拘わらず均一になるため、積層膜のストレスを低減でき
、多層配線の層間絶縁膜等として利用しても局部的な絶
縁破壊を招くこともない。また平坦化の前半工程に本発
明を採用し、後半工程に従来の技術を用いることができ
平坦化方法である。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明による一実施例の工程を
説明するための断面図、第２図（ａ）〜（ｃ）は従来の
平坦化方法であるエッチバック法を説明するための断面
図、第３図（ａ）・（ｂ）は従来の平坦化方法であるバ
イアス・スパッタ法を説明するための断面図である。 １：半導体基板　２：導電体　３：絶縁膜４：ホトレジ
スト［４ａニレジストパターン５：有機膜 代理人　弁理士　　杉　山　毅　至（他１名）１′ 第１図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板表面に生じた凹凸を平坦化する方法にお
   いて、 導電体等によって表面に凹凸が生じている半導体表面に
   、平坦化されるべき絶縁膜を形成する工程と、該絶縁膜
   上にホトレジストを塗布する工程と、該レジストを前記
   凹部パターンにパターニングする工程と、該レジストパ
   ターンをマスクとして上記凸部パターン周縁の前記絶縁
   膜に凸部パターン膜厚に相当する突部を形成するエッチ
   ング工程とを予め施し、上記絶縁膜の突起部に平坦化を
   行なうことにより、平坦な表面をもつ絶縁膜を形成する
   ことを特徴とする半導体装置の平坦化方法。