JPH0211092A

JPH0211092A - 非標準信号検出回路

Info

Publication number: JPH0211092A
Application number: JP63159180A
Authority: JP
Inventors: Hideaki Oki; 英明黄木; Toshiyuki Kurita; 俊之栗田; Takashi Terada; 寺田　俊
Original assignee: Hitachi Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Priority date: 1988-06-29
Filing date: 1988-06-29
Publication date: 1990-01-16
Anticipated expiration: 2011-10-02
Also published as: JP2539492B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、テレビジョン受信機の信号処理回路に係り、
特に、ＶＤＰ　（ビデオディスクプレーヤ）などの特殊
再生信号のような、ＮＴＳＣ信号と異なる、いわゆる非
標準信号を検出する非標準信号検出回路に関する。

〔従来の技術〕

現行放送方式であるＮＴＳＣ信号に対し、テレビジョン
受信機側の信号処理により、高画質化を狙うディジタル
テレビジョン受信機の信号処理技術について種々方式が
、論じられている。かかる信号処理技術のうち、時空間
信号処理技術による高画質化処理では、バースト信号の
位相がフレーム間、または、フィールド間で常に所定の
関係にあることを利用している。このため、かかるバー
スト信号の位相関係が失なわれている。いわゆる非標準
信号に対しては、上記時空間処理による効果が得られず
に画質劣化を招く可能性が生じる。

そこで、標準信号、非標準信号の検出回路を設けること
により、それぞれの信号に最適な高画質化信号処理を施
こすようにした技術が提案されている（特開昭６２−２
９１２８２号公報）。

また、非標準信号のうち１例えば、家庭用ＶＤＰにおい
て、特殊再生（静止画再生９倍速再生、スロー再生など
）により再生された信号などはバースト信号位相が不連
続となった非標準信号である。このバースト信号位相の
不連続となる信号に対しても非標準信号と検出する検出
回路が必要となる。このような検出回路としては、［出
願番号２１８６０２６９０Ｊで提案されているが、以下
、これを第６図により説明する。なお、同図において、
１０１はパーストゲートパルスの入力端子、１０２はバ
ースト信号の入力端子、１０３は位相比較回路、１０４
はＬＰＦ　（ローパスフィルタ）、１０５はＶＣＯ（電
圧制御形発振回路）。

１０６．１０７はゲート回路、１０８，１０９はＰ／Ｈ
（尖頭値保持）回路、１１０は比較回路、１１１は積分
回路、１１２は制御信号発生回路。

１１３は水平同期パルスの入力端子、１１４は垂直同期
パルスの入力端子、１１５は出力端子である。

同図において１位相比較回路１０３、ＬＰＦ１０４、Ｖ
ＣＯ１０５から成ルＰ　Ｌ　Ｌ　／Ｌ／−ブは、従来よ
りあるテレビジョン受信機のＡＰＣＰ２Ｏ７る。このＡ
ＰＣＰ２Ｏ７１位相比較回路１０３へ入力される２信号
、すなわち、入力端子１０１からのバースト信号とＶＣ
：０１０５の発振出力信号（クロック信号）とが互いに
９０’の位相差を保ってロックする動作が行なわれる。

このＡＰＣ回路内の位相比較回路１０３の出力信号は、
ＶＤＰの特殊再生信号などのバースト信号の位相が不連
続となる信号が入力端子１０２に入力されると、その不
連続点において大きく乱れる。これは、ＶＤＰの特殊再
生では、垂直帰線消去期間で読取リスポットのトラック
ジャンプがあるためである。その後、ＡＰＣＰ２Ｏ７る
位相周期　動作により、再びロック位相の状態に戻るた
め、映像期間では元の最大値で安定する。従って、垂直
帰線消去期間と映像期間で、この位相検出信号を比較す
れば非標準信号の検出が可能である。

ゲート回路１０６，１０７．Ｐ／Ｈ回路１０８゜１０９
および比較回路１１０がこの検出回路を構成している。

すなわち、ゲート回路１０６は、制御信号発生回路１１
２からの制御パルスにより。

映像期間の所定期間ゲートを開き、ＬＰＦ１０４の位相
検出信号を通す、Ｐ／Ｈ回路１０８はゲート回路１０６
からの位相検出信号の尖頭値、予め設定された固定基準
値を保持する。一方、ゲート回路１０７は、制御信号発
生回路１１２からの他の制御パルスにより、垂直帰線消
去期間ゲートを開いてＬＰＦ１０４の位相検出信号を通
し、Ｐ／Ｈ回路１０９はこの位相検出信号の尖頭値を保
持する。

Ｐ／Ｈ回路１０８．１０９で保持された値はそれぞれ尖
頭値信号として比較回路１１０に入力される。ここで、
入力端子１０２からのバースト信号の位相が連続であれ
ば、Ｐ／Ｈ回路１０８゜１０９からの尖頭値信号はそれ
ぞれ同一の最大値が入力されるが、不連続によりＡ２０
回路が非同期状態となっていれば、Ｐ／Ｈ回路１０９か
らの尖頭値信号は、この最大値以下の値となっている。

そこで、比較回路１１０では、制御信号発生回路１１２
からの比較パルス期間に１両者の尖頭値信号の一致、不
一致の判別が行なわれ、その比較結果パルスが出力され
る。

このようにして標準信号、非標準信号の判別が行なわれ
るが、そらに、非標準信号であってもＡＰＣ検波電圧の
乱れが毎垂直走査周期に発生するとは限らないため、上
記判別結果は更に積分手段１１１に与えられ、入力信号
が変わらない限り一定な非標準信号の検出結果が得られ
る。

〔発明が解決しようとする課題〕

しかしながら、上記従来技術には次のような問題がある
。

まず、第１に、位相比較回路１０３はＡ２０回路を構成
するものである。このために、フィルタ１０４により平
滑化された位相比較回路１０３からの出力の位相検出特
性（位相比較回路１０３に入力されるバースト信号とク
ロック信号の位相差に対する位相比較出力値の特性）は
第７図（ａ）に示すごとき波形となる。この波形の出力
が比較回路１１０に入力され、所定の判定値（Ｖ　ｗお
よびＶＬ）との大小を比較することにより、標準信号、
非標準信号の検出を行なう、この比較回路１１０の出力
の波形を第７図（ｂ）に示す、同図において、φ□およ
びφ３は標準信号を検出しており、φ２およびφ、は非
標準信号を検出したことになる。今、仮に、Ａ２０回路
のロック位相を＋９０°とすれば、φ３は標準信号時の
比較出力を得ているが、このロック位相に対して１８０
°の位相差をもつφ１はバースト信号の不連続時に生じ
る位相であるため、非標準信号を検出することが望まし
い、しかし、前述のごとく、第６図に示す構成の検出方
式では、このφ１を標準信号として誤検出する。

以上のように、Ａ２０回路のロック位相に対して１８０
°異なるバースト信号が入力された場合に対する検出に
ついて配慮がされておらず、誤検出する可能性が生じる
という問題があった。

第２に、第６図では、ゲート回路１０６，１０７は１垂
直走査期間中の所定期間ＬＰＦ１０４の出力を通し、夫
々の尖頭値をＰ／Ｈ回路１０８゜１０９で保持するよう
にしている。そこで、いま、第８図（ａ）に示すように
、バースト信号の不連続点Ｎｌ、Ｎ２でＬＰＦ１０４の
出力に乱れが生じた場合、ゲート回路１０７が開く期間
（第８図（ｂ））にこの不連続点Ｎｌ、Ｎ２が入れば、
比較回路１１０からこれに応じた出力（第８図（Ｃ））
が得られ、非標準信号の検出が可能である。しかし、不
連続点Ｎ２のように、非標準信号であっても、そのバー
スト信号の位相の不連続点がゲート回路１０７が閉じて
いる期間にある場合には、この非標準信号を検出するこ
とは不可能となる。

以上のように、１垂直走査期間中の所定期間以外に生じ
るバースト信号の不連続点に対する検出について配慮が
されておらず、誤検出する可能性が生じるという問題が
あった。

本発明の目的は、かかる問題点を解消し、非標準信号を
常に確実に検出することができるようにした非標準信号
検出回路を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために１本発明は、第１に、Ａ２０
回路のｖＣＯから出力されるクロック信号を所定量移相
する移相手段と、該移相手段の出力クロック信号と入力
バースト信号とを位相比較する位相比較手段と、該位相
比較手段の出力信号を平滑するフィルタ手段と、垂直走
査期間毎の所定期間での該フィルタ手段の出力信号の所
定値を保持する第１の保持手段と、所定の基準値を保持
する第２の保持手段と、該第１．第２の保持手段の出力
信号を比較する比較手段と、該比較手段の出力信号の積
分して検出信号を生成する積分手段とを設ける。

該第２の保持手段で保持される基準値は、前記所定期間
以外の所定期間での該フィルタ手段の出力信号の所定値
、もしくは予め設定された固定値とする。

また、本発明は、第２に、ＡＰＣ回路のＶＣＯから出力
されるクロック信号と入力バースト信号とを位相比較す
る位相比較手段と、該位相比較手段の出力信号を平滑す
るフィルタ手段と、該フィルタ手段の出力信号を所定の
基準値とを比較する比較手段と、該比較手段の出力信号
を積分して検出信号を生成する積分手段とを設ける。

該位相比較手段、さらには該フィルタ手段は。

該ＡＰＣ回路における位相比較手段、フィルタ手段とす
る。

〔作用〕

第１に、移相手段によって位相比較手段に入力されるク
ロック信号と入力バースト信号の位相差を９０＠とする
ことにより、ＡＰＣ回路が位相ロック時、フィルタ手段
の出力信号は、＋または−の最大電圧となる。いま、仮
に十電圧最大とすると、入力されるバースト信号の位相
が位相ロック時の位相に対して１８０°の位相差をもつ
場合、このフィルタ手段の出力信号は一電圧最大となる
。

よって、比較手段において、１８０”の位相差をもつ入
力バースト信号に対しても容易に非標準信号を検出する
ことが可能となり、誤検出することがない。

第２に、フィルタ手段の出力信号と所定の基準値とを、
ゲート手段および保持手段を介することなく、そのまま
比較手段に入力することにより。

任意の時間における位相検出電圧の変化状態を比較する
ことができる。よって、常に非標準信号を検出すること
が可能となり、誤検出することがない。

【実施例〕

以下１本発明の実施例を図面によって説明する。

第１図は本発明による非標準信号検出回路の一実施例を
示すブロック図であって、１１６は９０’移相器、１１
７は位相比較回路、１１８はＬＰＦであり、第６図に対
応する部分に同一符号をつけて重複する説明は省略する
。

同図において１位相比較回路１０３．ＬＰＦ１０４、Ｖ
ＣＯ１０５からなるＡＰＣ回路では、入力端子１０２か
らのバースト信号とＶＣＯ１０５が出力するクロック信
号とが互いに９０’の位相差を保ってロックしている。

このロック位相時、ＶＣＯ１０５からのクロック信号は
９０”移相器、１１６で移相され、位相比較回路１１７
で入力端子１０２からのバースト信号と位相比較される
。このために、位相比較回路１１７へ入力されるバース
ト信号と９０°移相器１１６の出力クロック信号は、同
相または逆相となる。この結果、ＬＰＦ１１８で平滑化
された位相比較回路１１７の位相検出信号は、最大値ま
たは最小値となる。ここで、仮に、この位相検出信号が
最大値だとすれば、この位相検出特性は。

第２図（ａ）に示す波形となる。この波形において、ロ
ック位相以外の位相関係となって位相検出信号値が変動
するのは、ＶＤＰの特殊再生信号などが入力された場合
に、入力されたバースト位相が不連続となってしまい、
ＡＰＣ回路が非同期状態となるときである。その後、Ａ
ＰＣ回路による位相同期化動作により、再びロック位相
状態に戻って映像期間では元の最大値に安定する。

ＬＰＦ１１８の出力は、第６図と同様にして、映像期間
内の所定期間ゲート回路１０６で抽出されてその尖頭値
がＰ／Ｈ回路１０８で保持され、また、垂直帰線消去期
間ゲート回路１０７で抽出されてその尖頭値がＰ／Ｈ回
路１０９で保持され、Ｐ／Ｈ回路１０８，１０９の尖頭
値信号が比較回路１１０で比較される。

ここで、バースト信号の位相が連続であれば。

Ｐ／Ｈ回路１０８．１０９からの尖頭値信号はそれぞれ
第２図（ａ）に示す波形の最大値が入力されるが、バー
スト信号の不連続によりＡＰＣ回路が非同期状態となっ
ていれば、Ｐ／Ｈ回路１０９からの尖頭値信号は、第２
図（ａ）に示す波形の最大値以下の値が入力される。

そこで、比較回路１１０では、制御信号発生回路１１２
からの比較パルス期間に両者の尖頭値信号の一致、不一
致の判別が行なわれ、その比較結果を表わすパルスが出
力される。また、比較回路１１０において、Ｐ／Ｈ回路
１０８に保持された尖頭値よりも低く、かつこれに連動
した任意のスレショールド電圧を形成し、このスレショ
ールド電圧とＰ／Ｈ回路１０９の尖頭値信号とを比較す
ることにより、比較検出の位相余裕をもたせることも可
能である。第２図（ｂ）はＰ／Ｈ回路１０８の尖頭値Ｖ
■ａｘ時のスレシ五−ルド電圧をＶｔｎとしたときのＰ
／Ｈ回路１０９の尖頭値信号との比較出力を示したもの
である。ここで、比較パルス期間は１例えば、１フイー
ルドの終り近くの所定時間として選ぶことにより、同一
フィールド内の値同士を比較することができる。

以上の検出動作は毎フィールド毎に行われるが。

入力映像信号が非標準信号であっても毎フィールド毎に
バースト位相が不連続となるとは限らない（ＶＤＰの静
止再生は２フイールドに１回の割合）ので、比較回路１
１０の比較結果をそのまま非標準信号の判定結果とする
ことはできない。そこで比較回路１１０の後段に積分回
路１１１を接続し、精度よく非標準信号の検出を行なわ
せる。

なお、第１図においては、９０＠移相手段として９０°
移相回路１１６を用いているが、他の手段として、ＶＣ
Ｏ１０５の発振周波数をバースト信号周波数の整数倍に
選び、この高次発振するＶＣＯ１０５の出力と位相比較
器１０３，１１７の入力間に前記整数倍の値の分周期器
を設け、この分周期過程において、９０”の位相差をも
たせる手段が使用される。

また、第１図においては、垂直帰線消去期間と映像期間
の位相検出信号の尖頭値どうしを比較しており、このと
きの比較基準としてＡＰＣ回路が安定動作している映像
期間の位相検出信号を用いているが、もちろん、上記基
準値として適当な値の固定値を用いることも可能である
。

従来技術では、第７図（ｂ）で説明したように、ロック
位相に対して反転したバースト信号が入力した場合、φ
□の位相範囲において非標準信号検出が不可能であった
が、この実施例では、第２図（ｂ）に示すごとく、φ、
の位相範囲においても確実に非標準信号検出が可能とな
る効果がある。

第３図は本発明による非標準信号検出回路の他の実施例
を示すブロック図であって、６０１は基準電圧発生回路
であり、第１図に対応する部分には同一符号をつけてい
る。

同図において１位相比較回路１１７では、入力端子１０
２からのバースト信号とＶＣＯ１０５の出力クロック信
号とが比較される。したがって、この位相比較回路１１
７の出力はＡＰＣ回路の位相比較回路１０３の出力と同
一であるから、位相比較回路１１７の出力を平滑したＬ
ＰＦ１１８の出力である位相検出信号は、第８図（ａ）
と同様な波形となる。これを第５図（ａ）に示す６基準
電圧発生回路６０１では、ＡＰＣ回路が同期状層にある
時の安定な電圧値に対して所定の基準値。

または、予め設定された固定値の加算、および減算した
電圧値を発生する。比較器１１０では、ＬＰＦ１１８出
力信号（第５図（α））と基準電圧発生回路６０１の出
力電圧とを入力とし、大小比較しバースト信号の不連続
点を検出して検出結果を出力する。この比較器１１０の
出力波形を第５図（ｂ）に示す、さらに、この比較器１
１０の出力は積分回路１１０に入力され、この積分回路
１１０で積分して非標準検出信号を得る。

この実施例では、ＬＰＦ１１８の入力信号として位相比
較回路１１７の出力を用いているが、他の手段として、
位相比較回路１０３の出力を用いることも可能である。

また、この実施例では、比較器１１０の１人力としてＬ
ＰＦ１１８の出力を用いているが、他の手段として、Ｌ
ＰＦ１０４の出力を用いることも可能である。

この実施例では、第１図で示した実施例における制御信
号発生回路１１２および制御信号が不要となり、システ
ムを簡素化できる。よってアナログ回路構成により実現
することが容易であり、アナログ集積回路（アナログＬ
Ｃ）化するのに適した回路構成となっている。第４図に
、アナログＬＣ化を考えた場合の実際回路の一例を示す
、以下、この第４図を説明する０位相比較回路１１７は
乗算回路により構成している。ＬＰＦ１１８は、抵抗Ｒ
６１１とコンデンサＣ６０１により１次のＬＰＦを構成
している。基準電圧発生回路６０１は２つの部分６０１
Ａ、６０１Ｂからなり、部分６０１ＡでＡＰＣ回路が同
期状態にあるときの安定した電圧Ｖｒを作り、部分６０
１Ｂでは、この電圧Ｖｒを中心電圧とし、抵抗Ｒ６１７
，Ｒ６１８へ流す電流により、加算および減算した電圧
を発生させる。また、抵抗Ｒ６１７，Ｒ６１８へ流す電
流は、検出感度調整用電圧Ｖｃによって可変とすること
も可能である。比較器１１０では。

ＬＰＦ１１８の出力と基準電圧発生回路６０１の出力を
入力とし、大小比較してその結果を出力する。

この実施例によれば、従来技術では、第８図で説明した
ように、垂直帰線消去期間以外で発生したバースト信号
の不連続点Ｎ２を検出することが不可能であったが、第
５図に示すごとく、任意の時間に発生したバースト信号
の不連続点を検知して非標準信号を検出することが可能
となる効果がある。また、合わせて、システムを簡素化
できるという効果もある。

〔発明の効果〕

以上説明したように１本発明によれば、バースト信号が
不連続となった場合のいかなる位相差においてもバース
ト信号の不連続点を検出することが可能となるため、非
標準信号検出の検出精度を高めることが可能となり、誤
動作を抑圧するという効果がある。

また１本発明によれば、垂直走査期間中のどの期間にお
いても、バースト信号の不連続点を検出することが可能
となるため、規格以外の期間におけるバースト信号の不
連続点も検知することができ、誤動作を抑圧することが
可能となる。さらに。

制御回路の削除が可能となり、システムの簡略化が可能
となるなどの効果がある。

【図面の簡単な説明】

第１図は本発明による非標準信号検出回路の一実施例を
示すブロック図、第２図はこの実施例の動作説明図、第
３１！ｌは本発明による非標準信号検出回路の他の実施
例を示すブロック図、第４図はこの実施例の実際の回路
構成の一例を示す回路図。第５図は第３図の各部の信号を示す波形図、第６図は従
来の非標準信号検出回路の一例を示すブロック図、第７
図はこの従来例の動作説明図、第８図は第６図の各部の
信号を示す波形図である。１０２・・・バースト信号の入力端子、１０３・・・位
相比較回路、１０４・・・ローパスフィルタ、１０５・
・・電圧制御形発振回路、１０６，１０７・・・ゲート
回路、１０８，１０９・・・尖頭値保持回路、１１０・
・・比較回路、１１２・・・制御信号発生回路、１１５
・・・出力端子、１１６・・・９０°移相器、１１７・
・・位相比較回路、１１８・・・ローパスフィルタ。勇　１　図ＶＪ２　　図第３図第４図（Ｃ）＋　７７第回第図

Claims

【特許請求の範囲】１、入力ズースト信号に位相ロックして動作するＡＰＣ
回路を備えた非標準信号検出回路において、該ＡＰＣ回
路の周波数可変形発振回路から出力されるクロック信号
を所定量移相する移相手段と、該移相手段の出力クロッ
ク信号と該入力バースト信号を位相比較する位相比較手
段と、該位相比較手段の出力信号を平滑するフィルタ手
段と、垂直走査期間毎の所定期間での該フィルタ手段の
出力信号の所定値を保持する第１の保持手段と、所定の
基準値を保持する第２の保持手段と、該第１、第２の保
持手段の出力信号を比較し大小を判別する比較手段と、
該比較手段の出力信号を積分して検出信号を生成する積
分手段とを設けたことを特徴とする非標準信号検出回路
。２、請求項１において、前記第２の保持手段で保持され
る基準値は、前記所定期間以外の所定期間での前記フィ
ルタ手段の出力信号の所定値であることを特徴とする非
標準信号検出回路。３、請求項１において、前記第２の保持手段で保持され
る基準値は、予め設定された固定値であることを特徴と
する非標準信号検出回路。４、入力バースト信号に位相ロックして動作するＡＰＣ
回路を備えた非標準信号検出回路において、該ＡＰＣ回
路の周波数可変形発掘回路から出力されるクロック信号
と該入力バースト信号を位相比較する位相比較手段と、
該位相比較手段の出力信号を平滑するフィルタ手段と、
該フィルタ手段の出力信号と所定の基準値とを比較する
比較手段と、該比較手段の出力信号を積分して検出信号
を生成する積分手段とを設けたことを特徴とする非標準
信号検出回路。５、請求項４において、前記位相比較手段は前記ＡＰＣ
回路の位相比較手段であることを特徴とする非標準信号
検出回路。６、請求項５において、前記フィルタ手段は前記ＡＰＣ
回路のフィルタ手段であることを特徴とする非標準信号
検出回路。