JPH0211092A - 非標準信号検出回路 - Google Patents
非標準信号検出回路Info
- Publication number
- JPH0211092A JPH0211092A JP63159180A JP15918088A JPH0211092A JP H0211092 A JPH0211092 A JP H0211092A JP 63159180 A JP63159180 A JP 63159180A JP 15918088 A JP15918088 A JP 15918088A JP H0211092 A JPH0211092 A JP H0211092A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- output
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 55
- 238000009499 grossing Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 2
- 238000009412 basement excavation Methods 0.000 claims 1
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 108700004914 Ac-Nal(1)-Cpa(2)-Pal(3,6)-Arg(5)-Ala(10)- LHRH Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビジョン受信機の信号処理回路に係り、
特に、VDP (ビデオディスクプレーヤ)などの特殊
再生信号のような、NTSC信号と異なる、いわゆる非
標準信号を検出する非標準信号検出回路に関する。
特に、VDP (ビデオディスクプレーヤ)などの特殊
再生信号のような、NTSC信号と異なる、いわゆる非
標準信号を検出する非標準信号検出回路に関する。
現行放送方式であるNTSC信号に対し、テレビジョン
受信機側の信号処理により、高画質化を狙うディジタル
テレビジョン受信機の信号処理技術について種々方式が
、論じられている。かかる信号処理技術のうち、時空間
信号処理技術による高画質化処理では、バースト信号の
位相がフレーム間、または、フィールド間で常に所定の
関係にあることを利用している。このため、かかるバー
スト信号の位相関係が失なわれている。いわゆる非標準
信号に対しては、上記時空間処理による効果が得られず
に画質劣化を招く可能性が生じる。
受信機側の信号処理により、高画質化を狙うディジタル
テレビジョン受信機の信号処理技術について種々方式が
、論じられている。かかる信号処理技術のうち、時空間
信号処理技術による高画質化処理では、バースト信号の
位相がフレーム間、または、フィールド間で常に所定の
関係にあることを利用している。このため、かかるバー
スト信号の位相関係が失なわれている。いわゆる非標準
信号に対しては、上記時空間処理による効果が得られず
に画質劣化を招く可能性が生じる。
そこで、標準信号、非標準信号の検出回路を設けること
により、それぞれの信号に最適な高画質化信号処理を施
こすようにした技術が提案されている(特開昭62−2
91282号公報)。
により、それぞれの信号に最適な高画質化信号処理を施
こすようにした技術が提案されている(特開昭62−2
91282号公報)。
また、非標準信号のうち1例えば、家庭用VDPにおい
て、特殊再生(静止画再生9倍速再生、スロー再生など
)により再生された信号などはバースト信号位相が不連
続となった非標準信号である。このバースト信号位相の
不連続となる信号に対しても非標準信号と検出する検出
回路が必要となる。このような検出回路としては、[出
願番号218602690Jで提案されているが、以下
、これを第6図により説明する。なお、同図において、
101はパーストゲートパルスの入力端子、102はバ
ースト信号の入力端子、103は位相比較回路、104
はLPF (ローパスフィルタ)、105はVCO(電
圧制御形発振回路)。
て、特殊再生(静止画再生9倍速再生、スロー再生など
)により再生された信号などはバースト信号位相が不連
続となった非標準信号である。このバースト信号位相の
不連続となる信号に対しても非標準信号と検出する検出
回路が必要となる。このような検出回路としては、[出
願番号218602690Jで提案されているが、以下
、これを第6図により説明する。なお、同図において、
101はパーストゲートパルスの入力端子、102はバ
ースト信号の入力端子、103は位相比較回路、104
はLPF (ローパスフィルタ)、105はVCO(電
圧制御形発振回路)。
106.107はゲート回路、108,109はP/H
(尖頭値保持)回路、110は比較回路、111は積分
回路、112は制御信号発生回路。
(尖頭値保持)回路、110は比較回路、111は積分
回路、112は制御信号発生回路。
113は水平同期パルスの入力端子、114は垂直同期
パルスの入力端子、115は出力端子である。
パルスの入力端子、115は出力端子である。
同図において1位相比較回路103、LPF104、V
CO105から成ルP L L /L/−ブは、従来よ
りあるテレビジョン受信機のAPCP2O7る。このA
PCP2O71位相比較回路103へ入力される2信号
、すなわち、入力端子101からのバースト信号とVC
:0105の発振出力信号(クロック信号)とが互いに
90’の位相差を保ってロックする動作が行なわれる。
CO105から成ルP L L /L/−ブは、従来よ
りあるテレビジョン受信機のAPCP2O7る。このA
PCP2O71位相比較回路103へ入力される2信号
、すなわち、入力端子101からのバースト信号とVC
:0105の発振出力信号(クロック信号)とが互いに
90’の位相差を保ってロックする動作が行なわれる。
このAPC回路内の位相比較回路103の出力信号は、
VDPの特殊再生信号などのバースト信号の位相が不連
続となる信号が入力端子102に入力されると、その不
連続点において大きく乱れる。これは、VDPの特殊再
生では、垂直帰線消去期間で読取リスポットのトラック
ジャンプがあるためである。その後、APCP2O7る
位相周期 動作により、再びロック位相の状態に戻るた
め、映像期間では元の最大値で安定する。従って、垂直
帰線消去期間と映像期間で、この位相検出信号を比較す
れば非標準信号の検出が可能である。
VDPの特殊再生信号などのバースト信号の位相が不連
続となる信号が入力端子102に入力されると、その不
連続点において大きく乱れる。これは、VDPの特殊再
生では、垂直帰線消去期間で読取リスポットのトラック
ジャンプがあるためである。その後、APCP2O7る
位相周期 動作により、再びロック位相の状態に戻るた
め、映像期間では元の最大値で安定する。従って、垂直
帰線消去期間と映像期間で、この位相検出信号を比較す
れば非標準信号の検出が可能である。
ゲート回路106,107.P/H回路108゜109
および比較回路110がこの検出回路を構成している。
および比較回路110がこの検出回路を構成している。
すなわち、ゲート回路106は、制御信号発生回路11
2からの制御パルスにより。
2からの制御パルスにより。
映像期間の所定期間ゲートを開き、LPF104の位相
検出信号を通す、P/H回路108はゲート回路106
からの位相検出信号の尖頭値、予め設定された固定基準
値を保持する。一方、ゲート回路107は、制御信号発
生回路112からの他の制御パルスにより、垂直帰線消
去期間ゲートを開いてLPF104の位相検出信号を通
し、P/H回路109はこの位相検出信号の尖頭値を保
持する。
検出信号を通す、P/H回路108はゲート回路106
からの位相検出信号の尖頭値、予め設定された固定基準
値を保持する。一方、ゲート回路107は、制御信号発
生回路112からの他の制御パルスにより、垂直帰線消
去期間ゲートを開いてLPF104の位相検出信号を通
し、P/H回路109はこの位相検出信号の尖頭値を保
持する。
P/H回路108.109で保持された値はそれぞれ尖
頭値信号として比較回路110に入力される。ここで、
入力端子102からのバースト信号の位相が連続であれ
ば、P/H回路108゜109からの尖頭値信号はそれ
ぞれ同一の最大値が入力されるが、不連続によりA20
回路が非同期状態となっていれば、P/H回路109か
らの尖頭値信号は、この最大値以下の値となっている。
頭値信号として比較回路110に入力される。ここで、
入力端子102からのバースト信号の位相が連続であれ
ば、P/H回路108゜109からの尖頭値信号はそれ
ぞれ同一の最大値が入力されるが、不連続によりA20
回路が非同期状態となっていれば、P/H回路109か
らの尖頭値信号は、この最大値以下の値となっている。
そこで、比較回路110では、制御信号発生回路112
からの比較パルス期間に1両者の尖頭値信号の一致、不
一致の判別が行なわれ、その比較結果パルスが出力され
る。
からの比較パルス期間に1両者の尖頭値信号の一致、不
一致の判別が行なわれ、その比較結果パルスが出力され
る。
このようにして標準信号、非標準信号の判別が行なわれ
るが、そらに、非標準信号であってもAPC検波電圧の
乱れが毎垂直走査周期に発生するとは限らないため、上
記判別結果は更に積分手段111に与えられ、入力信号
が変わらない限り一定な非標準信号の検出結果が得られ
る。
るが、そらに、非標準信号であってもAPC検波電圧の
乱れが毎垂直走査周期に発生するとは限らないため、上
記判別結果は更に積分手段111に与えられ、入力信号
が変わらない限り一定な非標準信号の検出結果が得られ
る。
しかしながら、上記従来技術には次のような問題がある
。
。
まず、第1に、位相比較回路103はA20回路を構成
するものである。このために、フィルタ104により平
滑化された位相比較回路103からの出力の位相検出特
性(位相比較回路103に入力されるバースト信号とク
ロック信号の位相差に対する位相比較出力値の特性)は
第7図(a)に示すごとき波形となる。この波形の出力
が比較回路110に入力され、所定の判定値(V wお
よびVL)との大小を比較することにより、標準信号、
非標準信号の検出を行なう、この比較回路110の出力
の波形を第7図(b)に示す、同図において、φ□およ
びφ3は標準信号を検出しており、φ2およびφ、は非
標準信号を検出したことになる。今、仮に、A20回路
のロック位相を+90°とすれば、φ3は標準信号時の
比較出力を得ているが、このロック位相に対して180
°の位相差をもつφ1はバースト信号の不連続時に生じ
る位相であるため、非標準信号を検出することが望まし
い、しかし、前述のごとく、第6図に示す構成の検出方
式では、このφ1を標準信号として誤検出する。
するものである。このために、フィルタ104により平
滑化された位相比較回路103からの出力の位相検出特
性(位相比較回路103に入力されるバースト信号とク
ロック信号の位相差に対する位相比較出力値の特性)は
第7図(a)に示すごとき波形となる。この波形の出力
が比較回路110に入力され、所定の判定値(V wお
よびVL)との大小を比較することにより、標準信号、
非標準信号の検出を行なう、この比較回路110の出力
の波形を第7図(b)に示す、同図において、φ□およ
びφ3は標準信号を検出しており、φ2およびφ、は非
標準信号を検出したことになる。今、仮に、A20回路
のロック位相を+90°とすれば、φ3は標準信号時の
比較出力を得ているが、このロック位相に対して180
°の位相差をもつφ1はバースト信号の不連続時に生じ
る位相であるため、非標準信号を検出することが望まし
い、しかし、前述のごとく、第6図に示す構成の検出方
式では、このφ1を標準信号として誤検出する。
以上のように、A20回路のロック位相に対して180
°異なるバースト信号が入力された場合に対する検出に
ついて配慮がされておらず、誤検出する可能性が生じる
という問題があった。
°異なるバースト信号が入力された場合に対する検出に
ついて配慮がされておらず、誤検出する可能性が生じる
という問題があった。
第2に、第6図では、ゲート回路106,107は1垂
直走査期間中の所定期間LPF104の出力を通し、夫
々の尖頭値をP/H回路108゜109で保持するよう
にしている。そこで、いま、第8図(a)に示すように
、バースト信号の不連続点Nl、N2でLPF104の
出力に乱れが生じた場合、ゲート回路107が開く期間
(第8図(b))にこの不連続点Nl、N2が入れば、
比較回路110からこれに応じた出力(第8図(C))
が得られ、非標準信号の検出が可能である。しかし、不
連続点N2のように、非標準信号であっても、そのバー
スト信号の位相の不連続点がゲート回路107が閉じて
いる期間にある場合には、この非標準信号を検出するこ
とは不可能となる。
直走査期間中の所定期間LPF104の出力を通し、夫
々の尖頭値をP/H回路108゜109で保持するよう
にしている。そこで、いま、第8図(a)に示すように
、バースト信号の不連続点Nl、N2でLPF104の
出力に乱れが生じた場合、ゲート回路107が開く期間
(第8図(b))にこの不連続点Nl、N2が入れば、
比較回路110からこれに応じた出力(第8図(C))
が得られ、非標準信号の検出が可能である。しかし、不
連続点N2のように、非標準信号であっても、そのバー
スト信号の位相の不連続点がゲート回路107が閉じて
いる期間にある場合には、この非標準信号を検出するこ
とは不可能となる。
以上のように、1垂直走査期間中の所定期間以外に生じ
るバースト信号の不連続点に対する検出について配慮が
されておらず、誤検出する可能性が生じるという問題が
あった。
るバースト信号の不連続点に対する検出について配慮が
されておらず、誤検出する可能性が生じるという問題が
あった。
本発明の目的は、かかる問題点を解消し、非標準信号を
常に確実に検出することができるようにした非標準信号
検出回路を提供することにある。
常に確実に検出することができるようにした非標準信号
検出回路を提供することにある。
上記目的を達成するために1本発明は、第1に、A20
回路のvCOから出力されるクロック信号を所定量移相
する移相手段と、該移相手段の出力クロック信号と入力
バースト信号とを位相比較する位相比較手段と、該位相
比較手段の出力信号を平滑するフィルタ手段と、垂直走
査期間毎の所定期間での該フィルタ手段の出力信号の所
定値を保持する第1の保持手段と、所定の基準値を保持
する第2の保持手段と、該第1.第2の保持手段の出力
信号を比較する比較手段と、該比較手段の出力信号の積
分して検出信号を生成する積分手段とを設ける。
回路のvCOから出力されるクロック信号を所定量移相
する移相手段と、該移相手段の出力クロック信号と入力
バースト信号とを位相比較する位相比較手段と、該位相
比較手段の出力信号を平滑するフィルタ手段と、垂直走
査期間毎の所定期間での該フィルタ手段の出力信号の所
定値を保持する第1の保持手段と、所定の基準値を保持
する第2の保持手段と、該第1.第2の保持手段の出力
信号を比較する比較手段と、該比較手段の出力信号の積
分して検出信号を生成する積分手段とを設ける。
該第2の保持手段で保持される基準値は、前記所定期間
以外の所定期間での該フィルタ手段の出力信号の所定値
、もしくは予め設定された固定値とする。
以外の所定期間での該フィルタ手段の出力信号の所定値
、もしくは予め設定された固定値とする。
また、本発明は、第2に、APC回路のVCOから出力
されるクロック信号と入力バースト信号とを位相比較す
る位相比較手段と、該位相比較手段の出力信号を平滑す
るフィルタ手段と、該フィルタ手段の出力信号を所定の
基準値とを比較する比較手段と、該比較手段の出力信号
を積分して検出信号を生成する積分手段とを設ける。
されるクロック信号と入力バースト信号とを位相比較す
る位相比較手段と、該位相比較手段の出力信号を平滑す
るフィルタ手段と、該フィルタ手段の出力信号を所定の
基準値とを比較する比較手段と、該比較手段の出力信号
を積分して検出信号を生成する積分手段とを設ける。
該位相比較手段、さらには該フィルタ手段は。
該APC回路における位相比較手段、フィルタ手段とす
る。
る。
第1に、移相手段によって位相比較手段に入力されるク
ロック信号と入力バースト信号の位相差を90@とする
ことにより、APC回路が位相ロック時、フィルタ手段
の出力信号は、+または−の最大電圧となる。いま、仮
に十電圧最大とすると、入力されるバースト信号の位相
が位相ロック時の位相に対して180°の位相差をもつ
場合、このフィルタ手段の出力信号は一電圧最大となる
。
ロック信号と入力バースト信号の位相差を90@とする
ことにより、APC回路が位相ロック時、フィルタ手段
の出力信号は、+または−の最大電圧となる。いま、仮
に十電圧最大とすると、入力されるバースト信号の位相
が位相ロック時の位相に対して180°の位相差をもつ
場合、このフィルタ手段の出力信号は一電圧最大となる
。
よって、比較手段において、180”の位相差をもつ入
力バースト信号に対しても容易に非標準信号を検出する
ことが可能となり、誤検出することがない。
力バースト信号に対しても容易に非標準信号を検出する
ことが可能となり、誤検出することがない。
第2に、フィルタ手段の出力信号と所定の基準値とを、
ゲート手段および保持手段を介することなく、そのまま
比較手段に入力することにより。
ゲート手段および保持手段を介することなく、そのまま
比較手段に入力することにより。
任意の時間における位相検出電圧の変化状態を比較する
ことができる。よって、常に非標準信号を検出すること
が可能となり、誤検出することがない。
ことができる。よって、常に非標準信号を検出すること
が可能となり、誤検出することがない。
以下1本発明の実施例を図面によって説明する。
第1図は本発明による非標準信号検出回路の一実施例を
示すブロック図であって、116は90’移相器、11
7は位相比較回路、118はLPFであり、第6図に対
応する部分に同一符号をつけて重複する説明は省略する
。
示すブロック図であって、116は90’移相器、11
7は位相比較回路、118はLPFであり、第6図に対
応する部分に同一符号をつけて重複する説明は省略する
。
同図において1位相比較回路103.LPF104、V
CO105からなるAPC回路では、入力端子102か
らのバースト信号とVCO105が出力するクロック信
号とが互いに90’の位相差を保ってロックしている。
CO105からなるAPC回路では、入力端子102か
らのバースト信号とVCO105が出力するクロック信
号とが互いに90’の位相差を保ってロックしている。
このロック位相時、VCO105からのクロック信号は
90”移相器、116で移相され、位相比較回路117
で入力端子102からのバースト信号と位相比較される
。このために、位相比較回路117へ入力されるバース
ト信号と90°移相器116の出力クロック信号は、同
相または逆相となる。この結果、LPF118で平滑化
された位相比較回路117の位相検出信号は、最大値ま
たは最小値となる。ここで、仮に、この位相検出信号が
最大値だとすれば、この位相検出特性は。
90”移相器、116で移相され、位相比較回路117
で入力端子102からのバースト信号と位相比較される
。このために、位相比較回路117へ入力されるバース
ト信号と90°移相器116の出力クロック信号は、同
相または逆相となる。この結果、LPF118で平滑化
された位相比較回路117の位相検出信号は、最大値ま
たは最小値となる。ここで、仮に、この位相検出信号が
最大値だとすれば、この位相検出特性は。
第2図(a)に示す波形となる。この波形において、ロ
ック位相以外の位相関係となって位相検出信号値が変動
するのは、VDPの特殊再生信号などが入力された場合
に、入力されたバースト位相が不連続となってしまい、
APC回路が非同期状態となるときである。その後、A
PC回路による位相同期化動作により、再びロック位相
状態に戻って映像期間では元の最大値に安定する。
ック位相以外の位相関係となって位相検出信号値が変動
するのは、VDPの特殊再生信号などが入力された場合
に、入力されたバースト位相が不連続となってしまい、
APC回路が非同期状態となるときである。その後、A
PC回路による位相同期化動作により、再びロック位相
状態に戻って映像期間では元の最大値に安定する。
LPF118の出力は、第6図と同様にして、映像期間
内の所定期間ゲート回路106で抽出されてその尖頭値
がP/H回路108で保持され、また、垂直帰線消去期
間ゲート回路107で抽出されてその尖頭値がP/H回
路109で保持され、P/H回路108,109の尖頭
値信号が比較回路110で比較される。
内の所定期間ゲート回路106で抽出されてその尖頭値
がP/H回路108で保持され、また、垂直帰線消去期
間ゲート回路107で抽出されてその尖頭値がP/H回
路109で保持され、P/H回路108,109の尖頭
値信号が比較回路110で比較される。
ここで、バースト信号の位相が連続であれば。
P/H回路108.109からの尖頭値信号はそれぞれ
第2図(a)に示す波形の最大値が入力されるが、バー
スト信号の不連続によりAPC回路が非同期状態となっ
ていれば、P/H回路109からの尖頭値信号は、第2
図(a)に示す波形の最大値以下の値が入力される。
第2図(a)に示す波形の最大値が入力されるが、バー
スト信号の不連続によりAPC回路が非同期状態となっ
ていれば、P/H回路109からの尖頭値信号は、第2
図(a)に示す波形の最大値以下の値が入力される。
そこで、比較回路110では、制御信号発生回路112
からの比較パルス期間に両者の尖頭値信号の一致、不一
致の判別が行なわれ、その比較結果を表わすパルスが出
力される。また、比較回路110において、P/H回路
108に保持された尖頭値よりも低く、かつこれに連動
した任意のスレショールド電圧を形成し、このスレショ
ールド電圧とP/H回路109の尖頭値信号とを比較す
ることにより、比較検出の位相余裕をもたせることも可
能である。第2図(b)はP/H回路108の尖頭値V
■ax時のスレシ五−ルド電圧をVtnとしたときのP
/H回路109の尖頭値信号との比較出力を示したもの
である。ここで、比較パルス期間は1例えば、1フイー
ルドの終り近くの所定時間として選ぶことにより、同一
フィールド内の値同士を比較することができる。
からの比較パルス期間に両者の尖頭値信号の一致、不一
致の判別が行なわれ、その比較結果を表わすパルスが出
力される。また、比較回路110において、P/H回路
108に保持された尖頭値よりも低く、かつこれに連動
した任意のスレショールド電圧を形成し、このスレショ
ールド電圧とP/H回路109の尖頭値信号とを比較す
ることにより、比較検出の位相余裕をもたせることも可
能である。第2図(b)はP/H回路108の尖頭値V
■ax時のスレシ五−ルド電圧をVtnとしたときのP
/H回路109の尖頭値信号との比較出力を示したもの
である。ここで、比較パルス期間は1例えば、1フイー
ルドの終り近くの所定時間として選ぶことにより、同一
フィールド内の値同士を比較することができる。
以上の検出動作は毎フィールド毎に行われるが。
入力映像信号が非標準信号であっても毎フィールド毎に
バースト位相が不連続となるとは限らない(VDPの静
止再生は2フイールドに1回の割合)ので、比較回路1
10の比較結果をそのまま非標準信号の判定結果とする
ことはできない。そこで比較回路110の後段に積分回
路111を接続し、精度よく非標準信号の検出を行なわ
せる。
バースト位相が不連続となるとは限らない(VDPの静
止再生は2フイールドに1回の割合)ので、比較回路1
10の比較結果をそのまま非標準信号の判定結果とする
ことはできない。そこで比較回路110の後段に積分回
路111を接続し、精度よく非標準信号の検出を行なわ
せる。
なお、第1図においては、90@移相手段として90°
移相回路116を用いているが、他の手段として、VC
O105の発振周波数をバースト信号周波数の整数倍に
選び、この高次発振するVCO105の出力と位相比較
器103,117の入力間に前記整数倍の値の分周期器
を設け、この分周期過程において、90”の位相差をも
たせる手段が使用される。
移相回路116を用いているが、他の手段として、VC
O105の発振周波数をバースト信号周波数の整数倍に
選び、この高次発振するVCO105の出力と位相比較
器103,117の入力間に前記整数倍の値の分周期器
を設け、この分周期過程において、90”の位相差をも
たせる手段が使用される。
また、第1図においては、垂直帰線消去期間と映像期間
の位相検出信号の尖頭値どうしを比較しており、このと
きの比較基準としてAPC回路が安定動作している映像
期間の位相検出信号を用いているが、もちろん、上記基
準値として適当な値の固定値を用いることも可能である
。
の位相検出信号の尖頭値どうしを比較しており、このと
きの比較基準としてAPC回路が安定動作している映像
期間の位相検出信号を用いているが、もちろん、上記基
準値として適当な値の固定値を用いることも可能である
。
従来技術では、第7図(b)で説明したように、ロック
位相に対して反転したバースト信号が入力した場合、φ
□の位相範囲において非標準信号検出が不可能であった
が、この実施例では、第2図(b)に示すごとく、φ、
の位相範囲においても確実に非標準信号検出が可能とな
る効果がある。
位相に対して反転したバースト信号が入力した場合、φ
□の位相範囲において非標準信号検出が不可能であった
が、この実施例では、第2図(b)に示すごとく、φ、
の位相範囲においても確実に非標準信号検出が可能とな
る効果がある。
第3図は本発明による非標準信号検出回路の他の実施例
を示すブロック図であって、601は基準電圧発生回路
であり、第1図に対応する部分には同一符号をつけてい
る。
を示すブロック図であって、601は基準電圧発生回路
であり、第1図に対応する部分には同一符号をつけてい
る。
同図において1位相比較回路117では、入力端子10
2からのバースト信号とVCO105の出力クロック信
号とが比較される。したがって、この位相比較回路11
7の出力はAPC回路の位相比較回路103の出力と同
一であるから、位相比較回路117の出力を平滑したL
PF118の出力である位相検出信号は、第8図(a)
と同様な波形となる。これを第5図(a)に示す6基準
電圧発生回路601では、APC回路が同期状層にある
時の安定な電圧値に対して所定の基準値。
2からのバースト信号とVCO105の出力クロック信
号とが比較される。したがって、この位相比較回路11
7の出力はAPC回路の位相比較回路103の出力と同
一であるから、位相比較回路117の出力を平滑したL
PF118の出力である位相検出信号は、第8図(a)
と同様な波形となる。これを第5図(a)に示す6基準
電圧発生回路601では、APC回路が同期状層にある
時の安定な電圧値に対して所定の基準値。
または、予め設定された固定値の加算、および減算した
電圧値を発生する。比較器110では、LPF118出
力信号(第5図(α))と基準電圧発生回路601の出
力電圧とを入力とし、大小比較しバースト信号の不連続
点を検出して検出結果を出力する。この比較器110の
出力波形を第5図(b)に示す、さらに、この比較器1
10の出力は積分回路110に入力され、この積分回路
110で積分して非標準検出信号を得る。
電圧値を発生する。比較器110では、LPF118出
力信号(第5図(α))と基準電圧発生回路601の出
力電圧とを入力とし、大小比較しバースト信号の不連続
点を検出して検出結果を出力する。この比較器110の
出力波形を第5図(b)に示す、さらに、この比較器1
10の出力は積分回路110に入力され、この積分回路
110で積分して非標準検出信号を得る。
この実施例では、LPF118の入力信号として位相比
較回路117の出力を用いているが、他の手段として、
位相比較回路103の出力を用いることも可能である。
較回路117の出力を用いているが、他の手段として、
位相比較回路103の出力を用いることも可能である。
また、この実施例では、比較器110の1人力としてL
PF118の出力を用いているが、他の手段として、L
PF104の出力を用いることも可能である。
PF118の出力を用いているが、他の手段として、L
PF104の出力を用いることも可能である。
この実施例では、第1図で示した実施例における制御信
号発生回路112および制御信号が不要となり、システ
ムを簡素化できる。よってアナログ回路構成により実現
することが容易であり、アナログ集積回路(アナログL
C)化するのに適した回路構成となっている。第4図に
、アナログLC化を考えた場合の実際回路の一例を示す
、以下、この第4図を説明する0位相比較回路117は
乗算回路により構成している。LPF118は、抵抗R
611とコンデンサC601により1次のLPFを構成
している。基準電圧発生回路601は2つの部分601
A、601Bからなり、部分601AでAPC回路が同
期状態にあるときの安定した電圧Vrを作り、部分60
1Bでは、この電圧Vrを中心電圧とし、抵抗R617
,R618へ流す電流により、加算および減算した電圧
を発生させる。また、抵抗R617,R618へ流す電
流は、検出感度調整用電圧Vcによって可変とすること
も可能である。比較器110では。
号発生回路112および制御信号が不要となり、システ
ムを簡素化できる。よってアナログ回路構成により実現
することが容易であり、アナログ集積回路(アナログL
C)化するのに適した回路構成となっている。第4図に
、アナログLC化を考えた場合の実際回路の一例を示す
、以下、この第4図を説明する0位相比較回路117は
乗算回路により構成している。LPF118は、抵抗R
611とコンデンサC601により1次のLPFを構成
している。基準電圧発生回路601は2つの部分601
A、601Bからなり、部分601AでAPC回路が同
期状態にあるときの安定した電圧Vrを作り、部分60
1Bでは、この電圧Vrを中心電圧とし、抵抗R617
,R618へ流す電流により、加算および減算した電圧
を発生させる。また、抵抗R617,R618へ流す電
流は、検出感度調整用電圧Vcによって可変とすること
も可能である。比較器110では。
LPF118の出力と基準電圧発生回路601の出力を
入力とし、大小比較してその結果を出力する。
入力とし、大小比較してその結果を出力する。
この実施例によれば、従来技術では、第8図で説明した
ように、垂直帰線消去期間以外で発生したバースト信号
の不連続点N2を検出することが不可能であったが、第
5図に示すごとく、任意の時間に発生したバースト信号
の不連続点を検知して非標準信号を検出することが可能
となる効果がある。また、合わせて、システムを簡素化
できるという効果もある。
ように、垂直帰線消去期間以外で発生したバースト信号
の不連続点N2を検出することが不可能であったが、第
5図に示すごとく、任意の時間に発生したバースト信号
の不連続点を検知して非標準信号を検出することが可能
となる効果がある。また、合わせて、システムを簡素化
できるという効果もある。
以上説明したように1本発明によれば、バースト信号が
不連続となった場合のいかなる位相差においてもバース
ト信号の不連続点を検出することが可能となるため、非
標準信号検出の検出精度を高めることが可能となり、誤
動作を抑圧するという効果がある。
不連続となった場合のいかなる位相差においてもバース
ト信号の不連続点を検出することが可能となるため、非
標準信号検出の検出精度を高めることが可能となり、誤
動作を抑圧するという効果がある。
また1本発明によれば、垂直走査期間中のどの期間にお
いても、バースト信号の不連続点を検出することが可能
となるため、規格以外の期間におけるバースト信号の不
連続点も検知することができ、誤動作を抑圧することが
可能となる。さらに。
いても、バースト信号の不連続点を検出することが可能
となるため、規格以外の期間におけるバースト信号の不
連続点も検知することができ、誤動作を抑圧することが
可能となる。さらに。
制御回路の削除が可能となり、システムの簡略化が可能
となるなどの効果がある。
となるなどの効果がある。
第1図は本発明による非標準信号検出回路の一実施例を
示すブロック図、第2図はこの実施例の動作説明図、第
31!lは本発明による非標準信号検出回路の他の実施
例を示すブロック図、第4図はこの実施例の実際の回路
構成の一例を示す回路図。 第5図は第3図の各部の信号を示す波形図、第6図は従
来の非標準信号検出回路の一例を示すブロック図、第7
図はこの従来例の動作説明図、第8図は第6図の各部の
信号を示す波形図である。 102・・・バースト信号の入力端子、103・・・位
相比較回路、104・・・ローパスフィルタ、105・
・・電圧制御形発振回路、106,107・・・ゲート
回路、108,109・・・尖頭値保持回路、110・
・・比較回路、112・・・制御信号発生回路、115
・・・出力端子、116・・・90°移相器、117・
・・位相比較回路、118・・・ローパスフィルタ。 勇 1 図 VJ2 図 第3 図 第4 図 (C) + 77 第 回 第 図
示すブロック図、第2図はこの実施例の動作説明図、第
31!lは本発明による非標準信号検出回路の他の実施
例を示すブロック図、第4図はこの実施例の実際の回路
構成の一例を示す回路図。 第5図は第3図の各部の信号を示す波形図、第6図は従
来の非標準信号検出回路の一例を示すブロック図、第7
図はこの従来例の動作説明図、第8図は第6図の各部の
信号を示す波形図である。 102・・・バースト信号の入力端子、103・・・位
相比較回路、104・・・ローパスフィルタ、105・
・・電圧制御形発振回路、106,107・・・ゲート
回路、108,109・・・尖頭値保持回路、110・
・・比較回路、112・・・制御信号発生回路、115
・・・出力端子、116・・・90°移相器、117・
・・位相比較回路、118・・・ローパスフィルタ。 勇 1 図 VJ2 図 第3 図 第4 図 (C) + 77 第 回 第 図
Claims (1)
- 【特許請求の範囲】 1、入力ズースト信号に位相ロックして動作するAPC
回路を備えた非標準信号検出回路において、該APC回
路の周波数可変形発振回路から出力されるクロック信号
を所定量移相する移相手段と、該移相手段の出力クロッ
ク信号と該入力バースト信号を位相比較する位相比較手
段と、該位相比較手段の出力信号を平滑するフィルタ手
段と、垂直走査期間毎の所定期間での該フィルタ手段の
出力信号の所定値を保持する第1の保持手段と、所定の
基準値を保持する第2の保持手段と、該第1、第2の保
持手段の出力信号を比較し大小を判別する比較手段と、
該比較手段の出力信号を積分して検出信号を生成する積
分手段とを設けたことを特徴とする非標準信号検出回路
。 2、請求項1において、前記第2の保持手段で保持され
る基準値は、前記所定期間以外の所定期間での前記フィ
ルタ手段の出力信号の所定値であることを特徴とする非
標準信号検出回路。 3、請求項1において、前記第2の保持手段で保持され
る基準値は、予め設定された固定値であることを特徴と
する非標準信号検出回路。 4、入力バースト信号に位相ロックして動作するAPC
回路を備えた非標準信号検出回路において、該APC回
路の周波数可変形発掘回路から出力されるクロック信号
と該入力バースト信号を位相比較する位相比較手段と、
該位相比較手段の出力信号を平滑するフィルタ手段と、
該フィルタ手段の出力信号と所定の基準値とを比較する
比較手段と、該比較手段の出力信号を積分して検出信号
を生成する積分手段とを設けたことを特徴とする非標準
信号検出回路。 5、請求項4において、前記位相比較手段は前記APC
回路の位相比較手段であることを特徴とする非標準信号
検出回路。 6、請求項5において、前記フィルタ手段は前記APC
回路のフィルタ手段であることを特徴とする非標準信号
検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63159180A JP2539492B2 (ja) | 1988-06-29 | 1988-06-29 | 非標準信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63159180A JP2539492B2 (ja) | 1988-06-29 | 1988-06-29 | 非標準信号検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0211092A true JPH0211092A (ja) | 1990-01-16 |
JP2539492B2 JP2539492B2 (ja) | 1996-10-02 |
Family
ID=15688051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63159180A Expired - Lifetime JP2539492B2 (ja) | 1988-06-29 | 1988-06-29 | 非標準信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2539492B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108700884A (zh) * | 2017-09-19 | 2018-10-23 | 深圳市大疆创新科技有限公司 | 无人机定位方法、装置及电调、动力***、无人机*** |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143593A (ja) * | 1987-11-30 | 1989-06-06 | Matsushita Electric Ind Co Ltd | 非標準信号検出回路 |
-
1988
- 1988-06-29 JP JP63159180A patent/JP2539492B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143593A (ja) * | 1987-11-30 | 1989-06-06 | Matsushita Electric Ind Co Ltd | 非標準信号検出回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108700884A (zh) * | 2017-09-19 | 2018-10-23 | 深圳市大疆创新科技有限公司 | 无人机定位方法、装置及电调、动力***、无人机*** |
Also Published As
Publication number | Publication date |
---|---|
JP2539492B2 (ja) | 1996-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5025310A (en) | Clock pulse generator capable of being switched to process both standard and non-standard television signals | |
US5181115A (en) | Digital phase-locked loop | |
US4974081A (en) | Clock pulse generating circuit | |
JPS62112071A (ja) | 周波数測定回路 | |
EP1406390A1 (en) | PLL circuit and phase lock detector | |
JPH05507184A (ja) | 位相制御回路 | |
US4872055A (en) | Line synchronizing circuit in a picture display device | |
JPH0211092A (ja) | 非標準信号検出回路 | |
US5272532A (en) | Horizontal AFC (automatic frequency control) circuit | |
CA1046630A (en) | Circuit arrangement for line synchronisation in a television receiver | |
KR970009066B1 (ko) | 위상 로크 루프 시스템 | |
JP2511843B2 (ja) | タイミング信号発生回路 | |
US5113257A (en) | Line synchronising circuit | |
JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
JP3439143B2 (ja) | 水平同期回路 | |
KR0141908B1 (ko) | 영상 검파 회로 | |
US5099312A (en) | Timebase corrector | |
JP2766547B2 (ja) | 水平同期信号分離回路 | |
JPS602710Y2 (ja) | 自動位相制御装置 | |
JPS6378676A (ja) | 水平偏向回路 | |
US5631708A (en) | Automatic phase control apparatus | |
JP3075009B2 (ja) | 位相同期ループ回路 | |
JPH10126644A (ja) | 垂直同期分離回路 | |
JPH0380644A (ja) | デジタル位相同期回路 | |
JP3135374B2 (ja) | 周波数特性自動調整回路 |