JPH0210970A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH0210970A JPH0210970A JP63160375A JP16037588A JPH0210970A JP H0210970 A JPH0210970 A JP H0210970A JP 63160375 A JP63160375 A JP 63160375A JP 16037588 A JP16037588 A JP 16037588A JP H0210970 A JPH0210970 A JP H0210970A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- value
- converter
- subtractor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 9
- 238000005070 sampling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
入力する画像信号の直流分を再生する為のクランプ回路
に関し、 回路規模を小さく出来且つ集積化に適するクランプ回路
の提供を目的とし、 入力する画像信号をＡ／Ｄ変換器にてディジタルデータ
に変換し、変換されたデータを、クランプパルス発生器
よりの該画像信号の同期信号に同期したクランプパルス
により、サンプルホールド回路にて同期信号の基底部の
レベル又はペデスタルレベルをサンプルホールドし、該
ホールドした値と、所定のクランプ値との減算を第１の
減算器にて行い、求めた値を、該Ａ／Ｄ変換器の出力の
ディジタルデータより第２の減算器にて減算して出力す
るように構成する。
に関し、 回路規模を小さく出来且つ集積化に適するクランプ回路
の提供を目的とし、 入力する画像信号をＡ／Ｄ変換器にてディジタルデータ
に変換し、変換されたデータを、クランプパルス発生器
よりの該画像信号の同期信号に同期したクランプパルス
により、サンプルホールド回路にて同期信号の基底部の
レベル又はペデスタルレベルをサンプルホールドし、該
ホールドした値と、所定のクランプ値との減算を第１の
減算器にて行い、求めた値を、該Ａ／Ｄ変換器の出力の
ディジタルデータより第２の減算器にて減算して出力す
るように構成する。
本発明は、入力する画像信号の直流分を再生する為のク
ランプ回路に関する。
ランプ回路に関する。
入力する画像信号は、ＡＣ結合の増幅器で増幅されてい
る為、画像信号中の直流成分が失われている。
る為、画像信号中の直流成分が失われている。
従って、ディジタルデータに変換し帯域圧縮等を行う場
合には、入力する画像信号の直流分の再生（クランプ）
を行う必要がある。
合には、入力する画像信号の直流分の再生（クランプ）
を行う必要がある。
この場合のクランプ回路としては、回路規模は小さく且
つ集積化に適したものであることが望ましい。
つ集積化に適したものであることが望ましい。
従来のクランプ回路としては、昭和５８年１２月８日に
公開された特開昭５８−２１０７６１に示すものがある
。
公開された特開昭５８−２１０７６１に示すものがある
。
これにつき以下説明する。
第４図は従来例のブロック図、第５図は第４図ミングを
示す図である。
示す図である。
第４図にて、減算回路１０を経て入力した画像信号はＡ
／Ｄ変換器１１にてディジタルデータに変換され、一部
はサンプルホールド回路１２に入力し、サンプルパルス
発生回路１８よりのサンプリングパルスにて、例えばペ
デスタルレベルのデータがサンプルホールドされ、減算
回路１３に入力する。
／Ｄ変換器１１にてディジタルデータに変換され、一部
はサンプルホールド回路１２に入力し、サンプルパルス
発生回路１８よりのサンプリングパルスにて、例えばペ
デスタルレベルのデータがサンプルホールドされ、減算
回路１３に入力する。
ここで、予め基準となるレベル値を設定しているクラン
プレベル設定回路１４よりの出力との減算を行い、Ｄ／
Ａ変換器１５にてアナログ信号に変換し、増幅回路１６
にて増幅し、フィルタ回路１７を通し、減算回路１０に
入力し、入力画像信号との減算を行い、又Ａ／Ｄ変換器
１１にてディジタルデータに変換することによりクラン
プされた出力を得ている。
プレベル設定回路１４よりの出力との減算を行い、Ｄ／
Ａ変換器１５にてアナログ信号に変換し、増幅回路１６
にて増幅し、フィルタ回路１７を通し、減算回路１０に
入力し、入力画像信号との減算を行い、又Ａ／Ｄ変換器
１１にてディジタルデータに変換することによりクラン
プされた出力を得ている。
尚、この場合のサンプルパルス発生回路１８には、サブ
キャリア信号ｓｂとバーストフラグ信号Ｂｆとが供給さ
れており、サブキャリア信号ｓｂ−に同期した、第５図
のＲ−Ｙ、Ｂ−Ｙ軸及び第６図のサブキャリア信号の、
×点、黒丸点にて示すこれの４倍のクロックパルスを作
り、Ａ／Ｄ変換器１１に送り、又サンプルパルスはバー
ストフラグ信号Ｂｆ内でＲ−Ｙ軸のデータに対応する第
６図（ｂ）に示すクロック信号１周期分をサンプルする
パルスとして出力している。
キャリア信号ｓｂとバーストフラグ信号Ｂｆとが供給さ
れており、サブキャリア信号ｓｂ−に同期した、第５図
のＲ−Ｙ、Ｂ−Ｙ軸及び第６図のサブキャリア信号の、
×点、黒丸点にて示すこれの４倍のクロックパルスを作
り、Ａ／Ｄ変換器１１に送り、又サンプルパルスはバー
ストフラグ信号Ｂｆ内でＲ−Ｙ軸のデータに対応する第
６図（ｂ）に示すクロック信号１周期分をサンプルする
パルスとして出力している。
しかしながら、従来のクランプ回路は、Ａ／Ｄ変換器１
１の出力ディジタルデータの、例えばペデスタルレベル
のデータをラッチし、基準レベル値との差をとり、その
差をＤ／Ａ変換器１５にて再びアナログ信号に変換して
増幅回路１６にて増幅し、フィルタ回路１７を通し、ア
ナログ信号を再び入力信号にフィードバックする方式の
為に、Ｄ／Ａ変換器１５．増幅回路１６及びフィルタ回
路１７が必要であり回路規模が大きく且つ、増幅回路１
６．フィルタ回路１７のディジタル回路でない部分があ
る為に集積化に向かない問題点がある。
１の出力ディジタルデータの、例えばペデスタルレベル
のデータをラッチし、基準レベル値との差をとり、その
差をＤ／Ａ変換器１５にて再びアナログ信号に変換して
増幅回路１６にて増幅し、フィルタ回路１７を通し、ア
ナログ信号を再び入力信号にフィードバックする方式の
為に、Ｄ／Ａ変換器１５．増幅回路１６及びフィルタ回
路１７が必要であり回路規模が大きく且つ、増幅回路１
６．フィルタ回路１７のディジタル回路でない部分があ
る為に集積化に向かない問題点がある。
本発明は回路規模を小さく出来且つ集積化に通するクラ
ンプ回路の提供を目的としている。
ンプ回路の提供を目的としている。
第１図は本発明の原理ブロック図である。
第１図に示す如く、入ノｊする画像信号をＡ／Ｄ変換器
１にてディジタルデータに変換し、変換されたデータを
、 クランプパルス発生器２よりの該画像信号の同期信号に
同期したクランプパルスにより、サンプルホールド回路
３にて同期信号の基底部のレベル又はペデスタルレベル
をサンプルホールドし、該ホールドした値と、基準とな
るクランプ値との減算を第１の減算器４にて行い、求め
た値を、該〔作 用〕 本発明によれば、Ａ／Ｄ変換器１にてディジタルデータ
に変換された画像信号は、サンプルホールド回路３にて
、クランプパルス発生器２よりのクランプパルスが入力
した時、サンプルホールドし、第１の減算器４にて基準
となるクランプ値との減算を行い、アナログ変換してフ
ィードバックするのでなく、第２の減算器５にて、該減
算された値を、Ａ／Ｄ変換器１の出力より減算して、ク
ランプのかかったディジタル画像信号として出力してい
る。
１にてディジタルデータに変換し、変換されたデータを
、 クランプパルス発生器２よりの該画像信号の同期信号に
同期したクランプパルスにより、サンプルホールド回路
３にて同期信号の基底部のレベル又はペデスタルレベル
をサンプルホールドし、該ホールドした値と、基準とな
るクランプ値との減算を第１の減算器４にて行い、求め
た値を、該〔作 用〕 本発明によれば、Ａ／Ｄ変換器１にてディジタルデータ
に変換された画像信号は、サンプルホールド回路３にて
、クランプパルス発生器２よりのクランプパルスが入力
した時、サンプルホールドし、第１の減算器４にて基準
となるクランプ値との減算を行い、アナログ変換してフ
ィードバックするのでなく、第２の減算器５にて、該減
算された値を、Ａ／Ｄ変換器１の出力より減算して、ク
ランプのかかったディジタル画像信号として出力してい
る。
従って、Ｄ／Ａ変換器、増幅回路及びフィルタ回路が不
要となり、回路規模は小さ（、且つ全部ディジタル回路
で構成されるので集積化に適したものとなる。
要となり、回路規模は小さ（、且つ全部ディジタル回路
で構成されるので集積化に適したものとなる。
（実施例〕
以下本発明の１実施例に付き図に従って説明する。
第２図は本発明の実施例のブロック図、第３図は第２図
の各部のタイムチャートで、（Ａ）〜（Ｅ）は第２図の
ａ ”−ｅ点に対応している。
の各部のタイムチャートで、（Ａ）〜（Ｅ）は第２図の
ａ ”−ｅ点に対応している。
第２図のクランプパルス発生器２は、入力する画像信号
の例えば水平、垂直同期信号を抽出し、水平同期信号に
同期し、第３図（Ｂ）に示す如く、水平同期信号及び垂
直同期信号の基底部のタイミングでクランプパルスを発
するようにしている。
の例えば水平、垂直同期信号を抽出し、水平同期信号に
同期し、第３図（Ｂ）に示す如く、水平同期信号及び垂
直同期信号の基底部のタイミングでクランプパルスを発
するようにしている。
又クランプ値設定回路６では、第３図（Ｄ）に示す、予
め基準となるレベル値Ｂを設定しておき、この値Ｂを出
力するようにしている。
め基準となるレベル値Ｂを設定しておき、この値Ｂを出
力するようにしている。
そこで、第３図（Ａ）に示す画像信号が、第２図のＡ／
Ｄ変換器１に入力すると、サンプリングパルスにてサン
プリングされてディジタルデータとなり、一部はフリッ
プフロップ３に入力する。
Ｄ変換器１に入力すると、サンプリングパルスにてサン
プリングされてディジタルデータとなり、一部はフリッ
プフロップ３に入力する。
フリップフロップ３では、第３図（Ｂ）に示すクランプ
パルスにて基底部がサンプルホールドされ、第３図（Ｃ
）に示す如きＡＩ、Ａ２．Ａ３の値となり、減算器４に
入力する。
パルスにて基底部がサンプルホールドされ、第３図（Ｃ
）に示す如きＡＩ、Ａ２．Ａ３の値となり、減算器４に
入力する。
減算器４では、クランプ値設定回路６にて設定された基
準となるレベル値Ｂとの差を求め、第３図（Ｄ）に示す
如き（Ａｌ−Ｂ＝ＣＩ）、 （Ａ２−Ｂ＝Ｃ２）、
（Ａ３−Ｂ＝Ｃ３）の値を得、減算器５に送り、Ａ／
Ｄ変換器１にてディジタルデータに変換された値より夫
々Ｃ１，Ｃ２，Ｃ３゜を減じ、第３図（Ｅ）に示す如き
クランプのかかったディジタルデータとして出力する。
準となるレベル値Ｂとの差を求め、第３図（Ｄ）に示す
如き（Ａｌ−Ｂ＝ＣＩ）、 （Ａ２−Ｂ＝Ｃ２）、
（Ａ３−Ｂ＝Ｃ３）の値を得、減算器５に送り、Ａ／
Ｄ変換器１にてディジタルデータに変換された値より夫
々Ｃ１，Ｃ２，Ｃ３゜を減じ、第３図（Ｅ）に示す如き
クランプのかかったディジタルデータとして出力する。
即ち、減算器４にて減算した値をアナログに変換し、増
幅し、フィルタ回路を通してフィードバックし、入力画
像信号との減算を行わないので、Ｄ／Ａ変換器、増幅回
路、フィルタ回路は不要で、回路規模は小さ（なり、又
全部ディジタル回路で構成出来るので、集積化に適した
クランプ回路が得られる。
幅し、フィルタ回路を通してフィードバックし、入力画
像信号との減算を行わないので、Ｄ／Ａ変換器、増幅回
路、フィルタ回路は不要で、回路規模は小さ（なり、又
全部ディジタル回路で構成出来るので、集積化に適した
クランプ回路が得られる。
上記では、基底部をクランプすることで説明したが、こ
れは第３図（Ａ）のイ点で示すペデスタルレベルをクラ
ンプするようにしても勿論よい。
れは第３図（Ａ）のイ点で示すペデスタルレベルをクラ
ンプするようにしても勿論よい。
第４図は従来例のブロック図、
第５図は第４図の場合のサンプリングポイントを示す図
、 第６図は第４図の場合の画像信号とサンプルパルスのタ
イミングを示す図である。
、 第６図は第４図の場合の画像信号とサンプルパルスのタ
イミングを示す図である。
図において、
１．１１はＡ／Ｄ変換器、
２はクランプパルス発生器、
３はサンプルホールド回路、フリップフロップ、〔発明
の効果〕 以上詳細に説明せる如く本発明によれば、回路規模は小
さく出来且つ集積化に適したクランプ回路が得られる効
果がある。
の効果〕 以上詳細に説明せる如く本発明によれば、回路規模は小
さく出来且つ集積化に適したクランプ回路が得られる効
果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は第２図
の各部のタイムチャート、０．１３は減算回路、 ２はサンプルホールド回路、 ５はＤ／Ａ変換器、 ６は増幅回路、 ７はフィルタ回路、 ８はサンプルパルス発生回路を示す。 ＋発日月の、８隋セ理フ゛口・ソフ幻 茅 １ 口
の各部のタイムチャート、０．１３は減算回路、 ２はサンプルホールド回路、 ５はＤ／Ａ変換器、 ６は増幅回路、 ７はフィルタ回路、 ８はサンプルパルス発生回路を示す。 ＋発日月の、８隋セ理フ゛口・ソフ幻 茅 １ 口
Claims (1)
- 【特許請求の範囲】 入力する画像信号をＡ／Ｄ変換器（１）にてディジタル
データに変換し、変換されたデータを、クランプパルス
発生器（２）よりの該画像信号の同期信号に同期したク
ランプパルスにより、サンプルホールド回路（３）にて
同期信号の基底部のレベル又はペデスタルレベルをサン
プルホールドし、 該ホールドした値と、所定のクランプ値との減算を第１
の減算器（４）にて行い、求めた値を、該Ａ／Ｄ変換器
（１）の出力のディジタルデータより第２の減算器（５
）にて減算して出力するようにしたことを特徴とするク
ランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160375A JPH0210970A (ja) | 1988-06-28 | 1988-06-28 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160375A JPH0210970A (ja) | 1988-06-28 | 1988-06-28 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210970A true JPH0210970A (ja) | 1990-01-16 |
Family
ID=15713609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63160375A Pending JPH0210970A (ja) | 1988-06-28 | 1988-06-28 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210970A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
| DE10160623B4 (de) * | 2001-12-11 | 2011-06-09 | Precitec Kg | Vorrichtung und Verfahren zum Überwachen eines Laserbearbeitungsvorgangs, insbesondere eines Laserschweißvorgangs |
-
1988
- 1988-06-28 JP JP63160375A patent/JPH0210970A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
| DE10160623B4 (de) * | 2001-12-11 | 2011-06-09 | Precitec Kg | Vorrichtung und Verfahren zum Überwachen eines Laserbearbeitungsvorgangs, insbesondere eines Laserschweißvorgangs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02276371A (ja) | 映像信号のクランプ回路 | |
| JPH0210970A (ja) | クランプ回路 | |
| JPS60113586A (ja) | クランプ装置 | |
| JP2568425B2 (ja) | コンポーネント・テレビジョン用タイミング補正器 | |
| JP3610882B2 (ja) | 映像信号処理装置 | |
| JPS58210761A (ja) | クランプ回路 | |
| JPH04360473A (ja) | 相関２重サンプリング回路 | |
| JP2528948B2 (ja) | 映像信号クランプ回路 | |
| JPH01260977A (ja) | クランプ回路 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JPS63305678A (ja) | 固体撮像素子の出力信号処理回路 | |
| JPS6468071A (en) | Video signal clamping circuit | |
| JPS63108818A (ja) | Ｄ／ａ変換装置 | |
| JPS63203080A (ja) | 監視装置 | |
| JPS59211394A (ja) | デイジタルカラ−エンコ−ダ | |
| KR19980078099A (ko) | 아날로그/디지탈 신호 변환기를 이용한 이중상관 샘플링장치 | |
| JPH036991A (ja) | 映像信号ディジタル処理装置 | |
| JPH01174190A (ja) | ディジタルカラーエンコーダ | |
| JPH07162705A (ja) | 信号処理装置 | |
| JPH02302183A (ja) | Ｃｃｄ型撮像素子の信号処理回路 | |
| JPH04107075A (ja) | クランプ回路 | |
| JPH0468871A (ja) | Ｎｔｓｃ映像信号の直流再生回路 | |
| JPH05284384A (ja) | 映像信号用クランプ回路 | |
| JPH1070737A (ja) | サンプリング変換装置 | |
| JPH01221990A (ja) | テレビジョン信号同期処理方式 |