JPH05284384A - 映像信号用クランプ回路 - Google Patents
映像信号用クランプ回路Info
- Publication number
- JPH05284384A JPH05284384A JP4074975A JP7497592A JPH05284384A JP H05284384 A JPH05284384 A JP H05284384A JP 4074975 A JP4074975 A JP 4074975A JP 7497592 A JP7497592 A JP 7497592A JP H05284384 A JPH05284384 A JP H05284384A
- Authority
- JP
- Japan
- Prior art keywords
- output
- clamp
- video signal
- circuit
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】映像信号のクランプ応答で、応答しきれなかっ
た残留分を除去する。 【構成】映像信号をループフィルタ３の出力と加算器１
で加算出力したクランプ応答出力を第１のＡ／Ｄ変換回
路４でディジタル化し、遅延回路５でローパスフィルタ
６によって補正量が遅延するぶんと同じ遅延量を与え、
サンプルホールド回路２の出力はローパスフィルタ６に
供給されてサンプルホールド出力の階段波形を平滑化
し、クランプ応答の残留分にほぼ相似な波形の補正量と
して出力、第２のＡ／Ｄ変換器７でディジタル化してデ
ィジタル加算器８で遅延回路５の出力に逆相加算し、ク
ランプ応答の残留分を除去する。
た残留分を除去する。 【構成】映像信号をループフィルタ３の出力と加算器１
で加算出力したクランプ応答出力を第１のＡ／Ｄ変換回
路４でディジタル化し、遅延回路５でローパスフィルタ
６によって補正量が遅延するぶんと同じ遅延量を与え、
サンプルホールド回路２の出力はローパスフィルタ６に
供給されてサンプルホールド出力の階段波形を平滑化
し、クランプ応答の残留分にほぼ相似な波形の補正量と
して出力、第２のＡ／Ｄ変換器７でディジタル化してデ
ィジタル加算器８で遅延回路５の出力に逆相加算し、ク
ランプ応答の残留分を除去する。
Description
【０００１】
【産業上の利用分野】本発明は映像信号用クランプ回路
に関し、特にテレビジョン映像信号に対するＤＣ成分再
生のクランプ応答を行なう映像信号用クランプ回路に関
する。
に関し、特にテレビジョン映像信号に対するＤＣ成分再
生のクランプ応答を行なう映像信号用クランプ回路に関
する。
【０００２】
【従来の技術】テレビジョン映像信号のＤＣ成分再生を
目的とする従来の映像信号用クランプ回路は、図３に示
す如く、入力する映像信号とループフィルタ３の出力と
を加算する加算器１と、所定のＤＣ電圧とサンプルホー
ルド回路２の出力とを比較し差動増幅するループフィル
タ３と、加算器１の出力とサンプルパルスとしてのクラ
ンプパルスでサンプルホールドして出力するサンプルホ
ールド回路２とを備え、所定のＤＣ電圧を保持したディ
ジタル映像信号を出力している。
目的とする従来の映像信号用クランプ回路は、図３に示
す如く、入力する映像信号とループフィルタ３の出力と
を加算する加算器１と、所定のＤＣ電圧とサンプルホー
ルド回路２の出力とを比較し差動増幅するループフィル
タ３と、加算器１の出力とサンプルパルスとしてのクラ
ンプパルスでサンプルホールドして出力するサンプルホ
ールド回路２とを備え、所定のＤＣ電圧を保持したディ
ジタル映像信号を出力している。
【０００３】このような従来の映像信号用クランプ回路
で、位相の合った、ＡＰＬ（Ａｖｅｒａｇｅ Ｐｉｃｔ
ｕｒｅ Ｌｅｖｅｌ）の異る２つの映像信号を切り替え
ると、図２の（ａ）に示すような、加算器１出力として
のクランプ応答出力を発生する。図２の（ａ）に示すｓ
は水平同期信号、またｂはバースト信号である。
で、位相の合った、ＡＰＬ（Ａｖｅｒａｇｅ Ｐｉｃｔ
ｕｒｅ Ｌｅｖｅｌ）の異る２つの映像信号を切り替え
ると、図２の（ａ）に示すような、加算器１出力として
のクランプ応答出力を発生する。図２の（ａ）に示すｓ
は水平同期信号、またｂはバースト信号である。
【０００４】
【発明が解決しようとする課題】この従来の映像信号用
クランプ回路は、たとえば図２の（ａ）に示す如く、ク
ランプ応答に数水平同期周期を要し、水平同期パルスの
歯抜けなど、後段の機器に対して悪影響を与えるという
問題点があった。
クランプ回路は、たとえば図２の（ａ）に示す如く、ク
ランプ応答に数水平同期周期を要し、水平同期パルスの
歯抜けなど、後段の機器に対して悪影響を与えるという
問題点があった。
【０００５】本発明の目的は上述した問題点を解決し、
クランプ応答しきれなかった応答の残留分をキャンセル
してクランプ応答を迅速化することができる映像信号用
クランプ回路を提供することにある。
クランプ応答しきれなかった応答の残留分をキャンセル
してクランプ応答を迅速化することができる映像信号用
クランプ回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明の映像信号用クラ
ンプ回路は、テレビジョン映像信号のＤＣ成分再生のク
ランプ応答を行なう映像信号用クランプ回路において、
クランプ応答しきれなかった出力波形をディジタル加算
によってほぼ除去しうる補正信号を発生し、クランプ応
答の残留分を除去して実効的にクランプ応答の迅速化を
確保する構成を有する。
ンプ回路は、テレビジョン映像信号のＤＣ成分再生のク
ランプ応答を行なう映像信号用クランプ回路において、
クランプ応答しきれなかった出力波形をディジタル加算
によってほぼ除去しうる補正信号を発生し、クランプ応
答の残留分を除去して実効的にクランプ応答の迅速化を
確保する構成を有する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例のブロック図である。
る。図１は、本発明の一実施例のブロック図である。
【０００８】図１に示す実施例は、入力する映像信号と
ループフィルタ３の出力とを加算する加算器１と、加算
器１の出力を入力とし、外部から受けるクランプパルス
でサンプルホールドするサンプルホールド回路２と、サ
ンプルホールド回路２の出力を所定のＤＣ電圧と比較し
差動増幅するループフィルタ３と、加算器１の出力を入
力としディジタル変換する第１のＡ／Ｄ変換器４と、第
１のＡ／Ｄ変換器４の出力を遅延する遅延回路５と、サ
ンプルホールド回路２の出力の含む高周波成分を除去す
るローパスフィルタ６と、ローパスフィルタ６の出力を
ディジタル変換し、クランプ応答の残留分を除去すべき
補正信号を出力する第２のＡ／Ｄ変換器７と、遅延回路
５の出力と第２のＡ／Ｄ変換器７の出力とを差動的に加
算してクランプ応答の残留分を除去するディジタル加算
器８とを備えている。
ループフィルタ３の出力とを加算する加算器１と、加算
器１の出力を入力とし、外部から受けるクランプパルス
でサンプルホールドするサンプルホールド回路２と、サ
ンプルホールド回路２の出力を所定のＤＣ電圧と比較し
差動増幅するループフィルタ３と、加算器１の出力を入
力としディジタル変換する第１のＡ／Ｄ変換器４と、第
１のＡ／Ｄ変換器４の出力を遅延する遅延回路５と、サ
ンプルホールド回路２の出力の含む高周波成分を除去す
るローパスフィルタ６と、ローパスフィルタ６の出力を
ディジタル変換し、クランプ応答の残留分を除去すべき
補正信号を出力する第２のＡ／Ｄ変換器７と、遅延回路
５の出力と第２のＡ／Ｄ変換器７の出力とを差動的に加
算してクランプ応答の残留分を除去するディジタル加算
器８とを備えている。
【０００９】次に、本実施例の動作について説明する。
図２は、図１の各部の主要波形図である。図２の
（ａ），（ｂ）および（ｃ）はいずれも、横軸が時間
軸，縦軸が各信号のレベルを示している。図２の（ａ）
は加算器１の出力波形、図２の（ｂ）はサンプルホール
ド回路２の出力波形また図２の（ｃ）はローパスフィル
タ６の出力波形を示す。
図２は、図１の各部の主要波形図である。図２の
（ａ），（ｂ）および（ｃ）はいずれも、横軸が時間
軸，縦軸が各信号のレベルを示している。図２の（ａ）
は加算器１の出力波形、図２の（ｂ）はサンプルホール
ド回路２の出力波形また図２の（ｃ）はローパスフィル
タ６の出力波形を示す。
【００１０】図２の（ａ）はクランプ応答をした後の波
形であるが、クランプ応答しきれなかった残留分が水平
同期周期の数サイクル分にわたって存在する。
形であるが、クランプ応答しきれなかった残留分が水平
同期周期の数サイクル分にわたって存在する。
【００１１】この残留分を除去する一方法として、図２
の（ｂ）に示すサンプルホールド回路２の出力を図２の
（ａ）から減算することが考えられる。
の（ｂ）に示すサンプルホールド回路２の出力を図２の
（ａ）から減算することが考えられる。
【００１２】しかし、サンプルホールド回路２の出力は
段付きとなっているため、減算後の波形に段が付き、不
都合である。
段付きとなっているため、減算後の波形に段が付き、不
都合である。
【００１３】このような段付を排除し滑らかにするた
め、サンプルホールド回路の後段にローパスフィルタ６
を設け、高周波成分を除去したものを利用する。この波
形を図２の（ｃ）に示す。
め、サンプルホールド回路の後段にローパスフィルタ６
を設け、高周波成分を除去したものを利用する。この波
形を図２の（ｃ）に示す。
【００１４】図２の（ｃ）に示す波形を図２の（ａ）に
示す波形から減算した場合、図２の（ｃ）に示す波形は
ローパスフィルタ６による遅延分だけ図２の（ａ）の波
形よりも遅延させているため、クランプ応答の残留分を
除去しきれない。また、図２の（ａ）の波形をアナログ
的にローパスフィルタ６による遅延分遅延させるのは困
難であるので、第１のＡ／Ｄ変換器４の後段にローパス
フィルタ６による遅延分だけディジタル信号を遅延させ
る遅延回路５を設け、図２の（ａ）と図２の（ｃ）の波
形の位相を一致させ、両ディジタル信号をディジタル加
算器８に入力し減算してクランプ応答の残留分を除去す
る。
示す波形から減算した場合、図２の（ｃ）に示す波形は
ローパスフィルタ６による遅延分だけ図２の（ａ）の波
形よりも遅延させているため、クランプ応答の残留分を
除去しきれない。また、図２の（ａ）の波形をアナログ
的にローパスフィルタ６による遅延分遅延させるのは困
難であるので、第１のＡ／Ｄ変換器４の後段にローパス
フィルタ６による遅延分だけディジタル信号を遅延させ
る遅延回路５を設け、図２の（ａ）と図２の（ｃ）の波
形の位相を一致させ、両ディジタル信号をディジタル加
算器８に入力し減算してクランプ応答の残留分を除去す
る。
【００１５】こうして、クランプ応答の残留分をほぼキ
ャンセルし、実効的にクランプ応答を迅速化することが
できる。
ャンセルし、実効的にクランプ応答を迅速化することが
できる。
【００１６】
【発明の効果】以上説明したように本発明によれば、ク
ランプ応答しきれなかった応答の残留分を除去できる構
成を備えることにより、結果的にクランプ応答を迅速に
処理でき、後段の機器に対する悪影響を大幅に軽減する
ことができるという効果を有する。
ランプ応答しきれなかった応答の残留分を除去できる構
成を備えることにより、結果的にクランプ応答を迅速に
処理でき、後段の機器に対する悪影響を大幅に軽減する
ことができるという効果を有する。
【図１】本発明の一実施例の映像信号用クランプ回路の
ブロック図である。
ブロック図である。
【図２】図１の加算器１の出力波形図（ａ）、サンプル
ホールド回路２の出力波形図（ｂ）およびローパスフィ
ルタ６の出力波形図（ｃ）である。
ホールド回路２の出力波形図（ｂ）およびローパスフィ
ルタ６の出力波形図（ｃ）である。
【図３】従来の映像信号用クランプ回路のブロック図で
ある。
ある。
１ 加算器 ２ サンプルホールド回路 ３ ループフィルタ ４ 第１のＡ／Ｄ変換器 ５ 遅延回路 ６ ローパスフィルタ ７ 第２のＡ／Ｄ変換器 ８ ディジタル加算器 ９ 映像信号入力端子 １０ ディジタル映像信号出力端子
Claims (1)
- 【請求項１】 テレビジョン映像信号のＤＣ成分再生の
クランプ応答を行なう映像信号用クランプ回路におい
て、クランプ応答しきれなかった出力波形をディジタル
加算によってほぼ除去しうる補正信号を発生し、クラン
プ応答の残留分を除去して実効的にクランプ応答の迅速
化を確保することを特徴とする映像信号用クランプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4074975A JPH05284384A (ja) | 1992-03-31 | 1992-03-31 | 映像信号用クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4074975A JPH05284384A (ja) | 1992-03-31 | 1992-03-31 | 映像信号用クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05284384A true JPH05284384A (ja) | 1993-10-29 |
Family
ID=13562805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4074975A Pending JPH05284384A (ja) | 1992-03-31 | 1992-03-31 | 映像信号用クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05284384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651565A1 (en) * | 1993-11-02 | 1995-05-03 | Nec Corporation | Circuit for compensating the drift of the level of the direct current of a video signal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292065A (ja) * | 1990-04-10 | 1991-12-24 | Fujitsu Ltd | 直流レベル補正装置 |
| JPH0442667A (ja) * | 1990-06-07 | 1992-02-13 | Mitsubishi Electric Corp | 映像信号クランプ回路 |
-
1992
- 1992-03-31 JP JP4074975A patent/JPH05284384A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292065A (ja) * | 1990-04-10 | 1991-12-24 | Fujitsu Ltd | 直流レベル補正装置 |
| JPH0442667A (ja) * | 1990-06-07 | 1992-02-13 | Mitsubishi Electric Corp | 映像信号クランプ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651565A1 (en) * | 1993-11-02 | 1995-05-03 | Nec Corporation | Circuit for compensating the drift of the level of the direct current of a video signal |
| US5508749A (en) * | 1993-11-02 | 1996-04-16 | Nec Corporation | Sag compensation circuit for a video signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379075A (en) | Video signal AGC circuit for adjusting the sync level of a video signal | |
| WO2000031967A1 (fr) | Dispositif et procede de verrouillage | |
| JPH05284384A (ja) | 映像信号用クランプ回路 | |
| US5341173A (en) | Automatic gain control circuit | |
| JPH05316338A (ja) | サンプルホールド回路 | |
| JPH0822022B2 (ja) | ノイズリデューサ | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JP2606820B2 (ja) | 輪郭強調回路 | |
| JPH0215784A (ja) | ノイズ低減回路 | |
| JPH0213514B2 (ja) | ||
| JPH04360473A (ja) | 相関２重サンプリング回路 | |
| JPS6245284A (ja) | テレビジヨン信号の直流再生回路 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPH03284066A (ja) | ゴースト除去装置 | |
| JPH03102974A (ja) | 映像信号処理装置 | |
| JPH08168023A (ja) | 雑音除去装置およびその方法 | |
| JPS60197075A (ja) | 同期信号除去装置 | |
| JPH05336402A (ja) | 信号処理回路 | |
| JPH0340669A (ja) | 映像信号処理装置 | |
| JPH0542871B2 (ja) | ||
| JPH01260977A (ja) | クランプ回路 | |
| JPS6193792A (ja) | 色信号処理装置 | |
| JPH05308577A (ja) | 固体撮像素子のノイズ低減方式 | |
| JPS6374384A (ja) | 色ノイズ低減回路 | |
| JPH07162705A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980630 |