KR940010308A - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR940010308A KR940010308A KR1019920019168A KR920019168A KR940010308A KR 940010308 A KR940010308 A KR 940010308A KR 1019920019168 A KR1019920019168 A KR 1019920019168A KR 920019168 A KR920019168 A KR 920019168A KR 940010308 A KR940010308 A KR 940010308A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- transistor gate
- gate electrode
- channel
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract 12
- 239000010408 film Substances 0.000 claims abstract 10
- 238000005530 etching Methods 0.000 claims abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 고집적 반도체의 박막트랜지스터(Thim Film Transistor) 및 그 제조방법에 관한 것으로, 일정 간격으로 사각기둥 모양의 박막트랜지스터 게이트 전극(2A)을 형성하고 전체 구조 상부에 박막트렌지스터 게이트산화막(3), 박막트랜지스터 채널(4)인 다결정 실리콘을 차례로 증착하는 제1단계, 상기 제1단계 후에 마스크 패턴 공정과 식각공정으로 제1 박막트랜지스터 게이트 전극(2A) 상부에 존재하는 박막트랜지스터 게이트 산화막(3)과 박막트랜지스터 채널(4)인 다결정 실리콘을 차례로 제거하는 제2단계, 상기 제2단계 후에 각각 전세 구조상부에 박막 트랜지스터 게이트 산화막(3)을 또한번 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A) 상부에 존재하게 되는 재층착한 박막트랜지스터 게이트 산화막(3)은 제거하는 제3단계, 및 상기 제3단계 후에 다결정 실리콘은 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A)를 연결하는 제2박막트랜지스터 게이트 전극(2B)를 형성한 후 상기 박막 트랜지스터 게이트 전극(2A,2B)의 양 끝단의 박막트렌지스터 채널(4) 일정부분에 이온 주입을 행하여 박막트랜지스터 소오스(5A)와 드레인(5B)을 형성하는 제4단계를 구비하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법 및 이에 따른 박막 트랜지스터에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따튼 라막 트랜지스터의 평면도,
제2도는 제1도의 절단선 A-A′에 따른 박막 트랜지스터의제조 공정도,
제3도는 제1도의 절단선 B-B′에 따른 박막 트랜지스터의 단면도.
Claims (3)
- 박막 트랜지스터에 있어서, 일정 간격으로 형성되는 수직한 사각형 제1박막트랜지스터 게이트 전극(2A), 상기 사각형 제1박막트랜지스터 게이트 전극(2A)을 두러쌓고 있되 내부에 얇은 박막트랜지스터 채널(4)을 포함하는 박막 트랜지스터 게이트 산화막(3), 상기 일정간격으로 형성되어 있는 사각형 제1박막트랜지스터 게이트 전극(2A)을 상부에서 연결하되 상기 박막 트랜지스터 게이트 산화막(3)을 덮는 제2박막트랜지스터 게이트 전극(2B), 및 상기 얇은 박막트랜지스터 채널(4)의 양끝단에 형성되는 박막트랜지스터 소오스, 드레인(5A,5B)으로 구성되어 지는 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서, 상기 사각형 박막트랜지스 게이트 전극(2A)는 원형 및 기타 다른 수직 구조중 어느 하나로 이루어 지는 것으로 특징으로 하는 박막 트랜지스터.
- 박막 트랜지스터 제조 방법에 있어서, 일정 간격으로 사각 기둥 모양의 박막트랜지스터 게이트 전극(2A)을 형성하고 전체 구조 상부에 박막트랜지스터 게이트 산화막(3), 박막트랜지스터 채널(4)인 다결정 실리콘을 차례로 증착하는 제1단계, 상기 제1단계 후에 마스크 패턴 공정과 식각공정으로 제1박막트랜지스터 게이트 전극(2A) 상부에 존재하는 박막트랜지스터 게이트 산화막(3)과 박막트랜지스터 채널(4)인 다결정 실리콘을 차례로 제거하는 제2단계, 상기 제2단계 후에 각각 전체 구조 상부에 박막트랜지스터 계의 산화막(3)을 또한번 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A) 상부에 존재하게 되는 재증착한 박막트랜지스터 게이트 산화막(3)을 제거하는 제3단계, 및 상기 제3단계 후에 다결정 실리콘을 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A)을 연결하는 제2박막트랜지스터 게이트 전극(2B)를 형성한 후 상기 박막 트랜지스터 게이트(2A,2B)의 양 끝단의 박막트랜지스터 채널(4) 일정부부에 이온 주입하여 박막트랜지스터 소오스(5A)와 드레인(5B)을 형성하는 제4단계를 구비하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019168A KR950011784B1 (ko) | 1992-10-19 | 1992-10-19 | 박막트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019168A KR950011784B1 (ko) | 1992-10-19 | 1992-10-19 | 박막트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010308A true KR940010308A (ko) | 1994-05-26 |
| KR950011784B1 KR950011784B1 (ko) | 1995-10-10 |
Family
ID=19341353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920019168A KR950011784B1 (ko) | 1992-10-19 | 1992-10-19 | 박막트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950011784B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298431B1 (ko) * | 1997-12-29 | 2001-08-07 | 김영환 | 박막트랜지스터및그제조방법 |
| KR100292044B1 (ko) * | 1997-05-23 | 2001-09-17 | 구본준, 론 위라하디락사 | 액정표시장치제조방법 |
-
1992
- 1992-10-19 KR KR1019920019168A patent/KR950011784B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100292044B1 (ko) * | 1997-05-23 | 2001-09-17 | 구본준, 론 위라하디락사 | 액정표시장치제조방법 |
| KR100298431B1 (ko) * | 1997-12-29 | 2001-08-07 | 김영환 | 박막트랜지스터및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950011784B1 (ko) | 1995-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR940010308A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR940003086A (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| KR940003022A (ko) | 폴리실리콘 박막 트랜지스터를 이용한 마스크 롬의 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
| KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 | |
| KR950030381A (ko) | 다결정실리콘 소오스, 드레인(source, drain)을 갖는 상보형 트랜지스터 및 그 제조방법 | |
| KR910016099A (ko) | 듀얼게이트 트랜지스터 제조방법 | |
| KR930003434A (ko) | Ldd 구조의 모스 트랜지스터 제조방법 | |
| KR910017634A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR920013755A (ko) | 멀티게이트를 사용한 모스 트랜지스터 및 그 제조방법 | |
| KR940001450A (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR940016753A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050922 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |