JPH0210913A - 半導体集積論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積論理回路に関し、特にフリップフ
ロップのデータ信号とタロツク信号が共通な外部端子に
よってコントロールされる構成を持つフリップフロップ
を含む半導体集積論理回路に関する。

〔従来の技術〕

従来、この種の半導体集積回路は、第７図のような構成
を持つ。第８図に示すタイムチャートにおいて例えば、
フリップフロップ６１のデータ信号がフリップフロップ
６１のデータ線につながるブロックのファンアウトの増
加や、クロック線につながるブロックのバラツキのため
Δｔだけ遅れたときデータ信号とタロツク信号の間のタ
イミングの関係が変化しフリップフロップ６１のセット
アツプタイムを満足しなくなり、回路が誤動作を起こす
可能性があった。

〔発明が解決しようとする課題〕

上述した従来の半導体集積回路では、当該フリップフロ
ップのデータ信号とクロック信号のタイミングは、共通
の外部端子によってコントロールされる構成とのってい
る。このため、当該フリップフロップのデータ信号とク
ロック信号との間に上述したタイミングの変化が生じた
としても、外部端子から当該フリップフロップのデータ
信号とクロック信号の間のタイミングは変更できず回路
そのものを設計し直す必要があるという欠点があった。

〔課題を解決するための手段〕

本発明の半導体集積論理回路は、データ信号とクロック
信号を共通の外部端子でコントロールする構成をとるフ
リップフロップのデータ線またはクロック線と並列に接
続されるディレィ素子、前記フリップフロップのデータ
線またはクロック線と前記ディレィ素子を前記フリップ
フロップのクロック端子またはデータ端子に選択して接
続させるセレクタ、前記セレクタのセレクト信号を発生
させるＡ／Ｄコンバータとを含んで構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示す回路図である。

ディレィ素子１１はフリップフロップ６１に充分なセッ
トアツプタイムを確保させるディレィ値ｔａを持ち、セ
レクタ２１はセレクト信号を入力端子Ｓに入力すること
により入力端子ＡまたはＢの信号を出力端子Ｙに出力す
るものであり、その真理値表を第２図に示す。３１はセ
レクタ２１のセレクト信号を発生するＡ／Ｄコンバータ
、４１はセレクタ２１のセレクト信号を入力する外部端
子である。Ａ／Ｄコンバータ３１の真理値表を第３図に
示す。

次に動作を第４図のタイムチャートを用いて説明する。

ａ〜Ｃは第１図中の記号の点で観測される観測波形であ
る。最初にセレクト端子４１にある電圧を与える。セレ
クト端子４１に与えられた電圧Ｖ４１はＡ／Ｄコンバー
タ３１によって符号化されＡ／Ｄコンバータ３１の出力
のＤＢＯ〜ＤＢ３にそれぞれ“Ｈ″または″Ｌ　”の信
号を出力する。

第２図の例ではセレクト端子４１にＶ　ｒ　ａ　ｆの電
圧を与えているため、Ａ／Ｄコンバータ３１の出力ＤＢ
Ｏに“Ｈ”が出力される。

次にＡ／Ｄコンバータ３１のＤＢＯの値″Ｈ“がセレク
タ２１のセレクト端子Ｓに入力され、セレクタ２１の入
力としてＢをセレクトする。この結果、ディレィ素子１
１がフリップフロップ６１のクロック端子に接続され、
フリップフロップ６１のデータ信号にディレィ素子１１
のプレイ値ｔ１を付加する。

第５図は本発明の第２の実施例の回路図で、フリップフ
ロップのデータ信号に本発明を用いてディレィを付加す
る。

１１．１２はディレィ素子、２１．２２はセレクタ、３
１はＡ／Ｄコンバータ、４１はセレクタ２１のセレクト
信号を入力する入力端子、４２はＡ　／　Ｄコンバータ
３１のリファレンス電圧入力端子である。第３図および
第２図にＡ／Ｄコンバータ３１．セレクタ２１の真理値
表を示す。

次に動作例を第６図のタイムチャ・−トを用いて説明す
る。（本動作例は、２個のフリップフロップに対して本
発明を用いた場合である。）最初にセレクト端子４１に
ある電圧を設定し、ディレィを加えるフリップフロップ
を決定する。

本動作例では、入力電圧に２・ＬＳＢ　（ＬＳＢ＝Ｖ　
、−ｒ　／　２　　）の電圧を加え出力（ｄ、ｃ、ｂ。

ａ）の値として（０，０，１，Ｏ）を得る。次にセレク
タ２１は、セレクタ端子Ｓからのデータとしてａの値を
与えられ、その値によって、入力をセレクトする。前記
の例ではセレクタ２１は、セレクト端子Ｓに“Ｌ　”を
与えられ入力端子Ａを選択する。

その結果ディレィ素子１１はフリップフロンプロ１のデ
ータ端子に接続される。この例では、フリップフロップ
６１のデータ信号にディレィ値は付加されない。

セレクタ２２の場合も同様に動作し前記の例では、セレ
クト２２のセレクト端子Ｓのデータとして、ｄの値゛Ｈ
”を与えられ、この値によってセレクタ２２の入力端子
Ｂが選択される。その結果、ディレィ素子１２はフリッ
プフロップ６２のデータ端子に接続され、フリップフロ
ップ６２のデータ信号にディレィ素子１２のディレィ値
ｊａ２を付加することができる。

本実施例では、ディレィを与えるフリップフロップを選
択するセレクト信号がアナログ値をＡ／Ｄ変換して得ら
れた信号によって得られるなめ、セレクト信号を入力す
る端子数が１本で済む、また、−度セレクト端子の電圧
を決定しておくと、以後決定された電圧によって選択さ
れたフリップフロップにディレィを付加することができ
る。また、本実施例ではデータ信号にディレィを付加し
たため、ホールドタイムに余裕を持たせることが可能で
ある。

〔発明の効果〕

以上説明したように本発明は、半導体集積回路内のデー
タ信号とクロック信号が共通の外部端子によってコント
ロールされる構成を持つフリップフロップにおいても、
外部端子より、データ信号またはクロック信号にディレ
ィを付加することができる。このため、当該回路中のフ
リップフロップのタイミングに誤りが生じた場合も、外
部端子から当該タイミングを変化させ、回路の誤動作を
防ぐことができる。また、ディレィを付加するフリップ
フロップを選択する信号として、アナログ値をＡ／Ｄ変
換して得られた信号を用いるため、−度決定された電圧
を外部より本発明のセレクト端子に設定しておけば、以
後決定されたディレィが付加された条件で、当該フリッ
プフロップを動作させる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示すセレクタの真理値表、第３図は第１図に示
すＡ／Ｄコンバータめ真理値表、第４図は第１図の動作
を示すタイムチャート、第５図は本発明の第２の実施例
を示す回路図、第６図は第５図の回路の動作を示すタイ
ムチャート、第７図は従来の一例を示す回路図、第８図
は第７図の動作を示すタイムチャートである。 １１．１２・・・ディレィ素子、２１．．２２・・・セ
レクタ、３１・・・４ＢｉｔＡ／Ｄ変換器、４１・・デ
ィレィを与えるフリップフロップを選択するデータをア
ナログ信号で入力する入力端子、４２・・・３１のＶ　
ｒ　ｅ　ｒの入力端子、９１〜９４・・・内部回路、５
１゜５２・・・６１．６２を動作させる外部端子、ａ〜
Ｉ〕・・・回路図中の各観測点における波形、ｔ、・・
・１１のディレィ値、ｔａ、・・・１２のディレィ値、
ｔｓ・・・セットアツプタイム、ｔ）＋２・・・ホール
ドタイム、Δｔ・・・バラツキやファンアウトによるデ
ィレィ値の増分、Ｖ　ｒ　＠ｆ・・・リファレンス電圧
。

Claims (1)

【特許請求の範囲】
1. データ信号とクロック信号を共通の外部端子でコントロ
   ールする構成をとるフリップフロップのデータ線または
   クロック線と並列に接続されるディレィ素子と、前記フ
   リップフロップのデータ線またはクロック線と前記ディ
   レィ素子を前記フリップフロップのクロック端子または
   データ端子に選択して接続させるセレクタと、前記セレ
   クタのセレクト信号を発生させるＡ／Ｄコンバータとを
   含むことを特徴とする半導体集積論理回路。