JPH0198254A - Mos型半導体装置 - Google Patents
Mos型半導体装置Info
- Publication number
- JPH0198254A JPH0198254A JP25584087A JP25584087A JPH0198254A JP H0198254 A JPH0198254 A JP H0198254A JP 25584087 A JP25584087 A JP 25584087A JP 25584087 A JP25584087 A JP 25584087A JP H0198254 A JPH0198254 A JP H0198254A
- Authority
- JP
- Japan
- Prior art keywords
- generation circuit
- voltage generation
- substrate voltage
- substrate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000012544 monitoring process Methods 0.000 claims description 4
- 239000008188 pellet Substances 0.000 abstract description 7
- 230000010355 oscillation Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はMO8型半導体装置に関し、特に基板電圧発生
回路を有するMO8型半導体装置に関する。
回路を有するMO8型半導体装置に関する。
従来、かかる基板電圧発生回路はチップ内に配置されて
おシ、この基板電圧特性などを試験するときはペレット
の検査時にモニターすることにより行っていた。
おシ、この基板電圧特性などを試験するときはペレット
の検査時にモニターすることにより行っていた。
上述したように、従来は基板電圧の測定およびその他の
基板電圧特性のチエツクをペレット検査時に行っている
が、チップをパッケージに組立てた後基板電圧等を測定
しモニターするということは非常に困難であるという欠
点がある。また、パッケージのあきピンに基板電圧発生
回路の出力を接続すると、実装時にあきピン(基板電圧
出力ピン)と他の信号線とが短絡を起こし、半導体装置
が動作しなくなるという欠点もある。
基板電圧特性のチエツクをペレット検査時に行っている
が、チップをパッケージに組立てた後基板電圧等を測定
しモニターするということは非常に困難であるという欠
点がある。また、パッケージのあきピンに基板電圧発生
回路の出力を接続すると、実装時にあきピン(基板電圧
出力ピン)と他の信号線とが短絡を起こし、半導体装置
が動作しなくなるという欠点もある。
本発明の目的は、ペレットの検査時ではなくパッケージ
の組立後に基板電圧のモニターを可能とするMO8型半
導体装置を提供することにある。
の組立後に基板電圧のモニターを可能とするMO8型半
導体装置を提供することにある。
本発明のMO8m半導体装置は、基板電圧の発生回路と
、負電圧発生回路と1前記基板電圧を外部よりモニター
するためのパッケージあきピンに前記基板電圧を出力す
る回路とを有して構成され、特に前記基板電圧を出力す
る回路はトランジスタQo 、Q(2および入力ピン、
あきピンによって構成され、前記入力ビンP1に電位を
印加するととKより前記あきピン(OUT)より基板電
圧をモニターすることにある。
、負電圧発生回路と1前記基板電圧を外部よりモニター
するためのパッケージあきピンに前記基板電圧を出力す
る回路とを有して構成され、特に前記基板電圧を出力す
る回路はトランジスタQo 、Q(2および入力ピン、
あきピンによって構成され、前記入力ビンP1に電位を
印加するととKより前記あきピン(OUT)より基板電
圧をモニターすることにある。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(a)、 (b)は本発明の第一の実施例を説明
するためのMO8屋半導体装置の電圧発生回路図および
その内部電圧波形図である。
するためのMO8屋半導体装置の電圧発生回路図および
その内部電圧波形図である。
第1図(a)に示すように、このMO8半導体装置の電
圧発生回路は負電圧発生回路1と、基板電圧発生回路2
と、この基板電圧発生回路2に接続されハイ、ローの電
圧を供給するリングオミレータからなる発振回路3とを
有し、nチャネルMO8型トランジスタQllとQ 1
2の接続点に負電圧発生回路1を接続し、且つQ12側
に基板電圧発生回路2を接続して構成される。また、基
板電圧を取シ出すため前記Qssには入力ピンP1が接
続され、前記QuにはあきピンOUTが接続される。
圧発生回路は負電圧発生回路1と、基板電圧発生回路2
と、この基板電圧発生回路2に接続されハイ、ローの電
圧を供給するリングオミレータからなる発振回路3とを
有し、nチャネルMO8型トランジスタQllとQ 1
2の接続点に負電圧発生回路1を接続し、且つQ12側
に基板電圧発生回路2を接続して構成される。また、基
板電圧を取シ出すため前記Qssには入力ピンP1が接
続され、前記QuにはあきピンOUTが接続される。
次に、第1図(b)に示すように、かかる電圧発生回路
の動作状態においては、接続点N2が基板電圧で負電位
に保たれ、また接続点N1が負電圧発生回路の出力電圧
で負電位に保たれるので、おきピンOUTに表われる出
力はトランジスタQstのオフ状態によ)フローティン
グ状態になる。
の動作状態においては、接続点N2が基板電圧で負電位
に保たれ、また接続点N1が負電圧発生回路の出力電圧
で負電位に保たれるので、おきピンOUTに表われる出
力はトランジスタQstのオフ状態によ)フローティン
グ状態になる。
ここで、パッケージの基板電圧を測定するときは、入力
ビンP1に正の電位を印加することになるので、第一電
源φ1に接続されたトランジスタQllがオン状態にな
シ、接続点NlがGNi)レベルに上昇する。この接続
点N1がGNDレベルになると、トランジスタQ1!が
オン状態になるので、その結果として出力ピンOUTに
は基板電圧レベルが出力される。淘、接続点N2は入力
ビンPIK電位を印加する前後で変化なく常時一定の基
板電圧に維持される。
ビンP1に正の電位を印加することになるので、第一電
源φ1に接続されたトランジスタQllがオン状態にな
シ、接続点NlがGNi)レベルに上昇する。この接続
点N1がGNDレベルになると、トランジスタQ1!が
オン状態になるので、その結果として出力ピンOUTに
は基板電圧レベルが出力される。淘、接続点N2は入力
ビンPIK電位を印加する前後で変化なく常時一定の基
板電圧に維持される。
第2図は本発明の第二の実施例を説明するための電圧発
生回路図である。
生回路図である。
第2図に示すように、第二の実施例は負電圧発生回路1
の電圧源であるリングオミレータからなる発振回路3を
基板電圧発生回路2に共用した例である。
の電圧源であるリングオミレータからなる発振回路3を
基板電圧発生回路2に共用した例である。
賞、N l 〜N 3はQll + Quと同様にnチ
ャネル型MOSトランジスタである。その他は第1図(
a)に示す回路と同様であシ、このように構成しても前
述の第一の実施例と同様の結果が得られる。
ャネル型MOSトランジスタである。その他は第1図(
a)に示す回路と同様であシ、このように構成しても前
述の第一の実施例と同様の結果が得られる。
以上説明したように、本発明のMOa型半導体装置は基
板電圧発生回路と負電圧発生回路とベレットの入力ビン
よりミ圧を印加しパッケージのあきピンに前記基板電圧
を出力させる回路とを有することにより、ペレットを組
立だ後においても基板電圧をモニターし且つモニター時
以外は半導体装置の動作に悪影響を与えないようにする
ことができるという効果がある。
板電圧発生回路と負電圧発生回路とベレットの入力ビン
よりミ圧を印加しパッケージのあきピンに前記基板電圧
を出力させる回路とを有することにより、ペレットを組
立だ後においても基板電圧をモニターし且つモニター時
以外は半導体装置の動作に悪影響を与えないようにする
ことができるという効果がある。
第1図(a)、 (b)はそれぞれ本発明の第一の実施
例を説明するためのMO8型半導体装置の電圧発生回路
図および内部電圧波形図、第2図は本発明の第二の実施
例を説明するための電圧発生回路図である。 1・・・・・・負電圧発生回路、2・・・・・・基板電
圧発生回路、3・・・・・・発振回路(リングオシレー
タ) % Qll rQt* 、 N i〜N3・・・
・・・nチャネルMO8製)ランジスタ、PI・・・・
・・外部端子、OUT・・・・・・あきピン、φ1・・
・・・・第一電源。 代理人 弁理士 内 原 晋
例を説明するためのMO8型半導体装置の電圧発生回路
図および内部電圧波形図、第2図は本発明の第二の実施
例を説明するための電圧発生回路図である。 1・・・・・・負電圧発生回路、2・・・・・・基板電
圧発生回路、3・・・・・・発振回路(リングオシレー
タ) % Qll rQt* 、 N i〜N3・・・
・・・nチャネルMO8製)ランジスタ、PI・・・・
・・外部端子、OUT・・・・・・あきピン、φ1・・
・・・・第一電源。 代理人 弁理士 内 原 晋
Claims (1)
- 基板電圧の発生回路と、負電圧発生回路と、前記基板
電圧を外部よりモニターするためのパッケージあきピン
に前記基板電圧を出力する回路とを有することを特徴と
するMOS型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25584087A JPH0198254A (ja) | 1987-10-09 | 1987-10-09 | Mos型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25584087A JPH0198254A (ja) | 1987-10-09 | 1987-10-09 | Mos型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0198254A true JPH0198254A (ja) | 1989-04-17 |
Family
ID=17284320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25584087A Pending JPH0198254A (ja) | 1987-10-09 | 1987-10-09 | Mos型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0198254A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999034445A1 (en) * | 1997-12-26 | 1999-07-08 | Hitachi, Ltd. | Semiconductor integrated circuit |
-
1987
- 1987-10-09 JP JP25584087A patent/JPH0198254A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7321252B2 (en) | 1997-11-21 | 2008-01-22 | Renesas Technology Corporation | Semiconductor integrated circuit |
WO1999034445A1 (en) * | 1997-12-26 | 1999-07-08 | Hitachi, Ltd. | Semiconductor integrated circuit |
US6337593B1 (en) | 1997-12-26 | 2002-01-08 | Hitachi, Ltd. | Semiconductor integrated circuit |
US6483374B1 (en) | 1997-12-26 | 2002-11-19 | Hitachi, Ltd. | Semiconductor integrated circuit |
US6600360B2 (en) | 1997-12-26 | 2003-07-29 | Hitachi, Ltd. | Semiconductor integrated circuit |
US6707334B2 (en) | 1997-12-26 | 2004-03-16 | Hitachi, Ltd. | Semiconductor integrated circuit |
US6987415B2 (en) | 1997-12-26 | 2006-01-17 | Renesas Technology Corporation | Semiconductor integrated circuit |
US7046075B2 (en) | 1997-12-26 | 2006-05-16 | Renesas Technology Corporation | Semiconductor integrated circuit |
US7598796B2 (en) | 1997-12-26 | 2009-10-06 | Renesas Technology Corporation | Semiconductor integrated circuit including charging pump |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI642275B (zh) | 正反器電路和掃描鏈 | |
JPH0198254A (ja) | Mos型半導体装置 | |
KR100895138B1 (ko) | 지연 회로 | |
JP2010011254A (ja) | 発振確認検査方法 | |
TWI786679B (zh) | 延遲電路與電路系統 | |
KR950004637B1 (ko) | 플로우팅 감지 회로 | |
JPH0444248A (ja) | 半導体回路 | |
KR100833200B1 (ko) | 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치 | |
JP2003279625A (ja) | 半導体集積回路 | |
JP4255343B2 (ja) | 半導体装置内で生成した遅延時間検査回路を有する半導体装置 | |
JPH0725715Y2 (ja) | 周波数測定装置 | |
JP3062092B2 (ja) | 発振回路 | |
KR0147453B1 (ko) | 반도체 집적회로 | |
JPH11101853A (ja) | Icのテスト回路 | |
JPH0448277A (ja) | 半導体集積回路 | |
KR100234721B1 (ko) | 파워다운검출회로 | |
JP2000055978A (ja) | Cmos集積回路の電源電流測定装置 | |
JPH08236590A (ja) | 半導体集積回路 | |
JPH02103945A (ja) | 信号試験回路 | |
JPH02291164A (ja) | 半導体集積回路装置 | |
KR20010055074A (ko) | 스태틱 램의 테스트 패턴 | |
JPH0475360A (ja) | 半導体装置の寿命評価方法 | |
JPH0239124B2 (ja) | ||
JPH05340992A (ja) | 集積回路装置 | |
JPH02119426A (ja) | 出力駆動回路 |