KR100833200B1 - 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치 - Google Patents
바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치 Download PDFInfo
- Publication number
- KR100833200B1 KR100833200B1 KR1020070045097A KR20070045097A KR100833200B1 KR 100833200 B1 KR100833200 B1 KR 100833200B1 KR 1020070045097 A KR1020070045097 A KR 1020070045097A KR 20070045097 A KR20070045097 A KR 20070045097A KR 100833200 B1 KR100833200 B1 KR 100833200B1
- Authority
- KR
- South Korea
- Prior art keywords
- bias
- voltage
- switching signal
- power supply
- output node
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract description 40
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 22
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 15
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 18
- 230000004913 activation Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
- H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/27—A biasing circuit node being switched in an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
- H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명의 일 실시예에 따른 바이어스 스위칭 회로는, 제 1 스위칭 신호에 응답하여 바이어스 전압을 제 1 출력 노드로 전달하는 제 1 전송 스위치, 제 2 스위칭 신호에 응답하여 기준 전압을 상기 제 1 출력 노드로 전달하는 제 2 전송 스위치, 상기 제 2 스위칭 신호에 응답하여 상기 바이어스 전압을 제 2 출력 노드로 전달하는 제 3 전송 스위치, 상기 제 1 스위칭 신호에 응답하여 상기 기준 전압을 상기 제 2 출력 노드로 전달하는 제 4 전송 스위치, 제 3 스위칭 신호에 응답하여 전원 전압을 상기 제 1 출력 노드로 전달하는 제 1 트랜지스터 및 제 4 스위칭 신호에 응답하여 상기 전원 전압을 상기 제 2 출력 노드로 전달하는 제 2 트랜지스터를 구비한다.
바이어스 생성, 바이어스 스위칭, 바이어스 공급, 부하 효과, 비-오버랩,
Description
본 발명의 상세한 설명에서 인용되는 도면을 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 쵸핑 앰프를 설명하는 도면이다.
도 2는 바이어스 공급 장치가 다수의 쵸핑 앰프들을 구동하는 경우를 나타내는 도면이다.
도 3a는 바이어스 공급 장치에 구비되는 바이어스 생성 회로를 예시하는 도면이다.
도 3b 및 도 3c는 바이어스 공급 장치에 구비되는 바이어스 스위칭 회로를 예시하는 도면이고, 도 3d는 도 3b 및 도 3c에 예시된 바이어스 스위칭 회로에 인가되는 스위칭 신호(CH)와 반전 스위칭 신호(CHB)를 예시하는 도면이다.
도 3e는 도 3a에 도시된 바이어스 생성 회로 및 도 3c에 도시된 바이어스 스위칭 회로를 구비하는 바이어스 공급 장치가 다수의 쵸핑 앰프들을 구동하는 경우에 바이어스 쵸핑 전압의 변형(deformation)을 예시하는 도면이다.
도 4a는 본 발명의 일 실시예에 따른 바이어스 스위칭 회로를 나타내는 도면이고, 도 4b는 본 발명의 다른 실시예에 따른 바이어스 스위칭 회로를 나타내는 도 면이다.
도 5a는 도 4a에 도시된 바이어스 스위칭 회로 및 도 4b에 도시된 바이어스 스위칭 회로에 인가되는 스위칭 신호들(CH1, CH1B, CH2, CH2B, CH31, CH32, CH33, CH34)을 나타내는 도면이다.
도 5b는 도 4a에 도시된 바이어스 스위칭 회로 또는 도 4b에 도시된 바이어스 스위칭 회로에 스위칭 신호들(CH1, CH1B, CH2, CH2B, CH31, CH32, CH33, CH34)을 공급하는 스위칭 신호 공급기를 나타내는 도면이다.
도 6은 도 3a에 도시된 바이어스 생성 회로 및 도 4b에 도시된 바이어스 스위칭 회로를 구비하는 바이어스 공급 장치가 다수의 쵸핑 앰프들을 구동하는 경우에 바이어스 쵸핑 전압(VB2a, VB2b)을 예시하는 도면이다.
< 도면의 참조 번호에 대한 설명 >
110, 210: 바이어스 공급 장치 120: 바이어스 생성 회로
130: 바이어스 스위칭 회로 150: 쵸핑부
140, 240_1, 240_2, ..., 240_n: 쵸핑 앰프
본 발명은 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급 장치에 관한 것이다. 특히, 본 발명은 부하 효과로 야기되는 문제를 제거함으로써 바이어스 쵸핑(chopping) 전압을 안정적으로 공급하는 바이어스 스위칭 회로 및 그를 포함하 는 바이어스 공급 장치에 관한 것이다.
디스플레이 패널 드라이버 등의 다양한 전자 전기 소자에 앰프(amplifier)가 사용되고 있다. 앰프는 기본적으로 입력 데이터 전압을 증폭하여 출력 데이터 전압을 출력하는 증폭 동작을 수행한다. 그런데, 앰프가 출력하는 출력 데이터 전압에는 앰프 자체의 오프셋(offset) 특성으로 인한 성분이 불가피하게 포함되기 때문에, 정밀한 증폭 동작이 요구되는 분야에서는 위와 같은 오프셋 성분을 제거하기 위하여 쵸핑 앰프(chopping amplifier)가 사용된다.
도 1은 쵸핑 앰프를 설명하는 도면이다.
도 1에는 쵸핑 앰프(140)와 함께 쵸핑 앰프(140)로 바이어스 쵸핑 전압(VBa, VBb)을 공급하는 바이어스 공급 장치(110)가 도시되어 있다. 도 1에서 보듯이, 바이어스 공급 장치(110)는 바이어스 생성 회로(120)와 바이어스 스위칭 회로(130)를 구비한다.
바이어스 생성 회로(120)에서 생성된 바이어스 전압(VB)은 바이어스 스위칭 회로(130)로 입력된다. 바이어스 스위칭 회로(130)는 바이어스 전압(VB)으로부터 제 1 바이어스 쵸핑 전압(VBa)과 제 2 바이어스 쵸핑 전압(VBb)을 생성한다. 생성되는 제 1 바이어스 쵸핑 전압(VBa)과 제 2 바이어스 쵸핑 전압(VBb)은 쵸핑 앰프(140)에 공급된다. 입력 데이터 전압(Vin)을 출력 데이터 전압(Vout)으로 증폭하는 쵸핑 앰프(140) 내의 쵸핑부(150)에서는, 제 1 바이어스 쵸핑 전압(VBa)과 제 2 바이어스 쵸핑 전압(VBb)에 응답하여 내부 신호들의 경로가 쵸핑된다. 예컨대, 제 1 바이어스 쵸핑 전압(VBa)이 활성화되면 T1-T3 경로와 T2-T4 경로가 형성되고, 제 2 바이어스 쵸핑 전압(VBb)이 활성화되면 T1-T4 경로와 T2-T3 경로가 형성된다. 이와 같이, 쵸핑 앰프(140) 내에서 내부 신호들의 경로를 쵸핑시키면 오프셋 성분이 출력 데이터 전압(Vout)에 영향을 미치는 것을 방지할 수 있다.
도 2는 바이어스 공급 장치가 다수의 쵸핑 앰프들을 구동하는 경우를 나타내는 도면이다.
LCD(Liquid Crystal Display) 패널 드라이버 등에서는 하나의 바이어스 공급 장치(210)가 다수의 쵸핑 앰프들(240_1, 240_2, ..., 240_n)에 바이어스 쵸핑 전압(VB1a, VB1b, VB2a, VB2b)을 공급한다. 바이어스 쵸핑 전압 VB1a와 바이어스 쵸핑 전압 VB1b은 다수의 쵸핑 앰프들(240_1, 240_2, ..., 240_n) 내에서 제 1 내부 신호들의 경로를 쵸핑하는데 사용되고, 바이어스 쵸핑 전압 VB2a와 바이어스 쵸핑 전압 VB2b은 다수의 쵸핑 앰프들(240_1, 240_2, ..., 240_n) 내에서 제 2 내부 신호들의 경로를 쵸핑하는데 사용되는 것으로 생각할 수 있다.
그런데, 쵸핑 앰프들(240_1, 240_2, ..., 240_n) 각각의 부하 용량(load capacitance)은 비교적 큰 편이며, 병렬 접속된 다수의 쵸핑 앰프들(240_1, 240_2, ..., 240_n)의 총 부하 용량은 바이어스 공급 장치(210)의 구동 능력에 비해서 매우 크다. 그래서, 작은 구동 능력을 갖는 바이어스 공급 장치(210)가 큰 부하 용량을 갖는 다수의 쵸핑 앰프들(240_1, 240_2, ..., 240_n)에 바이어스 쵸핑 전압을 공급함에 있어서, 병렬 접속된 다수의 쵸핑 앰프들(240_1, 240_2, ..., 240_n)로 인한 부하 효과(loading effect)에 의하여 오히려 바이어스 쵸핑 전압이 변형되기도 한다. 변형된(deformed) 바이어스 쵸핑 전압이 공급되면 쵸핑 앰프 들(240_1, 240_2, ..., 240_n)은 정상적인 증폭 동작을 수행할 수 없다.
본 발명은 부하 효과로 야기되는 문제를 제거함으로써 바이어스 쵸핑(chopping) 전압을 안정적으로 공급하는 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 바이어스 스위칭 회로는, 제 1 스위칭 신호에 응답하여 바이어스 전압을 제 1 출력 노드로 전달하는 제 1 전송 스위치, 제 2 스위칭 신호에 응답하여 기준 전압을 상기 제 1 출력 노드로 전달하는 제 2 전송 스위치, 상기 제 2 스위칭 신호에 응답하여 상기 바이어스 전압을 제 2 출력 노드로 전달하는 제 3 전송 스위치, 상기 제 1 스위칭 신호에 응답하여 상기 기준 전압을 상기 제 2 출력 노드로 전달하는 제 4 전송 스위치, 제 3 스위칭 신호에 응답하여 전원 전압을 상기 제 1 출력 노드로 전달하는 제 1 트랜지스터 및 제 4 스위칭 신호에 응답하여 상기 전원 전압을 상기 제 2 출력 노드로 전달하는 제 2 트랜지스터를 구비한다.
상기 바이어스 스위칭 회로의 동작 구간은, 상기 제 1 스위칭 신호가 활성화되는 구간, 상기 제 1 스위칭 신호와 상기 제 2 스위칭 신호가 모두 비활성화되는 비-오버랩 구간(Non-Overlap Period) 및 상기 제 2 스위칭 신호가 활성화되는 구간으로 구분될 수 있다. 그리고, 상기 제 1 스위칭 신호가 활성화되는 구간, 상기 비-오버랩 구간(Non-Overlap Period), 상기 제 2 스위칭 신호가 활성화되는 구간 및 상기 비-오버랩 구간(Non-Overlap Period)이 주기적으로 반복될 수 있다.
본 발명의 어느 한 실시예에 있어서, 상기 비-오버랩 구간(Non-Overlap Period)에 상기 제 1 전송 스위치 내지 상기 제 4 전송 스위치는 모두 턴 오프(turn off)되고, 상기 제 3 스위칭 신호 및 상기 제 4 스위칭 신호는 상기 비-오버랩 구간(Non-Overlap Period)에 활성화된다. 이 경우, 상기 제 1 트랜지스터는 상기 비-오버랩 구간(Non-Overlap Period)에 상기 전원 전압을 상기 제 1 출력 노드로 전달하고, 상기 제 2 트랜지스터는 상기 비-오버랩 구간(Non-Overlap Period)에 상기 전원 전압을 상기 제 2 출력 노드로 전달할 수 있다.
상기 제 1 출력 노드로부터 상기 바이어스 전압, 상기 전원 전압, 상기 기준 전압 및 상기 전원 전압이 순차적으로 출력되고, 상기 제 2 출력 노드로부터 상기 기준 전압, 상기 전원 전압, 상기 바이어스 전압 및 상기 전원 전압이 순차적으로 출력될 수 있다.
또한, 본 발명의 다른 실시예에 따른 바이어스 스위칭 회로는, 제 1 스위칭 신호에 응답하여 바이어스 전압을 제 1 출력 노드로 전달하는 제 1 전송 스위치, 제 2 스위칭 신호에 응답하여 전원 전압을 상기 제 1 출력 노드로 전달하는 제 2 전송 스위치, 상기 제 2 스위칭 신호에 응답하여 상기 바이어스 전압을 제 2 출력 노드로 전달하는 제 3 전송 스위치, 상기 제 1 스위칭 신호에 응답하여 상기 전원 전압을 상기 제 2 출력 노드로 전달하는 제 4 전송 스위치, 제 3 스위칭 신호에 응답하여 기준 전압을 상기 제 1 출력 노드로 전달하는 제 1 트랜지스터 및 제 4 스위칭 신호에 응답하여 상기 기준 전압을 상기 제 2 출력 노드로 전달하는 제 2 트 랜지스터를 구비한다. 상기 제 1 트랜지스터는 상기 비-오버랩 구간(Non-Overlap Period)에 상기 기준 전압을 상기 제 1 출력 노드로 전달하고, 상기 제 2 트랜지스터는 상기 비-오버랩 구간(Non-Overlap Period)에 상기 기준 전압을 상기 제 2 출력 노드로 전달한다. 상기 제 1 출력 노드로부터 상기 바이어스 전압, 상기 기준 전압, 상기 전원 전압 및 상기 기준 전압이 순차적으로 출력되고, 상기 제 2 출력 노드로부터 상기 전원 전압, 상기 기준 전압, 상기 바이어스 전압 및 상기 기준 전압이 순차적으로 출력된다.
바이어스 전압과 기준 전압이 교대로 반복되는 제 1 바이어스 쵸핑(chopping) 전압 및 상기 기준 전압과 상기 바이어스 전압이 교대로 반복되는 제 2 바이어스 쵸핑 전압을 공급하는 바이어스 공급 장치에 있어서, 본 발명의 일 실시예에 따른 바이어스 공급 장치는, 상기 바이어스 전압을 생성하는 바이어스 생성 회로 및 상기 바이어스 전압, 상기 기준 전압 및 전원 전압을 입력받아 상기 제 1 바이어스 쵸핑 전압 및 상기 제 2 바이어스 쵸핑 전압을 출력하는 바이어스 스위칭 회로를 구비한다. 상기 제 1 바이어스 쵸핑 전압은 상기 바이어스 전압, 상기 전원 전압, 상기 기준 전압 및 상기 전원 전압이 주기적으로 반복되는 전압이고, 상기 제 2 바이어스 쵸핑 전압은 상기 기준 전압, 상기 전원 전압, 상기 바이어스 전압 및 상기 전원 전압이 주기적으로 반복되는 전압이다.
바이어스 전압과 전원 전압이 교대로 반복되는 제 1 바이어스 쵸핑 전압 및 상기 전원 전압과 상기 바이어스 전압이 교대로 반복되는 제 2 바이어스 쵸핑 전압을 공급하는 바이어스 공급 장치에 있어서, 본 발명의 다른 실시예에 따른 바이어 스 공급 장치는, 상기 바이어스 전압을 생성하는 바이어스 생성 회로 및 상기 바이어스 전압, 상기 전원 전압 및 기준 전압을 입력받아 상기 제 1 바이어스 쵸핑 전압 및 상기 제 2 바이어스 쵸핑 전압을 출력하는 바이어스 스위칭 회로를 구비한다. 상기 제 1 바이어스 쵸핑 전압은 상기 바이어스 전압, 상기 기준 전압, 상기 전원 전압 및 상기 기준 전압이 주기적으로 반복되는 전압이고, 상기 제 2 바이어스 쵸핑 전압은 상기 전원 전압, 상기 기준 전압, 상기 바이어스 전압 및 상기 기준 전압이 주기적으로 반복되는 전압이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
먼저 도 3a 내지 도 3e을 참조하여 바이어스 공급 장치에 대하여 자세히 살펴 본다.
도 3a는 바이어스 공급 장치에 구비되는 바이어스 생성 회로를 예시하는 도면이다. 도 3a에 도시된 바이어스 생성 회로는 제 1 전원 전압(VDD)과 제 2 전원 전압(VSS) 사이에 접속되는 제 1 경로(MP2, MP1, MN1, MN2, R), 제 2 경로(MP4, MP3, MN3, MN4), 제 3 경로(MP6, MP5, MN5), 제 4 경로(MP7, MN6, MN7), 그리고 제 1 게이트 라인(GL1) 내지 제 4 게이트 라인(GL4)을 구비한다.
제 1 게이트 라인(GL1)으로부터 제 1 바이어스 전압(VB1)이 출력되고, 제 2 게이트 라인(GL2)으로부터 제 2 바이어스 전압(VB2)이 출력되고, 제 3 게이트 라 인(GL3)으로부터 제 3 바이어스 전압(VB3)이 출력된다.
도 3b 및 도 3c는 바이어스 공급 장치에 구비되는 바이어스 스위칭 회로를 예시하는 도면이고, 도 3d는 도 3b 및 도 3c에 예시된 바이어스 스위칭 회로에 인가되는 스위칭 신호(CH)와 반전 스위칭 신호(CHB)를 예시하는 도면이다.
예컨대, 도 3b에 도시된 바이어스 스위칭 회로는 제 3 바이어스 전압(VB3)과 기준 전압(reference voltage. GND)을 입력받아 바이어스 쵸핑 전압 VB3a와 바이어스 쵸핑 전압 VB3b를 출력한다. 스위칭 신호(CH)가 논리 로우 레벨(L)이고 반전 스위칭 신호(CHB)가 논리 하이 레벨(H)인 구간에서는, 트랜지스터 P3와 트랜지스터 N3B가 턴 온(turn on)되고 트랜지스터 N3와 트랜지스터 P3B가 턴 오프(turn off)되므로, 제 1 출력 노드(No1)로부터 제 3 바이어스 전압(VB3)이 출력되고 제 2 출력 노드(No2)로부터 기준 전압(GND)이 출력된다. 스위칭 신호(CH)가 논리 하이 레벨(H)이고 반전 스위칭 신호(CHB)가 논리 로우 레벨(L)인 구간에서는, 트랜지스터 N3와 트랜지스터 P3B가 턴 온(turn on)되고 트랜지스터 P3와 트랜지스터 N3B가 턴 오프(turn off)되므로, 제 1 출력 노드(No1)로부터 기준 전압(GND)이 출력되고 제 2 출력 노드(No2)로부터 제 3 바이어스 전압(VB3)이 출력된다.
위와 같은 과정이 반복되면서, 제 1 출력 노드(No1)로부터는 제 3 바이어스 전압(VB3)과 기준 전압(GND)이 교대로 반복되는 바이어스 쵸핑 전압 VB3a가 출력된다. 마찬가지로, 제 2 출력 노드(No2)로부터는 기준 전압(GND)과 제 3 바이어스 전압(VB3)이 교대로 반복되는 바이어스 쵸핑 전압 VB3b가 출력된다.
또한, 도 3c에 도시된 바이어스 스위칭 회로는 제 2 바이어스 전압(VB2)과 전원 전압(power voltage. PWR)을 입력받아 바이어스 쵸핑 전압 VB2a와 바이어스 쵸핑 전압 VB2b를 출력한다. 스위칭 신호(CH)가 논리 로우 레벨(L)이고 반전 스위칭 신호(CHB)가 논리 하이 레벨(H)인 구간에서는, 트랜지스터 P2와 트랜지스터 N2B가 턴 온(turn on)되고 트랜지스터 N2와 트랜지스터 P2B가 턴 오프(turn off)되므로, 제 1 출력 노드(No1)로부터 전원 전압(PWR)이 출력되고 제 2 출력 노드(No2)로부터 제 2 바이어스 전압(VB2)이 출력된다. 스위칭 신호(CH)가 논리 하이 레벨(H)이고 반전 스위칭 신호(CHB)가 논리 로우 레벨(L)인 구간에서는, 트랜지스터 N2와 트랜지스터 P2B가 턴 온(turn on)되고 트랜지스터 P2와 트랜지스터 N2B가 턴 오프(turn off)되므로, 제 1 출력 노드(No1)로부터 제 2 바이어스 전압(VB2)이 출력되고 제 2 출력 노드(No2)로부터 전원 전압(PWR)이 출력된다.
위와 같은 과정이 반복되면서, 제 1 출력 노드(No1)로부터는 전원 전압(PWR)과 제 2 바이어스 전압(VB2)이 교대로 반복되는 바이어스 쵸핑 전압 VB2a가 출력된다. 마찬가지로, 제 2 출력 노드(No2)로부터는 제 2 바이어스 전압(VB2)과 전원 전압(PWR)이 교대로 반복되는 바이어스 쵸핑 전압 VB2b가 출력된다.
그런데, 도 3d에 도시된 스위칭 신호(CH)와 반전 스위칭 신호(CHB)가 도 3b 또는 도 3c에 도시된 바이어스 스위칭 회로에 인가되는 경우에는, 도 3d에 도시된 바와 같이 스위칭 신호(CH)의 에지(edge) 타이밍과 반전 스위칭 신호(CHB)의 에지 타이밍이 일치하기 때문에, 트랜지스터 P3와 트랜지스터 N3가 함께 턴 온되거나 트랜지스터 P3B와 트랜지스터 N3B가 함께 턴 온되는 불안정 상태가 발생할 수 있다. 이러한 불안정 상태에서는 비정상적인 바이어스 쵸핑 전압이 출력될 것이다. 본 발 명에서는 이러한 불안정 상태를 제거하기 위하여 비-오버랩 구간(Non-Overlap Period)을 도입한다. 비-오버랩 구간(Non-Overlap Period)에 대해서는 도 5a를 참조하여 자세하게 설명한다.
도 3e는 도 3a에 도시된 바이어스 생성 회로 및 도 3c에 도시된 바이어스 스위칭 회로를 구비하는 바이어스 공급 장치가 다수의 쵸핑 앰프들을 구동하는 경우에 바이어스 쵸핑 전압의 변형(deformation)을 예시하는 도면이다. 도 3e에서 가로축은 시간([S])을 나타내고 세로축은 전압([V])을 나타낸다.
바이어스 공급 장치가 다수의 쵸핑 앰프들을 구동하지 않는 경우에는, 즉, 다수의 쵸핑 앰프들이 도 3c의 제 1 출력 노드(No1)에 접속되지 않은 경우에는, 제 2 바이어스 전압(VB2)과 전원 전압(PWR)이 교대로 반복되는 정상적인 바이어스 쵸핑 전압 VB2a가 제 1 출력 노드(No1)로부터 출력될 것이다. 그러나, 바이어스 공급 장치가 다수의 쵸핑 앰프들을 구동하는 경우에는, 즉, 다수의 쵸핑 앰프들이 도 3c의 제 1 출력 노드(No1)에 접속되는 경우에는, 도 3e에 도시된 바와 같이 변형된(deformed) 바이어스 쵸핑 전압 VB2a가 제 1 출력 노드(No1)로부터 출력된다.
도 3e에서 바이어스 쵸핑 전압 VB2a는 전원 전압 레벨(PWR level)로 상승했다가 제 2 바이어스 전압 레벨(VB2 level)로 하강하지 못하고 천이(transition)가 반복될수록 전원 전압 레벨(PWR level)로 수렴하고 있다. 다수의 쵸핑 앰프들이 도 3c의 제 1 출력 노드(No1)에 접속되는 경우에 바이어스 쵸핑 전압 VB2a가 전원 전압 레벨(PWR level)로 수렴하는 이유는 다음과 같다.
다수의 쵸핑 앰프들은 부하 저항과 부하 커패시터로 구성된 등가 회로로 모 델링될 수 있다. 그래서, 도 3c의 제 1 출력 노드(No1)로부터 전원 전압(PWR)이 출력되면 다수의 쵸핑 앰프들은 전원 전압(PWR)으로 충전되고, 도 3c의 제 1 출력 노드(No1)로부터 제 2 바이어스 전압(VB2)이 출력되면 다수의 쵸핑 앰프들은 제 2 바이어스 전압(VB2)으로 충전되는 것으로 생각할 수 있다. 그런데, 도 3c에서 전원 전압(PWR)을 공급하는 소스(source)는 다수의 쵸핑 앰프들에 전원 전압(PWR)을 충분히 공급할 수 있는 구동 능력을 갖지만, 도 3c에서 제 2 바이어스 전압(VB2)을 공급하는 소스(즉, 도 3a에 예시된 바이어스 생성 회로)는 다수의 쵸핑 앰프들에 제 2 바이어스 전압(VB2)을 충분히 공급할 수 있는 구동 능력을 갖지 못한다. 결과적으로, 도 3c의 제 1 출력 노드(No1)로부터 전원 전압(PWR)을 공급받아 다수의 쵸핑 앰프들이 전원 전압(PWR)으로 충전된 후에, 도 3c의 제 1 출력 노드(No1)로부터 제 2 바이어스 전압(VB2)을 공급받더라도, 다수의 쵸핑 앰프들은 제 2 바이어스 전압(VB2)으로 충전되지 않는다. 전원 전압(PWR)으로 충전된 다수의 쵸핑 앰프들로 인한 부하 효과(loading effect)가 제 2 바이어스 전압(VB2)을 공급하는 소스(즉, 도 3a에 예시된 바이어스 생성 회로)의 동작을 방해하기 때문이다.
위에서는 바이어스 쵸핑 전압 VB2a를 중심으로 설명하였으나, 도 3e를 살펴 보면 바이어스 쵸핑 전압 VB2b의 경우도 바이어스 쵸핑 전압 VB2a의 경우와 비슷하다는 것을 알 수 있다. 결국, 부하 효과에 의해서 변형된(deformed) 바이어스 쵸핑 전압(VB2a, VB2b)이 다수의 쵸핑 앰프들에 공급되면, 다수의 쵸핑 앰프들은 정상적인 증폭 동작을 수행할 수 없다. 예컨대, 하이 레벨 전압과 로우 레벨 전압이 교대로 반복되는 입력 데이터 전압(Vin)이 쵸핑 앰프로 입력되더라도, 도 3e에 도시된 바와 같이 하이 레벨 전압과 로우 레벨 전압이 교대로 반복되지 않는 출력 데이터 전압(Vout), 즉, 입력 데이터 전압(Vin)과 무관한 출력 데이터 전압(Vout)이 쵸핑 앰프로부터 출력되게 된다. 본 발명에서는 위와 같은 부하 효과에 의하여 야기되는 문제점을 해결하고자 한다.
도 4a는 본 발명의 일 실시예에 따른 바이어스 스위칭 회로를 나타내는 도면이고, 도 4b는 본 발명의 다른 실시예에 따른 바이어스 스위칭 회로를 나타내는 도면이며, 도 5a는 도 4a에 도시된 바이어스 스위칭 회로 및 도 4b에 도시된 바이어스 스위칭 회로에 인가되는 스위칭 신호들(CH1, CH1B, CH2, CH2B, CH31, CH32, CH33, CH34)을 나타내는 도면이다. 이하에서는, 도 5a를 참조하여 도 4a에 도시된 바이어스 스위칭 회로 및 도 4b에 도시된 바이어스 스위칭 회로에 대하여 설명한다.
도 4a에 도시된 바이어스 스위칭 회로는 제 1 전송 스위치(G31), 제 2 전송 스위치(G32), 제 3 전송 스위치(G33), 제 4 전송 스위치(G34), 그리고 제 1 트랜지스터(P31)와 제 2 트랜지스터(P32)를 구비한다. 도 4a에 도시된 바이어스 스위칭 회로는 바이어스 전압 VB3, 기준 전압(reference voltage. GND) 및 전원 전압(power voltage. PWR)을 입력받아 바이어스 쵸핑 전압 VB3a와 바이어스 쵸핑 전압 VB3b를 출력한다.
제 1 전송 스위치(G31)는 제 1 스위칭 신호(CH1, CH1B)에 응답하여 바이어스 전압 VB3을 제 1 출력 노드(No1)로 전달하고, 제 2 전송 스위치(G32)는 제 2 스위칭 신호(CH2, CH2B)에 응답하여 기준 전압(GND)을 제 1 출력 노드(No1)로 전달하 고, 제 3 전송 스위치(G33)는 제 2 스위칭 신호(CH2, CH2B)에 응답하여 바이어스 전압 VB3을 제 2 출력 노드(No2)로 전달하며, 제 4 전송 스위치(G34)는 제 1 스위칭 신호(CH1, CH1B)에 응답하여 기준 전압(GND)을 제 2 출력 노드(No2)로 전달한다. 제 1 트랜지스터(P31)는 제 3 스위칭 신호(CH31)에 응답하여 전원 전압(PWR)을 제 1 출력 노드(No1)로 전달하고, 제 2 트랜지스터(P32)는 제 4 스위칭 신호(CH32)에 응답하여 전원 전압(PWR)을 제 2 출력 노드(No2)로 전달한다.
도 5a에서 보듯이, 제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2는 교대로 논리 하이 레벨(H)로 활성화되고, 제 1 반전 스위칭 신호 CH1B와 제 2 반전 스위칭 신호 CH2B는 교대로 논리 로우 레벨(L)로 활성화된다. 그리고, 제 1 전송 스위치(G31)와 제 2 전송 스위치(G32)가 함께 턴 온(turn on)되는 것을 방지하기 위하여, 또한, 제 3 전송 스위치(G33)와 제 4 전송 스위치(G34)가 함께 턴 온되는 것을 방지하기 위하여, 본 발명은 비-오버랩 구간(NOP: Non-Overlap Period)을 도입한다. 비-오버랩 구간(NOP)에서, 제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2는 모두 논리 로우 레벨(L)로 비활성화되고, 제 1 반전 스위칭 신호 CH1B와 제 2 반전 스위칭 신호 CH2B는 모두 논리 하이 레벨(H)로 비활성화된다. 대신에 비-오버랩 구간(NOP)에서는 제 3 스위칭 신호 CH31 및 제 4 스위칭 신호 CH32가 활성화된다. 비-오버랩 구간(NOP)에서, 제 1 전송 스위치(G31) 내지 제 4 전송 스위치(G34)는 모두 턴 오프(turn off)되고, 제 1 트랜지스터(P31)는 전원 전압(PWR)을 제 1 출력 노드(No1)로 전달하며, 제 2 트랜지스터(P32)는 전원 전압(PWR)을 제 2 출력 노드(No2)로 전달한다.
제 1 스위칭 신호(CH1, CH1B), 제 2 스위칭 신호(CH2, CH2B), 제 3 스위칭 신호 CH31 및 제 4 스위칭 신호 CH32 각각의 활성화 여부에 따라서 도 4a에 도시된 바이어스 스위칭 회로의 동작 구간은 다음과 같이 구분될 수 있다. 즉, 도 4a에 도시된 바이어스 스위칭 회로의 동작 구간은 제 1 스위칭 신호(CH1, CH1B)가 활성화되는 구간, 제 1 스위칭 신호(CH1, CH1B)와 제 2 스위칭 신호(CH2, CH2B)가 모두 비활성화되는 비-오버랩 구간(NOA) 및 제 2 스위칭 신호(CH2, CH2B)가 활성화되는 구간으로 구분될 수 있다. 도 5a에서 보듯이, 제 1 스위칭 신호(CH1, CH1B)가 활성화되는 구간, 비-오버랩 구간(NOA), 제 2 스위칭 신호(CH2, CH2B)가 활성화되는 구간 및 비-오버랩 구간(NOA)이 주기적으로 반복된다. 즉, 제 1 스위칭 신호(CH1, CH1B)가 활성화되는 제 1 구간, 제 3 스위칭 신호 CH31과 제 4 스위칭 신호 CH32가 활성화되는 제 2 구간(NOA), 제 2 스위칭 신호(CH2, CH2B)가 활성화되는 제 3 구간 및 제 3 스위칭 신호 CH31과 제 4 스위칭 신호 CH32가 활성화되는 제 4 구간(NOA)이 주기적으로 반복된다.
제 1 스위칭 신호 CH1이 활성화되고 제 2 스위칭 신호 CH2가 비활성화되는 제 1 구간에서는, 제 1 전송 스위치(G31)와 제 4 전송 스위치(G34)가 턴 온(turn on)되고 제 2 전송 스위치(G32)와 제 3 전송 스위치(G33)가 턴 오프(turn off)되므로, 제 1 출력 노드(No1)로부터 바이어스 전압 VB3이 출력되고 제 2 출력 노드(No2)로부터 기준 전압(GND)이 출력된다.
제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2가 비활성화되고 제 3 스위칭 신호 CH31과 제 4 스위칭 신호 CH32가 활성화되는 제 2 구간에서는, 제 1 트랜지스 터(P31)와 제 2 트랜지스터(P32)가 턴 온되고 제 1 전송 스위치(G31) 내지 제 4 전송 스위치(G34)가 모두 턴 오프되므로, 제 1 출력 노드(No1)로부터 전원 전압(PWR)이 출력되고 제 2 출력 노드(No2)로부터 전원 전압(PWR)이 출력된다.
제 1 스위칭 신호 CH1이 비활성화되고 제 2 스위칭 신호 CH2가 활성화되는 제 3 구간에서는, 제 1 전송 스위치(G31)와 제 4 전송 스위치(G34)가 턴 오프되고 제 2 전송 스위치(G32)와 제 3 전송 스위치(G33)가 턴 온되므로, 제 1 출력 노드(No1)로부터 기준 전압(GND)이 출력되고 제 2 출력 노드(No2)로부터 바이어스 전압 VB3이 출력된다.
제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2가 비활성화되고 제 3 스위칭 신호 CH31과 제 4 스위칭 신호 CH32가 활성화되는 제 4 구간에서는, 제 2 구간에서와 마찬가지로, 제 1 출력 노드(No1)로부터 전원 전압(PWR)이 출력되고 제 2 출력 노드(No2)로부터 전원 전압(PWR)이 출력된다.
제 1 구간 내지 제 4 구간이 주기적으로 반복되면서, 제 1 출력 노드(No1)로부터 바이어스 전압 VB3, 전원 전압(PWR), 기준 전압(GND) 및 전원 전압(PWR)이 순차적으로 출력되고, 제 2 출력 노드(No2)로부터 기준 전압(GND), 전원 전압(PWR), 바이어스 전압 VB3 및 전원 전압(PWR)이 순차적으로 출력된다.
제 1 트랜지스터(P31) 및 제 2 트랜지스터(P32)가 도 4a에 도시된 바와 같이 P 타입 MOSFET(P type Metal-Oxide Semiconductor Field Effect Transistor)인 경우에, 제 3 스위칭 신호 CH31 및 제 4 스위칭 신호 CH32는 도 5a에 도시된 바와 같이 비-오버랩 구간(NOP)에 논리 로우 레벨(L)로 활성화된다. 반면에, 제 1 트랜지 스터 및 제 2 트랜지스터가 N 타입 MOSFET(N type Metal-Oxide Semiconductor Field Effect Transistor)인 경우에, 제 3 스위칭 신호 및 제 4 스위칭 신호는 비-오버랩 구간(NOP)에 논리 하이 레벨(H)로 활성화될 것이다. 한편, 이상에서는 제 3 스위칭 신호 CH31과 제 4 스위칭 신호 CH32가 서로 다른 신호인 것으로 설명하였으나, 도 5a에 도시된 바와 같이 제 3 스위칭 신호 CH31과 제 4 스위칭 신호 CH32는 동일한 신호일 수 있다.
도 4a에서 제 1 전송 스위치(G31) 내지 제 4 전송 스위치(G34)는 CMOS(Complementary Metal-Oxide Semiconductor) 타입의 전송 게이트로 예시되어 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다.
도 4b에 도시된 바이어스 스위칭 회로는 제 1 전송 스위치(G21), 제 2 전송 스위치(G22), 제 3 전송 스위치(G23), 제 4 전송 스위치(G24), 그리고 제 1 트랜지스터(N21)와 제 2 트랜지스터(N22)를 구비한다. 도 4b에 도시된 바이어스 스위칭 회로는 바이어스 전압 VB2, 전원 전압(power voltage. PWR) 및 기준 전압(reference voltage. GND)을 입력받아 바이어스 쵸핑 전압 VB2a와 바이어스 쵸핑 전압 VB2b를 출력한다.
제 1 전송 스위치(G21)는 제 1 스위칭 신호(CH1, CH1B)에 응답하여 바이어스 전압 VB2를 제 1 출력 노드(No1)로 전달하고, 제 2 전송 스위치(G22)는 제 2 스위칭 신호(CH2, CH2B)에 응답하여 전원 전압(PWR)을 제 1 출력 노드(No1)로 전달하고, 제 3 전송 스위치(G23)는 제 2 스위칭 신호(CH2, CH2B)에 응답하여 바이어스 전압 VB2를 제 2 출력 노드(No2)로 전달하며, 제 4 전송 스위치(G24)는 제 1 스위 칭 신호(CH1, CH1B)에 응답하여 전원 전압(PWR)을 제 2 출력 노드(No2)로 전달한다. 제 1 트랜지스터(N21)는 제 3 스위칭 신호(CH33)에 응답하여 기준 전압(GND)을 제 1 출력 노드(No1)로 전달하고, 제 2 트랜지스터(N22)는 제 4 스위칭 신호(CH34)에 응답하여 기준 전압(GND)을 제 2 출력 노드(No2)로 전달한다.
도 5a에서 보듯이 비-오버랩 구간(NOP)에서, 제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2는 논리 로우 레벨(L)로 비활성화되고, 제 1 반전 스위칭 신호 CH1B와 제 2 반전 스위칭 신호 CH2B는 논리 하이 레벨(H)로 비활성화되며, 제 3 스위칭 신호 CH33과 제 4 스위칭 신호 CH34는 논리 하이 레벨(H)로 활성화된다. 비-오버랩 구간(NOP)에서, 제 1 전송 스위치(G21) 내지 제 4 전송 스위치(G24)는 모두 턴 오프(turn off)되고, 제 1 트랜지스터(N21)는 기준 전압(GND)을 제 1 출력 노드(No1)로 전달하며, 제 2 트랜지스터(N22)는 기준 전압(GND)을 제 2 출력 노드(No2)로 전달한다.
도 4b에 도시된 바이어스 스위칭 회로의 동작 구간은 제 1 스위칭 신호(CH1, CH1B)가 활성화되는 구간, 제 1 스위칭 신호(CH1, CH1B)와 제 2 스위칭 신호(CH2, CH2B)가 모두 비활성화되는 비-오버랩 구간(NOA) 및 제 2 스위칭 신호(CH2, CH2B)가 활성화되는 구간으로 구분될 수 있다. 도 5a에서 보듯이, 제 1 스위칭 신호(CH1, CH1B)가 활성화되는 제 1 구간, 제 3 스위칭 신호 CH33과 제 4 스위칭 신호 CH34가 활성화되는 제 2 구간(NOA), 제 2 스위칭 신호(CH2, CH2B)가 활성화되는 제 3 구간 및 제 3 스위칭 신호 CH33과 제 4 스위칭 신호 CH34가 활성화되는 제 4 구간(NOA)이 주기적으로 반복된다.
제 1 스위칭 신호 CH1이 활성화되고 제 2 스위칭 신호 CH2가 비활성화되는 제 1 구간에서는, 제 1 출력 노드(No1)로부터 바이어스 전압 VB2가 출력되고 제 2 출력 노드(No2)로부터 전원 전압(PWR)이 출력된다. 제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2가 비활성화되고 제 3 스위칭 신호 CH33과 제 4 스위칭 신호 CH34가 활성화되는 제 2 구간에서는, 제 1 트랜지스터(N21)와 제 2 트랜지스터(N22)가 턴 온되고 제 1 전송 스위치(G21) 내지 제 4 전송 스위치(G24)가 모두 턴 오프되므로, 제 1 출력 노드(No1)로부터 기준 전압(GND)이 출력되고 제 2 출력 노드(No2)로부터 기준 전압(GND)이 출력된다. 제 1 스위칭 신호 CH1이 비활성화되고 제 2 스위칭 신호 CH2가 활성화되는 제 3 구간에서는, 제 1 출력 노드(No1)로부터 전원 전압(PWR)이 출력되고 제 2 출력 노드(No2)로부터 바이어스 전압 VB2가 출력된다. 제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2가 비활성화되고 제 3 스위칭 신호 CH33과 제 4 스위칭 신호 CH34가 활성화되는 제 4 구간에서는, 제 2 구간에서와 마찬가지로, 제 1 출력 노드(No1)로부터 기준 전압(GND)이 출력되고 제 2 출력 노드(No2)로부터 기준 전압(GND)이 출력된다.
제 1 구간 내지 제 4 구간이 주기적으로 반복되면서, 제 1 출력 노드(No1)로부터 바이어스 전압 VB2, 기준 전압(GND), 전원 전압(PWR) 및 기준 전압(GND)이 순차적으로 출력되고, 제 2 출력 노드(No2)로부터 전원 전압(PWR), 기준 전압(GND), 바이어스 전압 VB2 및 기준 전압(GND)이 순차적으로 출력된다.
비록 도 5a에서는 제 3 스위칭 신호 CH33의 활성화 논리 레벨과 제 4 스위칭 신호 CH34의 활성화 논리 레벨이 모두 논리 하이 레벨(H)으로 도시되어 있으나, 제 3 스위칭 신호 CH33의 활성화 논리 레벨은 제 1 트랜지스터 N21의 타입에 따라서 달라질 수 있고, 제 4 스위칭 신호 CH34의 활성화 논리 레벨은 제 2 트랜지스터 N22의 타입에 따라서 달라질 수 있다. 도 5a에 도시된 바와 같이 제 3 스위칭 신호 CH33과 제 4 스위칭 신호 CH34는 동일한 신호일 수 있다. 도 4b에서 제 1 전송 스위치(G21) 내지 제 4 전송 스위치(G24)는 CMOS(Complementary Metal-Oxide Semiconductor) 타입의 전송 게이트로 예시되어 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다.
도 5b는 도 4a에 도시된 바이어스 스위칭 회로 또는 도 4b에 도시된 바이어스 스위칭 회로에 스위칭 신호들(CH1, CH1B, CH2, CH2B, CH31, CH32, CH33, CH34)을 공급하는 스위칭 신호 공급기를 나타내는 도면이다.
도 5b에 도시된 스위칭 신호 공급기는 부정 논리합 게이트(NOR)와 인버터(INV)를 구비한다. 도 5b에 도시된 바와 같이, 제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2를 논리합 연산(logic OR operation)하여 도 4a에서의 제 3 스위칭 신호 CH31과 제 4 스위칭 신호 CH32를 생성할 수 있다. 또는, 제 1 스위칭 신호 CH1과 제 2 스위칭 신호 CH2를 부정 논리합 연산(logic NOR operation)하여 도 4b에서의 제 3 스위칭 신호 CH33과 제 4 스위칭 신호 CH34를 생성할 수 있다.
도 6은 도 3a에 도시된 바이어스 생성 회로 및 도 4b에 도시된 바이어스 스위칭 회로를 구비하는 바이어스 공급 장치가 다수의 쵸핑 앰프들을 구동하는 경우에 바이어스 쵸핑 전압(VB2a, VB2b)을 예시하는 도면이다. 도 6에서 가로축은 시간([S])을 나타내고 세로축은 전압([V])을 나타낸다.
도 4b에 도시된 바이어스 스위칭 회로의 제 1 출력 노드(No1)로부터 출력되는 바이어스 쵸핑 전압 VB2a는, 도 6에 도시된 바와 같이, 전원 전압 레벨(PWR level)로 상승한 후 바이어스 전압 레벨(VB2 level)로 하강하기 전에, 기준 전압 레벨(GND level) 상태를 가진다. 또한, 바이어스 쵸핑 전압 VB2a는, 바이어스 전압 레벨(VB2 level)로 하강한 후 전원 전압 레벨(PWR level)로 상승하기 전에, 기준 전압 레벨(GND level) 상태를 가진다. 즉, 바이어스 쵸핑 전압 VB2a는 도 5a에서의 비-오버랩 구간(NOP)에 기준 전압 레벨(GND level) 상태를 가진다. 도 4b에 도시된 바이어스 스위칭 회로가 도 5a에서의 비-오버랩 구간(NOP)에 기준 전압(GND)을 출력하는 이유는 다음과 같다.
앞서 설명하였듯이, 도 4b에서 전원 전압(PWR)을 공급하는 소스(source)는 다수의 쵸핑 앰프들에 전원 전압(PWR)을 충분히 공급할 수 있는 구동 능력을 갖지만, 도 4b에서 바이어스 전압 VB2를 공급하는 소스(예컨대, 도 3a에 도시된 바이어스 생성 회로)는 다수의 쵸핑 앰프들에 바이어스 전압 VB2를 충분히 공급할 수 있는 구동 능력을 갖지 못한다. 그래서, 전원 전압(PWR)으로 충전된 다수의 쵸핑 앰프들로 인한 부하 효과(loading effect)가 바이어스 전압 VB2를 공급하는 소스(예컨대, 도 3a에 도시된 바이어스 생성 회로)의 동작을 방해하게 된다. 본 발명에서는 이와 같은 부하 효과를 차단시키기 위해서, 도 4b에서 기준 전압(GND)을 공급하는 소스(source)가 비-오버랩 구간(NOP)에 제 1 출력 노드(No1)로 기준 전압(GND)을 공급하도록 제어한다. 도 4b에서 기준 전압(GND)을 공급하는 소스(source)는 제 1 출력 노드(No1)에 병렬 접속되는 다수의 쵸핑 앰프들에 기준 전압(GND)을 충분히 공급할 수 있는 구동 능력을 가지기 때문에, 전원 전압(PWR)으로 충전된 다수의 쵸핑 앰프들로 인한 부하 효과를 차단시킬 수 있다. 이러한 측면에서, 비-오버랩 구간(NOP)은 부하 효과를 차단시키기 위한 동작 구간이라고 볼 수 있다.
한편, 비-오버랩 구간(NOP)의 종료 직후에, 즉, 기준 전압 레벨(GND level) 상태의 바이어스 쵸핑 전압 VB2a가 바이어스 전압 레벨(VB2 level)로 충분히 상승하기 전에, 기준 전압 레벨(GND level) 근처의 값을 갖는 바이어스 쵸핑 전압 VB2a가 일시적으로 제 1 전송 스위치(G21) 및 VB2 단자를 통하여 도 3a에 도시된 바이어스 생성 회로의 제 2 게이트 라인(GL2)으로 공급될 수 있다. 제 2 게이트 라인(GL2)에 접속된 트랜지스터들(MP1, MP3, MP5, MP7)은 모두 P 타입의 MOSFET이기 때문에, 기준 전압 레벨(GND level) 근처의 값을 갖는 바이어스 쵸핑 전압 VB2a가 제 2 게이트 라인(GL2)으로 공급되면 P 타입의 트랜지스터들(MP1, MP3, MP5, MP7)은 보다 강하게 턴 온(turn on)되어, 결과적으로 바이어스 생성 회로의 구동 능력이 일시적으로 향상되는 효과가 발휘될 수도 있다.
이상에서는 도 4b에 도시된 바이어스 스위칭 회로의 제 1 출력 노드(No1)로부터 출력되는 바이어스 쵸핑 전압 VB2a의 경우를 중심으로 설명하였으나, 도 4b 및 도 6을 살펴 보면 도 4b에 도시된 바이어스 스위칭 회로의 제 2 출력 노드(No2)로부터 출력되는 바이어스 쵸핑 전압 VB2b의 경우도 바이어스 쵸핑 전압 VB2a의 경우와 비슷하다는 것을 알 수 있다.
도 6에 도시된 바와 같은 바이어스 쵸핑 전압 VB2a와 바이어스 쵸핑 전압 VB2b가 다수의 쵸핑 앰프들에 공급되면, 부하 효과로 야기되는 문제가 제거되고 다 수의 쵸핑 앰프들은 정상적인 증폭 동작을 수행할 수 있다. 예컨대, 하이 레벨 전압과 로우 레벨 전압이 교대로 반복되는 입력 데이터 전압(Vin)이 쵸핑 앰프로 입력되는 경우에, 도 6에 도시된 바와 같이 하이 레벨 전압과 로우 레벨 전압이 교대로 반복되는 출력 데이터 전압(Vout), 즉, 입력 데이터 전압(Vin)에 상응하는 출력 데이터 전압(Vout)이 쵸핑 앰프로부터 출력되게 된다.
도 6은 도 4b에 도시된 바이어스 스위칭 회로에서 출력되는 바이어스 쵸핑 전압 VB2a와 바이어스 쵸핑 전압 VB2b를 도시하고 있으나, 당업자라면 도 4a에 도시된 바이어스 스위칭 회로에서 출력되는 바이어스 쵸핑 전압 VB3a와 바이어스 쵸핑 전압 VB3b를 충분히 이해할 수 있을 것이다. 즉, 당업자라면, 도 4b에 도시된 바이어스 스위칭 회로에 대한 상기의 설명에 기초하여, 도 4a에 도시된 바이어스 스위칭 회로에서 기준 전압(GND)으로 충전되는 다수의 쵸핑 앰프들로 인한 부하 효과를 차단시키기 위해서, 도 4a에서 전원 전압(PWR)을 공급하는 소스(source)가 비-오버랩 구간(NOP)에 제 1 출력 노드(No1)로 전원 전압(PWR)을 공급한다는 점을 충분히 이해할 수 있을 것이다.
본 발명에 따른 바이어스 공급 장치는 도 3a에 도시된 바이어스 생성 회로와 도 4a 또는 도 4b에 도시된 바이어스 스위칭 회로를 구비할 수 있다.
도 3a에 도시된 바이어스 생성 회로와 도 4a에 도시된 바이어스 스위칭 회로를 구비하는 바이어스 공급 장치는 바이어스 전압 VB3과 기준 전압(GND)이 교대로 반복되는 제 1 바이어스 쵸핑 전압 VB3a 및 기준 전압(GND)과 바이어스 전압 VB3이 교대로 반복되는 제 2 바이어스 쵸핑 전압 VB3b를 다수의 쵸핑 앰프들에 공급할 수 있다. 도 4a에 도시된 바이어스 스위칭 회로는 도 3a에 도시된 바이어스 생성 회로에서 생성된 바이어스 전압 VB3, 기준 전압(GND) 및 전원 전압(PWR)을 입력받아 제 1 바이어스 쵸핑 전압 VB3a 및 제 2 바이어스 쵸핑 전압 VB3b를 출력한다. 여기서, 제 1 바이어스 쵸핑 전압 VB3a는 바이어스 전압 VB3, 전원 전압(PWR), 기준 전압(GND) 및 전원 전압(PWR)이 주기적으로 반복되는 전압이고, 제 2 바이어스 쵸핑 전압 VB3b는 기준 전압(GND), 전원 전압(PWR), 바이어스 전압 VB3 및 전원 전압(PWR)이 주기적으로 반복되는 전압이다.
도 3a에 도시된 바이어스 생성 회로와 도 4b에 도시된 바이어스 스위칭 회로를 구비하는 바이어스 공급 장치는 바이어스 전압 VB2와 전원 전압(PWR)이 교대로 반복되는 제 1 바이어스 쵸핑 전압 VB2a 및 전원 전압(PWR)과 바이어스 전압 VB2가 교대로 반복되는 제 2 바이어스 쵸핑 전압 VB2b를 다수의 쵸핑 앰프들에 공급할 수 있다. 도 4b에 도시된 바이어스 스위칭 회로는 도 3a에 도시된 바이어스 생성 회로에서 생성된 바이어스 전압 VB2, 전원 전압(PWR) 및 기준 전압(GND)을 입력받아 제 1 바이어스 쵸핑 전압 VB2a 및 제 2 바이어스 쵸핑 전압 VB2b를 출력한다. 여기서, 제 1 바이어스 쵸핑 전압 VB2a는 바이어스 전압 VB2, 기준 전압(GND), 전원 전압(PWR) 및 기준 전압(GND)이 주기적으로 반복되는 전압이고, 제 2 바이어스 쵸핑 전압 VB2b는 전원 전압(PWR), 기준 전압(GND), 바이어스 전압 VB2 및 기준 전압(GND)이 주기적으로 반복되는 전압이다.
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 기 술을 가진 자라면 이로부터 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의하면, 바이어스 공급 장치가 바이어스 쵸핑(chopping) 전압을 공급함에 있어서, 부하 효과(loading effect)로 야기되는 문제를 제거함으로써 바이어스 쵸핑 전압이 변형되는 것을 방지할 수 있다.
Claims (24)
- 제 1 스위칭 신호에 응답하여 바이어스 전압을 제 1 출력 노드로 전달하는 제 1 전송 스위치;제 2 스위칭 신호에 응답하여 기준 전압을 상기 제 1 출력 노드로 전달하는 제 2 전송 스위치;상기 제 2 스위칭 신호에 응답하여 상기 바이어스 전압을 제 2 출력 노드로 전달하는 제 3 전송 스위치;상기 제 1 스위칭 신호에 응답하여 상기 기준 전압을 상기 제 2 출력 노드로 전달하는 제 4 전송 스위치;제 3 스위칭 신호에 응답하여 전원 전압을 상기 제 1 출력 노드로 전달하는 제 1 트랜지스터; 및제 4 스위칭 신호에 응답하여 상기 전원 전압을 상기 제 2 출력 노드로 전달하는 제 2 트랜지스터;를 구비하는 바이어스 스위칭 회로.
- 제 1 항에 있어서,상기 제 1 스위칭 신호와 상기 제 2 스위칭 신호는 교대로 활성화되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 1 항에 있어서,상기 바이어스 스위칭 회로의 동작 구간은,상기 제 1 스위칭 신호가 활성화되는 구간, 상기 제 1 스위칭 신호와 상기 제 2 스위칭 신호가 모두 비활성화되는 비-오버랩 구간(Non-Overlap Period) 및 상기 제 2 스위칭 신호가 활성화되는 구간으로 구분되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 3 항에 있어서,상기 제 1 스위칭 신호가 활성화되는 구간, 상기 비-오버랩 구간(Non-Overlap Period), 상기 제 2 스위칭 신호가 활성화되는 구간 및 상기 비-오버랩 구간(Non-Overlap Period)이 주기적으로 반복되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 3 항에 있어서,상기 비-오버랩 구간(Non-Overlap Period)에 상기 제 1 전송 스위치 내지 상기 제 4 전송 스위치는 모두 턴 오프(turn off)되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 3 항에 있어서,상기 제 3 스위칭 신호 및 상기 제 4 스위칭 신호는 상기 비-오버랩 구 간(Non-Overlap Period)에 활성화되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 6 항에 있어서,상기 제 1 트랜지스터는 상기 비-오버랩 구간(Non-Overlap Period)에 상기 전원 전압을 상기 제 1 출력 노드로 전달하고,상기 제 2 트랜지스터는 상기 비-오버랩 구간(Non-Overlap Period)에 상기 전원 전압을 상기 제 2 출력 노드로 전달하는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 6 항에 있어서,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터가 P 타입 MOSFET(P type Metal-Oxide Semiconductor Field Effect Transistor)인 경우에, 상기 제 3 스위칭 신호 및 상기 제 4 스위칭 신호는 상기 비-오버랩 구간(Non-Overlap Period)에 논리 로우 레벨로 활성화되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 6 항에 있어서,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터가 N 타입 MOSFET(N type Metal-Oxide Semiconductor Field Effect Transistor)인 경우에, 상기 제 3 스위칭 신호 및 상기 제 4 스위칭 신호는 상기 비-오버랩 구간(Non-Overlap Period)에 논리 하이 레벨로 활성화되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 1 항에 있어서,상기 제 3 스위칭 신호와 상기 제 4 스위칭 신호는 동일한 신호인 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 10 항에 있어서,상기 제 1 스위칭 신호 내지 상기 제 4 스위칭 신호를 공급하는 스위칭 신호 공급기;를 더 구비하며,상기 스위칭 신호 공급기는 상기 제 1 스위칭 신호와 상기 제 2 스위칭 신호를 논리합 연산(logic OR operation) 또는 부정 논리합 연산(logic NOR operation)하여 상기 제 3 스위칭 신호 및 상기 제 4 스위칭 신호를 생성하는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 1 항에 있어서,상기 제 1 출력 노드로부터 상기 바이어스 전압, 상기 전원 전압, 상기 기준 전압 및 상기 전원 전압이 순차적으로 출력되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 1 항에 있어서,상기 제 2 출력 노드로부터 상기 기준 전압, 상기 전원 전압, 상기 바이어스 전압 및 상기 전원 전압이 순차적으로 출력되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 1 항에 있어서,상기 제 1 전송 스위치 내지 상기 제 4 전송 스위치는 CMOS(Complementary Metal-Oxide Semiconductor) 타입의 전송 게이트인 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 1 스위칭 신호에 응답하여 바이어스 전압을 제 1 출력 노드로 전달하는 제 1 전송 스위치;제 2 스위칭 신호에 응답하여 전원 전압을 상기 제 1 출력 노드로 전달하는 제 2 전송 스위치;상기 제 2 스위칭 신호에 응답하여 상기 바이어스 전압을 제 2 출력 노드로 전달하는 제 3 전송 스위치;상기 제 1 스위칭 신호에 응답하여 상기 전원 전압을 상기 제 2 출력 노드로 전달하는 제 4 전송 스위치;제 3 스위칭 신호에 응답하여 기준 전압을 상기 제 1 출력 노드로 전달하는 제 1 트랜지스터; 및제 4 스위칭 신호에 응답하여 상기 기준 전압을 상기 제 2 출력 노드로 전달하는 제 2 트랜지스터;를 구비하는 바이어스 스위칭 회로.
- 제 15 항에 있어서,상기 바이어스 스위칭 회로의 동작 구간은,상기 제 1 스위칭 신호가 활성화되는 구간, 상기 제 1 스위칭 신호와 상기 제 2 스위칭 신호가 모두 비활성화되는 비-오버랩 구간(Non-Overlap Period) 및 상기 제 2 스위칭 신호가 활성화되는 구간으로 구분되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 16 항에 있어서,상기 제 1 스위칭 신호가 활성화되는 구간, 상기 비-오버랩 구간(Non-Overlap Period), 상기 제 2 스위칭 신호가 활성화되는 구간 및 상기 비-오버랩 구간(Non-Overlap Period)이 주기적으로 반복되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 16 항에 있어서,상기 비-오버랩 구간(Non-Overlap Period)에 상기 제 1 전송 스위치 내지 상기 제 4 전송 스위치는 모두 턴 오프(turn off)되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 16 항에 있어서,상기 제 3 스위칭 신호 및 상기 제 4 스위칭 신호는 상기 비-오버랩 구간(Non-Overlap Period)에 활성화되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 19 항에 있어서,상기 제 1 트랜지스터는 상기 비-오버랩 구간(Non-Overlap Period)에 상기 기준 전압을 상기 제 1 출력 노드로 전달하고,상기 제 2 트랜지스터는 상기 비-오버랩 구간(Non-Overlap Period)에 상기 기준 전압을 상기 제 2 출력 노드로 전달하는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 15 항에 있어서,상기 제 1 출력 노드로부터 상기 바이어스 전압, 상기 기준 전압, 상기 전원 전압 및 상기 기준 전압이 순차적으로 출력되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 제 15 항에 있어서,상기 제 2 출력 노드로부터 상기 전원 전압, 상기 기준 전압, 상기 바이어스 전압 및 상기 기준 전압이 순차적으로 출력되는 것을 특징으로 하는 바이어스 스위칭 회로.
- 바이어스 전압과 기준 전압이 교대로 반복되는 제 1 바이어스 쵸핑(chopping) 전압 및 상기 기준 전압과 상기 바이어스 전압이 교대로 반복되는 제 2 바이어스 쵸핑 전압을 공급하는 바이어스 공급 장치에 있어서,상기 바이어스 전압을 생성하는 바이어스 생성 회로; 및상기 바이어스 전압, 상기 기준 전압 및 전원 전압을 입력받아 상기 제 1 바이어스 쵸핑 전압 및 상기 제 2 바이어스 쵸핑 전압을 출력하는 바이어스 스위칭 회로;를 구비하며,상기 제 1 바이어스 쵸핑 전압은 상기 바이어스 전압, 상기 전원 전압, 상기 기준 전압 및 상기 전원 전압이 주기적으로 반복되는 전압이고,상기 제 2 바이어스 쵸핑 전압은 상기 기준 전압, 상기 전원 전압, 상기 바이어스 전압 및 상기 전원 전압이 주기적으로 반복되는 전압인 것을 특징으로 하는 바어어스 공급 장치.
- 바이어스 전압과 전원 전압이 교대로 반복되는 제 1 바이어스 쵸핑 전압 및 상기 전원 전압과 상기 바이어스 전압이 교대로 반복되는 제 2 바이어스 쵸핑 전압을 공급하는 바이어스 공급 장치에 있어서,상기 바이어스 전압을 생성하는 바이어스 생성 회로; 및상기 바이어스 전압, 상기 전원 전압 및 기준 전압을 입력받아 상기 제 1 바이어스 쵸핑 전압 및 상기 제 2 바이어스 쵸핑 전압을 출력하는 바이어스 스위칭 회로;를 구비하며,상기 제 1 바이어스 쵸핑 전압은 상기 바이어스 전압, 상기 기준 전압, 상기 전원 전압 및 상기 기준 전압이 주기적으로 반복되는 전압이고,상기 제 2 바이어스 쵸핑 전압은 상기 전원 전압, 상기 기준 전압, 상기 바이어스 전압 및 상기 기준 전압이 주기적으로 반복되는 전압인 것을 특징으로 하는 바어어스 공급 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070045097A KR100833200B1 (ko) | 2007-05-09 | 2007-05-09 | 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치 |
| TW097116527A TW200845586A (en) | 2007-05-09 | 2008-05-05 | Bias switching circuit |
| US12/116,154 US20080278219A1 (en) | 2007-05-09 | 2008-05-06 | Bias switching circuit |
| CNA2008100967495A CN101304238A (zh) | 2007-05-09 | 2008-05-09 | 偏置开关电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070045097A KR100833200B1 (ko) | 2007-05-09 | 2007-05-09 | 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100833200B1 true KR100833200B1 (ko) | 2008-05-28 |
Family
ID=39665504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070045097A KR100833200B1 (ko) | 2007-05-09 | 2007-05-09 | 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080278219A1 (ko) |
| KR (1) | KR100833200B1 (ko) |
| CN (1) | CN101304238A (ko) |
| TW (1) | TW200845586A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8723851B2 (en) | 2010-07-19 | 2014-05-13 | Samsung Display Co., Ltd. | Data drive circuit of flat panel display and driving method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990016708A (ko) * | 1997-08-19 | 1999-03-15 | 윤종용 | 반도체장치의 비트라인 전압 발생기 |
| KR20030057727A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체메모리장치의 버스트길이제어회로 및 그 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9405805D0 (en) * | 1994-03-24 | 1994-05-11 | Discovision Ass | Improved phase locked loop |
| US6316977B1 (en) * | 2000-07-14 | 2001-11-13 | Pmc-Sierra, Inc. | Low charge-injection charge pump |
| US6876244B1 (en) * | 2003-10-16 | 2005-04-05 | Micrel, Incorporated | Differential charge pump |
-
2007
- 2007-05-09 KR KR1020070045097A patent/KR100833200B1/ko not_active IP Right Cessation
-
2008
- 2008-05-05 TW TW097116527A patent/TW200845586A/zh unknown
- 2008-05-06 US US12/116,154 patent/US20080278219A1/en not_active Abandoned
- 2008-05-09 CN CNA2008100967495A patent/CN101304238A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990016708A (ko) * | 1997-08-19 | 1999-03-15 | 윤종용 | 반도체장치의 비트라인 전압 발생기 |
| KR20030057727A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체메모리장치의 버스트길이제어회로 및 그 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8723851B2 (en) | 2010-07-19 | 2014-05-13 | Samsung Display Co., Ltd. | Data drive circuit of flat panel display and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101304238A (zh) | 2008-11-12 |
| US20080278219A1 (en) | 2008-11-13 |
| TW200845586A (en) | 2008-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6683407B2 (ja) | ディスプレイパネル及びそのアレイ基板行駆動回路の過電流保護回路 | |
| US8044950B2 (en) | Driver circuit usable for display panel | |
| KR100354204B1 (ko) | 전압 공급 장치 및 그것을 사용한 반도체 장치, 전기 광학장치 및 전자 기기 | |
| CN107180617B (zh) | 缓冲电路及具有该缓冲电路的源极驱动电路 | |
| US7482845B2 (en) | Output buffer circuit | |
| JP5009892B2 (ja) | 液晶表示装置の駆動装置及びその駆動方法 | |
| US20120019502A1 (en) | Source driver for a liquid crystal display device and liquid crystal display device using the same | |
| US8018282B2 (en) | Driving circuit system and method of elevating slew rate of operational amplifier | |
| US8803600B2 (en) | Output buffer circuit capable of enhancing stability | |
| JP2010041392A (ja) | Ａｂ級増幅回路、及び表示装置 | |
| JP6046097B2 (ja) | 駆動モジュール及びディスプレイ装置 | |
| JP5581263B2 (ja) | バッファ回路 | |
| US9983454B2 (en) | Driving apparatus, display driver and electronic apparatus | |
| US7724089B2 (en) | Amplifying circuit | |
| US20120092322A1 (en) | Liquid crystal display drive circuit and method for driving same | |
| JP2016170303A (ja) | 半導体装置及び電子機器 | |
| US20120049923A1 (en) | Output circuit | |
| US10937359B2 (en) | Source driver and display apparatus including the same | |
| TWI714401B (zh) | 觸控顯示裝置、共同驅動電路及驅動方法 | |
| KR100703708B1 (ko) | Ｅｍｉ를 감소시킬 수 있는 출력 버퍼, 상기 출력 버퍼를구비하는 소스 드라이버, 및 상기 출력 버퍼를 구비하는디스플레이 장치 | |
| KR100833200B1 (ko) | 바이어스 스위칭 회로 및 그를 포함하는 바이어스 공급장치 | |
| JP2009198801A (ja) | 負荷容量の駆動回路 | |
| TWI431587B (zh) | 正負壓輸入操作放大器組 | |
| JP2010122588A (ja) | 表示パネルの駆動電圧出力回路 | |
| US10211821B2 (en) | Clock signal transmission circuit and driving method thereof, gate driving circuit, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |