JPH0160766B2 - - Google Patents
Info
- Publication number
- JPH0160766B2 JPH0160766B2 JP7922581A JP7922581A JPH0160766B2 JP H0160766 B2 JPH0160766 B2 JP H0160766B2 JP 7922581 A JP7922581 A JP 7922581A JP 7922581 A JP7922581 A JP 7922581A JP H0160766 B2 JPH0160766 B2 JP H0160766B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- positional deviation
- edge
- picture elements
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003384 imaging method Methods 0.000 claims description 26
- 238000003708 edge detection Methods 0.000 claims description 16
- 238000007689 inspection Methods 0.000 claims description 12
- 238000000605 extraction Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明はフオトマスクやプリント基板等に形成
された微細な回路パターンを検査する回路パター
ンの検査装置に関するものである。
された微細な回路パターンを検査する回路パター
ンの検査装置に関するものである。
従来よりフオトマスクやプリント基板等に形成
された回路パターンの検査において同一形状の回
路パターン（場合によつては一方のパターンは設
計値に基づく標準パターン）を比較し、不一致部
を検出する比較検査法は有効な検査法である。し
かしながらこの従来の比較検査方法では２つの回
路パターンの位置合せの精度以下の欠陥を検出す
ることが困難であるという欠点がある。
された回路パターンの検査において同一形状の回
路パターン（場合によつては一方のパターンは設
計値に基づく標準パターン）を比較し、不一致部
を検出する比較検査法は有効な検査法である。し
かしながらこの従来の比較検査方法では２つの回
路パターンの位置合せの精度以下の欠陥を検出す
ることが困難であるという欠点がある。
本発明の目的は上記従来技術の欠点をなくし、
本来同一であるべき微細な２つの回路パターンを
比較検査する場合において、メモリ容量を小さく
し、しかも簡単な回路構成により実時間で位置合
せの精度以下の欠陥を高精度に検出できるように
した回路パターンの検査装置を提供するにある。
本来同一であるべき微細な２つの回路パターンを
比較検査する場合において、メモリ容量を小さく
し、しかも簡単な回路構成により実時間で位置合
せの精度以下の欠陥を高精度に検出できるように
した回路パターンの検査装置を提供するにある。
即ち本発明は、上記目的を達成するために、本
来同一の複数の回路パターンの各々を撮像する複
数の撮像装置と、該撮像装置の各々から得られる
映像信号を２値化信号に変換する複数の２値化回
路と、該２値化回路の各々から得られる２値化信
号をシフトレジスタによりｎ×ｎの絵素からなる
局部エリアに切り出し、該局部エリアにおいてＸ
方向エツジ検出論理回路によつてＹ方向にｎ個に
亘つてＸ方向に異なる２値信号で示されるＸ方向
エツジを検出してＸ方向エツジ２値信号をＸ方向
にｍ個の連続した絵素として切り出すと共に上記
局部エリアにおいてＹ方向エツジ検出論理回路に
よつてＸ方向にｎ個に亘つてＹ方向に異なる２値
信号で示されるＹ方向エツジを検出してＹ方向エ
ツジ２値信号をＹ方向にｍ個の連続した絵素とし
て切り出す複数のエツジ検出回路と、該エツジ検
出回路の各々から切り出されたｍ個の連続した絵
素からなるＸ方向エツジ２値信号同志を絵素位置
をずらして比較して上記撮像装置が撮像する複数
の走査線に亘つて計数して両回路パターンのＸ方
向のエツジ位置ずれ量の頻度分布を作成し、その
最大値を示すＸ方向位置ずれ量を求めると共に上
記エツジ検出回路の各々から切り出されたｍ個の
連続した絵素からなるＹ方向エツジ２値信号同志
を絵素位置をずらして比較して上記撮像装置が撮
像する複数の走査線に亘つて計数して両回路パタ
ーンのＹ方向のエツジ位置ずれ量の頻度分布を作
成し、その最大値を示すＹ方向位置ずれ量を求め
る位置ずれ抽出回路と、上記２値化回路の各々か
ら得られる２値化信号をシフトレジスタ群により
切り出される各２値画像に対して該位置ずれ抽出
回路で求められたＸ方向位置ずれ量及びＹ方向位
置ずれ量に基いてシフト補正をする複数の位置ず
れ補正回路と、該位置ずれ補正回路の各々から得
られる２値化信号を比較して不一致を判定して検
査する判定回路とを備えたことを特徴とする回路
パターンの検査装置である。即ちフオトマスクや
プリント基板等においては微細な回路パターンは
パターンジエネレータ等で描画され、これをエツ
チングすることによつて形成される。しかしパタ
ーンジエネレータの焦点ずれやエツチング条件の
バラツキや、基板の熱膨張等によつて部分的に微
細に異なつて回路パターンが形成される。そこで
本発明は２つの回路パターンのエツジ位置ずれ量
の頻度分布の最大値を２つの回路パターンの位置
ずれ量とすることにある。
来同一の複数の回路パターンの各々を撮像する複
数の撮像装置と、該撮像装置の各々から得られる
映像信号を２値化信号に変換する複数の２値化回
路と、該２値化回路の各々から得られる２値化信
号をシフトレジスタによりｎ×ｎの絵素からなる
局部エリアに切り出し、該局部エリアにおいてＸ
方向エツジ検出論理回路によつてＹ方向にｎ個に
亘つてＸ方向に異なる２値信号で示されるＸ方向
エツジを検出してＸ方向エツジ２値信号をＸ方向
にｍ個の連続した絵素として切り出すと共に上記
局部エリアにおいてＹ方向エツジ検出論理回路に
よつてＸ方向にｎ個に亘つてＹ方向に異なる２値
信号で示されるＹ方向エツジを検出してＹ方向エ
ツジ２値信号をＹ方向にｍ個の連続した絵素とし
て切り出す複数のエツジ検出回路と、該エツジ検
出回路の各々から切り出されたｍ個の連続した絵
素からなるＸ方向エツジ２値信号同志を絵素位置
をずらして比較して上記撮像装置が撮像する複数
の走査線に亘つて計数して両回路パターンのＸ方
向のエツジ位置ずれ量の頻度分布を作成し、その
最大値を示すＸ方向位置ずれ量を求めると共に上
記エツジ検出回路の各々から切り出されたｍ個の
連続した絵素からなるＹ方向エツジ２値信号同志
を絵素位置をずらして比較して上記撮像装置が撮
像する複数の走査線に亘つて計数して両回路パタ
ーンのＹ方向のエツジ位置ずれ量の頻度分布を作
成し、その最大値を示すＹ方向位置ずれ量を求め
る位置ずれ抽出回路と、上記２値化回路の各々か
ら得られる２値化信号をシフトレジスタ群により
切り出される各２値画像に対して該位置ずれ抽出
回路で求められたＸ方向位置ずれ量及びＹ方向位
置ずれ量に基いてシフト補正をする複数の位置ず
れ補正回路と、該位置ずれ補正回路の各々から得
られる２値化信号を比較して不一致を判定して検
査する判定回路とを備えたことを特徴とする回路
パターンの検査装置である。即ちフオトマスクや
プリント基板等においては微細な回路パターンは
パターンジエネレータ等で描画され、これをエツ
チングすることによつて形成される。しかしパタ
ーンジエネレータの焦点ずれやエツチング条件の
バラツキや、基板の熱膨張等によつて部分的に微
細に異なつて回路パターンが形成される。そこで
本発明は２つの回路パターンのエツジ位置ずれ量
の頻度分布の最大値を２つの回路パターンの位置
ずれ量とすることにある。
以下本発明を図に示す実施例にもとづいて具体
的に説明する。本発明の回路パターン検査方法を
実施する装置の一実施例を示す概略構成図であ
る。Ｘテーブル１０３ａ、Ｙテーブル１０３ｂ、
θテーブル１０３ｃから構成されたＸ・Ｙ・θテ
ーブル１０３上には本来同一の回路パターン１０
１，１０２を多数Ｘ，Ｙ方向に形成したフオトマ
スク１００が載置される。回路パターン１０１，
１０２を各々撮像できるようにし、且対物レンズ
１ａ，２ａ、撮像素子１ｂ，２ｂを備えた撮像装
置１，２がフオトマスク１００の上方に設けられ
る。ところでフオトマスク１００をＸ・Ｙ・θテ
ーブル１０３上に載置し、撮像装置１，２との間
に設けられた観察光学１０４の接眼レンズ１０５
にて観察すると上記回路パターン１０１と１０２
との光像が重ね合せられて結像される。そこで上
記回路パターン１０１，１０２との間に回転方向
の大巾な位置ずれがあつた場合には、θテーブル
１０３ｃを手動で回転させて両回路パターン１０
１と１０２との光像を合せる。またＸ・Ｙ方向に
大巾な位置ずれがあつた場合には、一方の撮像装
置１を、この撮像装置１を支持するベース（図示
せず）に対してＸまたはＹ方向に手動で送りねじ
機構等を介して微動して両回路パターン１０１と
１０２との光像を合せる。上記実施例では手動で
位置合せしたが上記接眼レンズの上方に撮像素子
を備この撮像素子から得られる映像信号により、
両回路パターン１０１，１０２の縁部に形成され
た単純な線パターンの位置ずれを求め、これらを
θテーブル１０３ｃを駆動するモータ及び撮像装
置１をＸ・Ｙ方向駆動するモータにフイードバツ
クすれば両回路パターンの光像を自動的に整合さ
せることができる。また上記撮像装置１，２共に
上記回路パターン１０１，１０２の光像が撮像素
子１ｂ，２ｂの受光面にきちんと自動的に結像さ
れるように、対物レンズ１ａ，２ａと回路パター
ン１０１，１０２との距離をエアマイクロメータ
等を用いて非接触で測定してこの距離が一定にな
るように撮像装置１，２を各々Ｚ方向に移行させ
てるよう構成されている。即ち上記撮像装置１，
２には図示されていないが回路パターン１０１，
１０２について各々自動焦点合せができるように
形成されている。しかしこのようにある回路パタ
ーン１０１とある回路パターン１０２の光像につ
いて位置整合できたとしても全ての回路パターン
について完全に位置整合できているわけではな
く、微小な位置ずれが生じている。これら１つ１
つについて上記の如く機械的に位置合せをしたの
では時間を要し、非能率である。そこで上記初期
位置合せは検査しようとする新しいフオトマスク
１００をＸ・Ｙ・θテーブル１０３上に載置した
ときだけ行い、それ以後全ての回路パターンにつ
いては以下述べるように撮像装置１，２から得ら
れる映像信号について電気的に位置合せを行う。
的に説明する。本発明の回路パターン検査方法を
実施する装置の一実施例を示す概略構成図であ
る。Ｘテーブル１０３ａ、Ｙテーブル１０３ｂ、
θテーブル１０３ｃから構成されたＸ・Ｙ・θテ
ーブル１０３上には本来同一の回路パターン１０
１，１０２を多数Ｘ，Ｙ方向に形成したフオトマ
スク１００が載置される。回路パターン１０１，
１０２を各々撮像できるようにし、且対物レンズ
１ａ，２ａ、撮像素子１ｂ，２ｂを備えた撮像装
置１，２がフオトマスク１００の上方に設けられ
る。ところでフオトマスク１００をＸ・Ｙ・θテ
ーブル１０３上に載置し、撮像装置１，２との間
に設けられた観察光学１０４の接眼レンズ１０５
にて観察すると上記回路パターン１０１と１０２
との光像が重ね合せられて結像される。そこで上
記回路パターン１０１，１０２との間に回転方向
の大巾な位置ずれがあつた場合には、θテーブル
１０３ｃを手動で回転させて両回路パターン１０
１と１０２との光像を合せる。またＸ・Ｙ方向に
大巾な位置ずれがあつた場合には、一方の撮像装
置１を、この撮像装置１を支持するベース（図示
せず）に対してＸまたはＹ方向に手動で送りねじ
機構等を介して微動して両回路パターン１０１と
１０２との光像を合せる。上記実施例では手動で
位置合せしたが上記接眼レンズの上方に撮像素子
を備この撮像素子から得られる映像信号により、
両回路パターン１０１，１０２の縁部に形成され
た単純な線パターンの位置ずれを求め、これらを
θテーブル１０３ｃを駆動するモータ及び撮像装
置１をＸ・Ｙ方向駆動するモータにフイードバツ
クすれば両回路パターンの光像を自動的に整合さ
せることができる。また上記撮像装置１，２共に
上記回路パターン１０１，１０２の光像が撮像素
子１ｂ，２ｂの受光面にきちんと自動的に結像さ
れるように、対物レンズ１ａ，２ａと回路パター
ン１０１，１０２との距離をエアマイクロメータ
等を用いて非接触で測定してこの距離が一定にな
るように撮像装置１，２を各々Ｚ方向に移行させ
てるよう構成されている。即ち上記撮像装置１，
２には図示されていないが回路パターン１０１，
１０２について各々自動焦点合せができるように
形成されている。しかしこのようにある回路パタ
ーン１０１とある回路パターン１０２の光像につ
いて位置整合できたとしても全ての回路パターン
について完全に位置整合できているわけではな
く、微小な位置ずれが生じている。これら１つ１
つについて上記の如く機械的に位置合せをしたの
では時間を要し、非能率である。そこで上記初期
位置合せは検査しようとする新しいフオトマスク
１００をＸ・Ｙ・θテーブル１０３上に載置した
ときだけ行い、それ以後全ての回路パターンにつ
いては以下述べるように撮像装置１，２から得ら
れる映像信号について電気的に位置合せを行う。
即ち３，４は１，２により得られる映像信号を
２値化する２値化回路で、２値化信号５，６を出
力する。７，８は各々５，６の２値化信号を入力
し、２つの映像のＸ、Ｙ方向のエツジを検出する
エツジ検出回路であり、９は７，８で得られるエ
ツジ位置より、２つの映像、すなわち５，６の
Ｘ，Ｙ方向の位置ずれ１０〔検査開始時における
機械的位置合せの限界、あるいは２つの撮像系の
差異（照明強度の差異、撮像素子の感度の差異
等）あるいはフオトマスク１００，１０１を載せ
た載物台の位置決め精度などが原因〕を抽出する
位置ずれ抽出回路である。１１，１２は１０に基
づき、５，６の位置ずれを補正する位置ずれ補正
回路であり、１３は補正後の２値化信号を入力
し、判定を行なう判定回路であり、１４が判定結
果である。以下Ｘ、Ｙ方向の位置ずれ量は最大±
２絵素として説明する。第２図に７，８，９にお
けるＸ方向のエツジ検出および、位置ずれ量抽出
の具体的構成を示す。第２図において破線で囲ま
れる１５，１５′は全く同一の構成であり、各々
５，６を入力し、Ｘ方向のエツジを抽出するエツ
ジ位置抽出回路である。１６は走査線の長さに相
当するシフトレジスタであり、１７は２値信号５
を１６経由で入力し、２×２絵素の局部エリアを
撮像装置の撮像素子（リニアイメージセンサ）の
走査及びＸテーブル１０３ａ、Ｙテーブル１０３
ｂの走査に同期して、逐次記憶する局部メモリで
シリアルインパラレルアウトのシフトレジスタで
構成される。１８，１９，２０はEXOR回路で
あり、２１はNAND回路であり、２２はAND回
路であり、局部メモリの内容が第３図に示す状態
のとき“１”を出力する。２３はシリアルインパ
ラレルアウトのシフトレジスタであり、１５，１
５′は２３の３つの出力を出力する。これらの出
力を２４，２５，２６，２４′，２５′，２６′，
とし２７，２８，２９，３０，３１を比較器、３
２，３３，３４，３５，３６をカウンタとする
と、２７は２６と２４′がともに“１”であるこ
と、すなわち５が６よりＸ方向に＋２絵素進んで
いる状態を検出する。以下、同様に２８，２９，
３０，３１は各々５が６より＋１絵素、０絵素、
−１絵素、−２絵素進んでいる状態（−は遅れて
いることを意味する）を検出する。そして、その
状態の頻度が３２〜３６のカウンタにより計数さ
れ、３２〜３６の最大値を検出することにより、
Ｘ方向の位置ずれを求める。３７は３２〜３６の
最大値を検出し、その最大値を示した位置ずれの
値３８を出力とする最大値検出回路である。また
第３図に示すようにＸ方向のエツジ抽出において
２×２絵素の状態によりエツジ判定しているのは
２値化による量子化誤差の影響を低減するためで
ある。第４図に、Ｙ方向のエツジ検出および位置
ずれ量抽出の具体的構成を示す。第４図において
破線で囲まれる３９，３９′は全く同一の構成で
あり、各々５，６を入力し、Ｙ方向のエツジを抽
出するエツジ位置抽出回路である。４０は各々走
査線の長さに相当するシフトレジスタ群であり、
４１の局部メモリに２×４絵素の局部エリアの２
値映像を撮像装置の走査に同期して逐次記憶す
る。４２〜４８はEXOR回路であり、４９〜５
１はNAND回路であり、５２〜５４はAND回路
であり、４１の２×４絵素の局部メモリに第５図
に示す２×２絵素の状態が発生すると、５２，５
３，５４に出力として“１”を出力する。これら
の出力を５５，５６，５７，５５′，５６′，５
７′とし、比較器５８，５９，６０，６１，６２
へ入力する。５８は、５７と５５′がともに“１”
であること、すなわち５が６よりＹ方向に＋２絵
素進んでいる状態を検出する。
２値化する２値化回路で、２値化信号５，６を出
力する。７，８は各々５，６の２値化信号を入力
し、２つの映像のＸ、Ｙ方向のエツジを検出する
エツジ検出回路であり、９は７，８で得られるエ
ツジ位置より、２つの映像、すなわち５，６の
Ｘ，Ｙ方向の位置ずれ１０〔検査開始時における
機械的位置合せの限界、あるいは２つの撮像系の
差異（照明強度の差異、撮像素子の感度の差異
等）あるいはフオトマスク１００，１０１を載せ
た載物台の位置決め精度などが原因〕を抽出する
位置ずれ抽出回路である。１１，１２は１０に基
づき、５，６の位置ずれを補正する位置ずれ補正
回路であり、１３は補正後の２値化信号を入力
し、判定を行なう判定回路であり、１４が判定結
果である。以下Ｘ、Ｙ方向の位置ずれ量は最大±
２絵素として説明する。第２図に７，８，９にお
けるＸ方向のエツジ検出および、位置ずれ量抽出
の具体的構成を示す。第２図において破線で囲ま
れる１５，１５′は全く同一の構成であり、各々
５，６を入力し、Ｘ方向のエツジを抽出するエツ
ジ位置抽出回路である。１６は走査線の長さに相
当するシフトレジスタであり、１７は２値信号５
を１６経由で入力し、２×２絵素の局部エリアを
撮像装置の撮像素子（リニアイメージセンサ）の
走査及びＸテーブル１０３ａ、Ｙテーブル１０３
ｂの走査に同期して、逐次記憶する局部メモリで
シリアルインパラレルアウトのシフトレジスタで
構成される。１８，１９，２０はEXOR回路で
あり、２１はNAND回路であり、２２はAND回
路であり、局部メモリの内容が第３図に示す状態
のとき“１”を出力する。２３はシリアルインパ
ラレルアウトのシフトレジスタであり、１５，１
５′は２３の３つの出力を出力する。これらの出
力を２４，２５，２６，２４′，２５′，２６′，
とし２７，２８，２９，３０，３１を比較器、３
２，３３，３４，３５，３６をカウンタとする
と、２７は２６と２４′がともに“１”であるこ
と、すなわち５が６よりＸ方向に＋２絵素進んで
いる状態を検出する。以下、同様に２８，２９，
３０，３１は各々５が６より＋１絵素、０絵素、
−１絵素、−２絵素進んでいる状態（−は遅れて
いることを意味する）を検出する。そして、その
状態の頻度が３２〜３６のカウンタにより計数さ
れ、３２〜３６の最大値を検出することにより、
Ｘ方向の位置ずれを求める。３７は３２〜３６の
最大値を検出し、その最大値を示した位置ずれの
値３８を出力とする最大値検出回路である。また
第３図に示すようにＸ方向のエツジ抽出において
２×２絵素の状態によりエツジ判定しているのは
２値化による量子化誤差の影響を低減するためで
ある。第４図に、Ｙ方向のエツジ検出および位置
ずれ量抽出の具体的構成を示す。第４図において
破線で囲まれる３９，３９′は全く同一の構成で
あり、各々５，６を入力し、Ｙ方向のエツジを抽
出するエツジ位置抽出回路である。４０は各々走
査線の長さに相当するシフトレジスタ群であり、
４１の局部メモリに２×４絵素の局部エリアの２
値映像を撮像装置の走査に同期して逐次記憶す
る。４２〜４８はEXOR回路であり、４９〜５
１はNAND回路であり、５２〜５４はAND回路
であり、４１の２×４絵素の局部メモリに第５図
に示す２×２絵素の状態が発生すると、５２，５
３，５４に出力として“１”を出力する。これら
の出力を５５，５６，５７，５５′，５６′，５
７′とし、比較器５８，５９，６０，６１，６２
へ入力する。５８は、５７と５５′がともに“１”
であること、すなわち５が６よりＹ方向に＋２絵
素進んでいる状態を検出する。
以下、同様に５９，６０，６１，６２は各々の
５が６よりＹ方向に＋１絵素、０絵素、−１絵素、
−２絵素進んでいる状態を検出する。５８〜６２
の出力は第２図の場合と同様６３〜６７のカウン
タに入力され、６３〜６７の出力は６８の最大値
検出回路に入力され、Ｙ方向の位置ずれ量６９が
抽出される。
５が６よりＹ方向に＋１絵素、０絵素、−１絵素、
−２絵素進んでいる状態を検出する。５８〜６２
の出力は第２図の場合と同様６３〜６７のカウン
タに入力され、６３〜６７の出力は６８の最大値
検出回路に入力され、Ｙ方向の位置ずれ量６９が
抽出される。
次に３８，６９の位置ずれ量をもとに５，６の
位置ずれを補正し、検査判走を行なう１１，１
２，１３の具体的構成を第６図を用いて説明す
る。第６図において７０，７１，７２，７３は走
査線の長さに相当するシフトレジスタであり、７
４，７５はともに６９を選択信号とする選択回路
である。７４，７５の入力を７６，７７，７８，
７９，８０，８１とすると、６９が５が６より＋
２絵素、＋１絵素、０絵素、−１絵素、−２絵素進
んでいることを示すとき７４，７５は各場合につ
いて、（７８，７９）、（７７，７９）、（７６，７
９）、（７６，８０）、（７６，８１）の組合せにな
るように７６〜８１を選択し、Ｙ方向の位置ずれ
を補正する。７４，７５の出力は１ビツトのシフ
トレジスタ８２，８３２ビツトのシフトレジスタ
８４，８５を経由して選択信号として３８を用い
る選択回路８６，８７へ入力される。８６，８７
では３８が５が６より＋２絵素、＋１絵素、０絵
素、−１絵素、−２絵素進んでいることを示すと
き、出力として、（８４，７５）、（８２，７５）、
（７４，７５）、（７４，８３）、（７４，８５）の
出力の組合せを出力し、Ｘ方向の位置ずれを補正
する。補正後の２つの２値化信号８８，８９は
EXOR回路９０で不一致が検出される。一般に
映像信号を２値化すると量子化誤差が発生するた
め、位置ずれ補正後も量子化誤差により、単純に
EXORをとり不一致を検出したのでは検査判定
ができない。そこで本発明では２×２絵素以上の
不一致が検出されたとき、欠陥と判定する様にし
ている。９０の出力は走査線の長さに相当するシ
フトレジスタ９１を経由して、シリアルインパラ
レルアウトのシフトレジスタにより形成される２
×２絵素の局部メモリ９２に逐次記憶される。９
２の出力はAND回路９３に入力され２×２絵素
の局部メモリ全てに不一致が検出されたときの
み、欠陥判定信号１４を発生する様にする。
位置ずれを補正し、検査判走を行なう１１，１
２，１３の具体的構成を第６図を用いて説明す
る。第６図において７０，７１，７２，７３は走
査線の長さに相当するシフトレジスタであり、７
４，７５はともに６９を選択信号とする選択回路
である。７４，７５の入力を７６，７７，７８，
７９，８０，８１とすると、６９が５が６より＋
２絵素、＋１絵素、０絵素、−１絵素、−２絵素進
んでいることを示すとき７４，７５は各場合につ
いて、（７８，７９）、（７７，７９）、（７６，７
９）、（７６，８０）、（７６，８１）の組合せにな
るように７６〜８１を選択し、Ｙ方向の位置ずれ
を補正する。７４，７５の出力は１ビツトのシフ
トレジスタ８２，８３２ビツトのシフトレジスタ
８４，８５を経由して選択信号として３８を用い
る選択回路８６，８７へ入力される。８６，８７
では３８が５が６より＋２絵素、＋１絵素、０絵
素、−１絵素、−２絵素進んでいることを示すと
き、出力として、（８４，７５）、（８２，７５）、
（７４，７５）、（７４，８３）、（７４，８５）の
出力の組合せを出力し、Ｘ方向の位置ずれを補正
する。補正後の２つの２値化信号８８，８９は
EXOR回路９０で不一致が検出される。一般に
映像信号を２値化すると量子化誤差が発生するた
め、位置ずれ補正後も量子化誤差により、単純に
EXORをとり不一致を検出したのでは検査判定
ができない。そこで本発明では２×２絵素以上の
不一致が検出されたとき、欠陥と判定する様にし
ている。９０の出力は走査線の長さに相当するシ
フトレジスタ９１を経由して、シリアルインパラ
レルアウトのシフトレジスタにより形成される２
×２絵素の局部メモリ９２に逐次記憶される。９
２の出力はAND回路９３に入力され２×２絵素
の局部メモリ全てに不一致が検出されたときの
み、欠陥判定信号１４を発生する様にする。
ここで位置ずれ補正を行なうタイミングについ
て述べる。３７，６８の最大値検出回路の動作タ
イミングは、一般に常時行なう必要はない。なぜ
ならば、位置ずれは急激に発生することはなく、
徐々に発生していくものである。よつて、最大値
検出はｎ本の走査線ごとに行ない（ｎは設定値）
最大値検出を行なうごとに３２−３６，６３−６
７のカウンタをクリアする様にする。また、最大
値検出によつて得られる最大値が小さすぎること
はエツジが少ないことを意味し、精度よく位置ず
れ補正が困難になるので、最大値がある設定値以
上になるまで、３２−３６，６３−６７のカウン
タの計数を延長する。すなわちｎ＋△ｎ本の走査
線で最大値を求める様にする。
て述べる。３７，６８の最大値検出回路の動作タ
イミングは、一般に常時行なう必要はない。なぜ
ならば、位置ずれは急激に発生することはなく、
徐々に発生していくものである。よつて、最大値
検出はｎ本の走査線ごとに行ない（ｎは設定値）
最大値検出を行なうごとに３２−３６，６３−６
７のカウンタをクリアする様にする。また、最大
値検出によつて得られる最大値が小さすぎること
はエツジが少ないことを意味し、精度よく位置ず
れ補正が困難になるので、最大値がある設定値以
上になるまで、３２−３６，６３−６７のカウン
タの計数を延長する。すなわちｎ＋△ｎ本の走査
線で最大値を求める様にする。
以上、述べたような構成により、位置ずれを補
正しながら比較検査する方法が実現できる。
正しながら比較検査する方法が実現できる。
フオトマスクやプリント基板等に形成された本
来同一である回路パターン１００，１０１の各々
を位置決めされた撮像装置１，２の各々によつて
撮像すると第７図に示すような形で撮像される。
ところで上記回路パターン１００，１０１はパタ
ーンジエネレータによつて描画され、エツチング
によつて形成されるため、描画条件やエツチング
条件等によつて部分的に微小異なつた寸法に形成
されている。よつてＸ方向のエツジ間の距離△
X1，△X2，△X3，△X4，△X5，△X6，△X7は
各々異なることがあり、またＹ方向のエツジ間の
距離△Y1，△Y2，△Y3，△Y4，△Y5，△Y6，
△Y7も同様に各異なることがある。このように
なつていることからしてエツジ間距離の頻度分布
の最大値を求めることによつて真の２つの回路パ
ターンの相対的位置ずれを求めることができる。
そしてこのように求められた真の相対的位置ずれ
量２値化信号に補正して２つの２値信号を比較す
ることによつて位置ずれ量以下の微細な欠陥を検
査することができる。
来同一である回路パターン１００，１０１の各々
を位置決めされた撮像装置１，２の各々によつて
撮像すると第７図に示すような形で撮像される。
ところで上記回路パターン１００，１０１はパタ
ーンジエネレータによつて描画され、エツチング
によつて形成されるため、描画条件やエツチング
条件等によつて部分的に微小異なつた寸法に形成
されている。よつてＸ方向のエツジ間の距離△
X1，△X2，△X3，△X4，△X5，△X6，△X7は
各々異なることがあり、またＹ方向のエツジ間の
距離△Y1，△Y2，△Y3，△Y4，△Y5，△Y6，
△Y7も同様に各異なることがある。このように
なつていることからしてエツジ間距離の頻度分布
の最大値を求めることによつて真の２つの回路パ
ターンの相対的位置ずれを求めることができる。
そしてこのように求められた真の相対的位置ずれ
量２値化信号に補正して２つの２値信号を比較す
ることによつて位置ずれ量以下の微細な欠陥を検
査することができる。
以上説明したように本発明によれば比較検査の
ネツクである比較すべき２つの回路パターンの画
像の位置ずれの問題を解決し、簡単な回路構成
で、すぐれた能力でもつて実時間で位置ずれ量以
下の微細な欠陥を検査することができる装置を得
ることができ、実用上優れた効果を奏する。
ネツクである比較すべき２つの回路パターンの画
像の位置ずれの問題を解決し、簡単な回路構成
で、すぐれた能力でもつて実時間で位置ずれ量以
下の微細な欠陥を検査することができる装置を得
ることができ、実用上優れた効果を奏する。
第１図は本発明の全体構成を示す図、第２図及
び第４図は第１図に示すエツジ検出回路及び位置
ずれ量抽出回路の具体例を示す図、第３図及び第
５図はエツジ検出を説明するための図、第６図は
第１図に示す位置ずれ補正回路の具体例を示す
図、第７図は第１図に示す２つの撮像装置の各々
で撮像される回路パターンを重畳した状態を示す
図である。 １，２…撮像装置、３，４…２値化回路、７，
８…エツジ検出回路、９…位置ずれ抽出回路、１
１，１２…位置ずれ補正回路、１３…判定回路、
１００…フオトマスク、１０１，１０２…回路パ
ターン、１０３…Ｘ・Ｙ・θテーブル。
び第４図は第１図に示すエツジ検出回路及び位置
ずれ量抽出回路の具体例を示す図、第３図及び第
５図はエツジ検出を説明するための図、第６図は
第１図に示す位置ずれ補正回路の具体例を示す
図、第７図は第１図に示す２つの撮像装置の各々
で撮像される回路パターンを重畳した状態を示す
図である。 １，２…撮像装置、３，４…２値化回路、７，
８…エツジ検出回路、９…位置ずれ抽出回路、１
１，１２…位置ずれ補正回路、１３…判定回路、
１００…フオトマスク、１０１，１０２…回路パ
ターン、１０３…Ｘ・Ｙ・θテーブル。
Claims (1)
- １ 本来同一の複数の回路パターンの各々を撮像
する複数の撮像装置と、該撮像装置の各々から得
られる映像信号を２値化信号に変換する複数の２
値化回路と、該２値化回路の各々から得られる２
値化信号をシフトレジスタによりｎ×ｎの絵素か
らなる局部エリアに切り出し、該局部エリアにお
いてＸ方向エツジ検出論理回路によつてＹ方向に
ｎ個に亘つてＸ方向に異なる２値信号で示される
Ｘ方向エツジを検出してＸ方向エツジ２値信号を
Ｘ方向にｍ個の連続した絵素として切り出すと共
に上記局部エリアにおいてＹ方向エツジ検出論理
回路によつてＸ方向にｎ個に亘つてＹ方向に異な
る２値信号で示されるＹ方向エツジを検出してＹ
方向エツジ２値信号をＹ方向にｍ個の連続した絵
素として切り出す複数のエツジ検出回路と、該エ
ツジ検出回路の各々から切り出されたｍ個の連続
した絵素からなるＸ方向エツジ２値信号同志を絵
素位置をずらして比較して上記撮像装置が撮像す
る複数の走査線に亘つて計数して両回路パターン
のＸ方向のエツジ位置ずれ量の頻度分布を作成
し、その最大値を示すＸ方向位置ずれ量を求める
と共に上記エツジ検出回路の各々から切り出され
たｍ個の連続した絵素からなるＹ方向エツジ２値
信号同志を絵素位置をずらして比較して上記撮像
装置が撮像する複数の走査線に亘つて計数して両
回路パターンのＹ方向のエツジ位置ずれ量の頻度
分布を作成し、その最大値を示すＹ方向位置ずれ
量を求める位置ずれ抽出回路と、上記２値化回路
の各々から得られる２値化信号をシフトレジスタ
群により切り出される各２値画像に対して該位置
ずれ抽出回路で求められたＸ方向位置ずれ量及び
Ｙ方向位置ずれ量に基いてシフト補正をする複数
の位置ずれ補正回路と、該位置ずれ補正回路の
各々から得られる２値化信号を比較して不一致を
判定して検査する判定回路とを備えたことを特徴
とする回路パターンの検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7922581A JPS57194304A (en) | 1981-05-27 | 1981-05-27 | Inspecting method for circuit pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7922581A JPS57194304A (en) | 1981-05-27 | 1981-05-27 | Inspecting method for circuit pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57194304A JPS57194304A (en) | 1982-11-29 |
| JPH0160766B2 true JPH0160766B2 (ja) | 1989-12-25 |
Family
ID=13683959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7922581A Granted JPS57194304A (en) | 1981-05-27 | 1981-05-27 | Inspecting method for circuit pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57194304A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59157505A (ja) * | 1983-02-28 | 1984-09-06 | Hitachi Ltd | パタ−ン検査装置 |
| JPS6057929A (ja) * | 1983-09-09 | 1985-04-03 | Hitachi Ltd | パターン欠陥検出装置 |
| JPS60233503A (ja) * | 1984-05-02 | 1985-11-20 | Matsushita Electric Works Ltd | 位置検出方法 |
| JPS61168293A (ja) * | 1985-01-22 | 1986-07-29 | 日本電気株式会社 | 多層配線基板 |
| JPS61251705A (ja) * | 1985-04-30 | 1986-11-08 | Sumitomo Metal Ind Ltd | パタ−ン検査方法及び装置 |
| KR100526035B1 (ko) * | 2003-05-07 | 2005-11-08 | 홍성국 | 메탈 마스크 검사 장치 및 그의 검사 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5225575A (en) * | 1975-08-22 | 1977-02-25 | Hitachi Ltd | Inspection method of the state of object |
| JPS5381153A (en) * | 1976-12-27 | 1978-07-18 | Hitachi Ltd | Inspecting apparatus for positions of object to be inspected |
-
1981
- 1981-05-27 JP JP7922581A patent/JPS57194304A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5225575A (en) * | 1975-08-22 | 1977-02-25 | Hitachi Ltd | Inspection method of the state of object |
| JPS5381153A (en) * | 1976-12-27 | 1978-07-18 | Hitachi Ltd | Inspecting apparatus for positions of object to be inspected |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57194304A (en) | 1982-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6347150B1 (en) | Method and system for inspecting a pattern | |
| JPH0623999B2 (ja) | パタ−ン欠陥検出方法 | |
| JP2971628B2 (ja) | パターン検査方法及び装置 | |
| JP2897890B2 (ja) | 印刷精度計測方法およびその装置 | |
| EP0206709A2 (en) | Automatic optical inspection of printed circuit boards | |
| JPH0160766B2 (ja) | ||
| JPS6043657B2 (ja) | 物体状態検査方法 | |
| JPS5924361B2 (ja) | ２次元画像比較検査装置 | |
| JP2011252886A (ja) | 印刷物の検査方法及び印刷物の検査装置 | |
| JPS5837923A (ja) | フオトマスクの検査装置 | |
| JP2561193B2 (ja) | 印刷パターン検査装置 | |
| JP2011112593A (ja) | 印刷物の検査方法及び検査装置 | |
| JPH06185999A (ja) | パターン検査方法及びその装置 | |
| JPH04316346A (ja) | パターン認識方法 | |
| JPS63134940A (ja) | パターン検査装置 | |
| JPH0517481B2 (ja) | ||
| JPH0794971B2 (ja) | 断面形状検知方法 | |
| JP3684707B2 (ja) | レチクルパターン検査方法 | |
| JP2925154B2 (ja) | マスク等の外観検査方法 | |
| JP3182517B2 (ja) | 欠陥検出装置及びその方法 | |
| JP2926118B2 (ja) | 欠陥検出方法 | |
| JPH0617875B2 (ja) | パターン検査方法およびその装置 | |
| JPH0516585B2 (ja) | ||
| JPS62237305A (ja) | パタ−ン欠陥検査方法 | |
| JP2601232B2 (ja) | Ｉｃリードずれ検査装置 |