JPH01314353A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、パーソナルコンピュータ等の情報処理装置に
関し、特に、プログラムメモリのマツピング方式に係る
。

（ロ）従来の技術 一般に、情報処理装置においては、プログラムメモリを
ＣＰＵのアドレス空間上にダイレクトにマツピングする
方式が最も広く用いられているが、プログラムを記憶す
るメモリ容量に制限がある場合は、特開昭６２−１２０
５４３号公報に開示されているように、プログラムメモ
リを複数のメモリブロックで構成し、これら各メモリブ
ロックをＣＰＵのアドレス空間に、同一アドレスをもつ
メモリバンクとしてマツピングするバンク方式が採用さ
れていた。

（八〉発明が解決しようとする課題 例えば、ＣＰＵのアドレス空間において、プログラムメ
モリエリアに近接してオプションエリアが割り付けられ
ているとき、ユーザーがオプションソフトを搭載しよう
とする場合には、プログラムメモリエリアは予め定めら
れている領域に限定されてしまうため、該エリアを越え
る容量のブロダラムは、上記バンク方式でマツピングす
るしかない、一方、オプションソフトを搭載しない場合
には、そのエリアを拡張プログラムメモリエリアとして
用いることができ、従って、この場合、必ずしもバンク
方式を使用しなくても、通常のダイレクト方式のマツピ
ングが可能となる。

と゛ころが、バンク方式のプログラムでは、異なるバン
ク間のルーチンの処理にバンク切替を伴うため、同一内
容を処理するにも、ダイレクト方式とはプログラムが若
干異なり、且つ、処理速度も低下する。従って、オプシ
ョンソフトの有無に応じてマツピング方式を切替えるよ
うにすることが望ましいが、所定の処理内容のプログラ
ムを格納するプログラムメモリを１個のみ用いて、ノ飄
−ド的なマツピング切替のみを行っても、双方の方式に
対応することはできない。

（ニ）課題を解決するための手段 本発明は、複数のメモリブロックより成りバンクマツピ
ング方式に対応した所定の処理内容の第１プログラムを
格納した第１プログラムメモリと、ダイレクトマツピン
グ方式に対応した前記処理内容と略同一内容の第２プロ
グラムを格納した第２プログラムメモリとによって、プ
ログラムメモリを構成すると共に、前記第１プログラム
メモリの複数のメモリブロックをＣＰＵのアドレス空間
上にメモリバンクとしてマツピングするか、もしくは、
前記第２プログラムメモリを前記ＣＰＵのアドレス空間
にダイレクトにマツピングするかを切替える切替手段を
設けて、上記課題を解決するものである。

（＊）作用 本発明では、プログラムメモリ自体の交換をすることな
く、バンク方式とダイレクト方式の２つのマツピング方
式に対応可能となり、ユーザーが用途に合わせていずれ
かの方式に切替えて最良の方式でデータ処理が行える。

（へ）実施例 第１図は、本発明の実施例の構成を示すブロック図であ
り、（１）は１Ｍバイトのアドレス空間を有するＣＰＵ
、（２）はアドレスバス、（３）はデータバス、（４）
は６４にバイトの容量を有しＢＩＯＳプログラムを格納
したプログラムメモリとしてのＲＯＭ、（５）及び（６
）はＣＰＵ（１）かラメモリバンクを指定するための２
ビツトのバンク指定データがセットされるバンクレジス
タ、（７）〜（９）はアドレスデコーダ、（１０）はス
イッチ（１１）（１２）（１３）より成りプログラムメ
モリ（４）をＣＰＵ（１）のアドレス空間上にマツピン
グする方式を、ダイレクト方式とバンク方式に切替える
切替回路である。

アドレスデコーダ（７）は、具体的には、アドレスＡ＋
ｓ〜Ａｔｅが「ＣＪで且つアドレスＡ１．及びＡｌ１の
２人力が共にｒ□、のときのみＲＯＭ（４）のデータの
読出しが可能となる、又、切替回路（１０）のスイッチ
（１１）には、Ｂ側にアドレスＡＩ４が、Ｃ側に接地電
位ｒＯ」が接続されており、スイッチ（１２）には、Ｂ
側にバンクレジスタ（５）の出力、Ｃ側に＋Ｖ電位が、
スイッチ（１３）には、Ｂ側にバンクレジスタ（６）の
出力、Ｃ側にアドレスＡ４４が接続されている。モして
、スイッチ（１２）及び（１３）の出力が、各々、ＲＯ
Ｍ（４）の上位アドレスＭＡｔｓ及びＭＡ、、とじて供
給されるように構成されている。

ＲＯＭ（４）は、第２図に示すように、各々が１６にバ
イトの第１〜第４のメモリブロック（１４）〜（１７）
より成り、アドレス０ＯＯＯＨ〜７ＦＦＦＨに、バンク
方式に対応した所定の処理内容の第１プログラムが格納
されており、アドレス８０００Ｈ−ＦＦＦＦＨにダイレ
クト方式に対応した略凹−処理内容の第２プログラムが
格納されている。

尚、第１及び第２のプログラムは処理内容として略凹−
であるが、各方式に対応させるため、若干の違いがあり
、バンク方式の第１プログラムにはバンクを切替えるた
めのバンク切替制御プログラムが追加格納されている。

そして、この第１プログラムの具体的内容については、
本願出願人が先に出願した特願昭６３−４１５３５号に
詳細に開示し℃いるので同出願を参照されたい。

そこで、スイッチ（１１）〜（１３）を全てＣ側にする
と、ＲＯＭ（４）（７）７ドＬ／　スＭ　Ａ　１ｍ　ｌ
！　’　１４　ニ固定され、ＭＡ、、にはＣＰＵ（１）
からのアドレスＡｌｔが供給され、且つ、アドレスデコ
ーダ（７）にはアドレスＡ　ｔｓと電位ｒＯ」が入力さ
れる。従って、第３図に示すように、ＣＰＵ（１）のア
ドレスＡＩｌ°がｒＯ」であるアドレス空間Ｃ００００
Ｈ−Ｃ８０００Ｈに、Ｍ　Ａ　Ｉ−が「１」であるＲＯ
Ｍ（４）の第３及び第４メモリブロツク（１６）及びり
１７）、即ち、第２プログラムがダイレクトにマツピン
グされる。

一方、スイッチ（１１）〜（１３）を全てＢ側にすると
、ＲＯＭ（４）のアドレスＭ　Ａ　Ｉｓ及びＭＡ、、に
は、各々、バンクレジスタ（５）及び（６）の出力が供
給きれ、且つ、アドレスデコーダ（７）にはＣＰＵ（１
）のアドレスＡ　Ｉａ及びＡ１．がそのまま入力される
。従って、第４図に示すように、ＣＰＵ（１）のアドレ
スＡＩ４及びＡＨが共に１０」であるアドレス空間Ｃｏ
　Ｏ００Ｈ−Ｃ３ＦＦＦＦＨに、ＲＯＭ（４）の第１〜
第４の各メモリブロックがメモリバンクとしてマツピン
グされることとなる。

そして、本実施例では、電源投入時バンクレジスタ（５
）（６）は共に「１」に初期設定され、先ずメモリバン
ク３が選択されるので、このメモリバンク３のアドレス
Ｃｏ　Ｏ００Ｈにバンク１へのバンク切替命令を格納し
ておき、この命令によりメモリバンク１にバンクが切替
えられて、初期化ルーチンが実行されるようにしている
。以降、バンク０及び１としてマツピングされた第１プ
ログラムにより所定の処理が実行きれる。尚、電源投入
時、バンクレジスタ（５）（６）が共に「０」に初期設
定される場合は、先ず、メモリバンク０が選択されるの
で、メモリバンク０のアドレスｃｏｏｏ。

Ｈに初期化ルーチンを格納しておいても良い。

ところで、実施例においては、第１及び第２のプログラ
ムを１個のＲＯＭＩＣにて構成しているが、言うまでも
なく、各メモリブロック毎又は各プログラム毎等、複数
個のＲＯＭＩＣを用いても良い。

（ト）発明の効果 本発明に依れば、プログラムメモリ自体の交換をするこ
となく、バンク方式とダイレクト方式の２つのマツピン
グ方式に対応できるようになり、作業効率、メインテナ
ンス等の各面で向上が期待できる。又、切替手段の切替
えにより容易にマツピング方式が切替えられるので、ユ
ーザーがその用途に合わせて、最良のマツピング方式を
選択できる。

【図面の簡単な説明】 第１図は本発明の実施例の構成を示すブロック図、第２
図は実施例におけるプログラムメモリの構成を示す図、
第３図は実施例におけるダイレクト方式のメモリマツプ
、第４図は実施例におけるバンク方式のメモリマツプで
ある。 （１）・・・ＣＰｔＪ、（２）・・・アドレスバス、（
３）・・・データバス、　（４）・・・ＲＯＭ、　　（
５）（６）・・・バンクレジスタ、（７）（８）（９）
・・・アドレスデコーダ、（１０）・・・切替回路、　
（１１）（１２）（１３）・・・スイッチ。

Claims (1)

【特許請求の範囲】
1. （１）複数のメモリブロックより成りバンクマッピング
   方式に対応した所定の処理内容の第１プログラムを格納
   した第１プログラムメモリと、ダイレクトマツピング方
   式に対応した前記処理内容と略同一内容の第２プログラ
   ムを格納した第２プログラムメモリとによって、プログ
   ラムメモリを構成すると共に、前記第１プログラムメモ
   リの複数のメモリブロックをＣＰＵのアドレス空間上に
   メモリバンクとしてマツピングするか、もしくは、前記
   第２プログラムメモリを前記ＣＰＵのアドレス空間にダ
   イレクトにマッピングするかを切替える切替手段を備え
   たことを特徴とする情報処理装置。