JPH01310560A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01310560A JPH01310560A JP14212188A JP14212188A JPH01310560A JP H01310560 A JPH01310560 A JP H01310560A JP 14212188 A JP14212188 A JP 14212188A JP 14212188 A JP14212188 A JP 14212188A JP H01310560 A JPH01310560 A JP H01310560A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal wiring
- wiring
- metal
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高速の集積回路において、互いに平行な複数
の金属配線間のクロストークを低減するための構成及び
その形成方法に関する。
の金属配線間のクロストークを低減するための構成及び
その形成方法に関する。
従来の技術
集積回路の高速化及び小型化は、トランジスタの縮小化
による性能向上と共に、配線の線路幅及び配線間隔の縮
小によりもたらされてきた。しかしながら、配線の線路
幅及び配線間隔の縮小により、新たに抵抗の増大による
信号伝搬遅延及び線路間容量の増大によるクロストーク
の問題が発生してきた。特に高速のデジタル集積回路に
おいては、互いに平行な複数の金属配線を引き回して用
いることが多く、配線間のクロストークにより誤動作し
たりノイズが乗ってくるな・ど非常に大きな問題となっ
ている。配線間のクロストークは配線間の容、量により
決定されるので如何にこの配線間の容量を低減するかが
重要なポイントである。
による性能向上と共に、配線の線路幅及び配線間隔の縮
小によりもたらされてきた。しかしながら、配線の線路
幅及び配線間隔の縮小により、新たに抵抗の増大による
信号伝搬遅延及び線路間容量の増大によるクロストーク
の問題が発生してきた。特に高速のデジタル集積回路に
おいては、互いに平行な複数の金属配線を引き回して用
いることが多く、配線間のクロストークにより誤動作し
たりノイズが乗ってくるな・ど非常に大きな問題となっ
ている。配線間のクロストークは配線間の容、量により
決定されるので如何にこの配線間の容量を低減するかが
重要なポイントである。
第５図は、従来の半導体装置を示す第１の例である。第
５図において、半導体基板として半絶縁性ＧａＡａ基板
１を用い、この半絶縁性ＧａＡａ基板１上に直接互いに
平行な第１金属配線３−１及び第２金属配線３−２を形
成したものである。
５図において、半導体基板として半絶縁性ＧａＡａ基板
１を用い、この半絶縁性ＧａＡａ基板１上に直接互いに
平行な第１金属配線３−１及び第２金属配線３−２を形
成したものである。
第５図に示した構成において互いに平行な第１金属配線
３−１と第２金属記線３−２との間の容量は、配線間隔
及び配線幅をそれぞれ１μｍとした場合８０ ｆ Ｆ／
ｍｍから１００ｆＦ／ｍｍ程度と非常に大きな値を示し
た。この大きな配線間容量は半絶縁性ＧａＡａ基板１の
持っている大きな誘 ・電率（例えば半絶縁性ＧａＡａ
基板の場合には、誘電率は１２．９程度）に起因してい
る。
３−１と第２金属記線３−２との間の容量は、配線間隔
及び配線幅をそれぞれ１μｍとした場合８０ ｆ Ｆ／
ｍｍから１００ｆＦ／ｍｍ程度と非常に大きな値を示し
た。この大きな配線間容量は半絶縁性ＧａＡａ基板１の
持っている大きな誘 ・電率（例えば半絶縁性ＧａＡａ
基板の場合には、誘電率は１２．９程度）に起因してい
る。
第６図は、従来の半導体装置を示す第２の例である。第
６図においても、半導体基板として半絶縁性ＧａＡａ基
板１を用いる。この半絶縁性ＧａＡａ基板１上に第１絶
縁膜２を堆積したのち第５図と同様に互いに平行な第１
金属配線３−１及び第２金属配線３−２を形成したもの
である。第１絶縁膜２としては５ｉ０２を通常用いる。
６図においても、半導体基板として半絶縁性ＧａＡａ基
板１を用いる。この半絶縁性ＧａＡａ基板１上に第１絶
縁膜２を堆積したのち第５図と同様に互いに平行な第１
金属配線３−１及び第２金属配線３−２を形成したもの
である。第１絶縁膜２としては５ｉ０２を通常用いる。
互いに平行な第１金属配線３−１及び第２金属配線３−
２の下に、半絶縁性ＧａＡａ基板１より誘電率の小さい
第１絶縁膜２を用いたことにより、互いに平行な第１金
属配線３−１と第２金属配線３−２との間の容量は、第
１絶縁Ｍ２の膜厚を１μｍとし、配線間隔及び配線幅を
それぞれ１μｍとした場合１０ ｆ Ｆ／ｍｍから２０
ｆ Ｆ／ｍｍ程度と第５図に示した従来の半導体装置
の第１の例に比べ大きく減少はしているものの配線間の
、クロストークを極小とする為には不十分である。第１
絶縁膜２の膜厚が１μｍ以下と薄くなるとこの容量は増
加する。
２の下に、半絶縁性ＧａＡａ基板１より誘電率の小さい
第１絶縁膜２を用いたことにより、互いに平行な第１金
属配線３−１と第２金属配線３−２との間の容量は、第
１絶縁Ｍ２の膜厚を１μｍとし、配線間隔及び配線幅を
それぞれ１μｍとした場合１０ ｆ Ｆ／ｍｍから２０
ｆ Ｆ／ｍｍ程度と第５図に示した従来の半導体装置
の第１の例に比べ大きく減少はしているものの配線間の
、クロストークを極小とする為には不十分である。第１
絶縁膜２の膜厚が１μｍ以下と薄くなるとこの容量は増
加する。
発明が解決しようとする課題
第５図及び第６図に示した従来の半導体装置においては
、互いに平行な第１金属配線３−１と第２金属配線３−
２との間の容量は、配線間隔及び配線幅をそれぞれ１μ
ｍとした場合１０ ｆ Ｆ／ｍｍから１００ ｆ Ｆ／
ｍｍ程度もあり配線間のクロストークを極小とする為に
は不十分である。配線間隔が狭くなれば配線間容量は更
に増加しクロストークも増える。
、互いに平行な第１金属配線３−１と第２金属配線３−
２との間の容量は、配線間隔及び配線幅をそれぞれ１μ
ｍとした場合１０ ｆ Ｆ／ｍｍから１００ ｆ Ｆ／
ｍｍ程度もあり配線間のクロストークを極小とする為に
は不十分である。配線間隔が狭くなれば配線間容量は更
に増加しクロストークも増える。
本発明は、かかる点に鑑みてなされたもので、互いに平
行な複数の金属配線が形成された構成において、配線間
容量が小さく配線間のクロストークを極小とすることが
できる優れた半導体装置及びその製造方法を提供するこ
とを目的としている。
行な複数の金属配線が形成された構成において、配線間
容量が小さく配線間のクロストークを極小とすることが
できる優れた半導体装置及びその製造方法を提供するこ
とを目的としている。
課題を解決するための手段
本発明は上記課題を解決する為、半導体基板上に、第１
絶縁膜とこの第１絶縁膜上に互いに平行な複数の金属配
線が形成された構成において、金属配線領域以外の第１
絶縁膜の膜厚を、金属配線の直下に位置する第１絶縁膜
の膜厚より薄くするか、もしくは第１絶縁膜を金属配線
の直下にのみ残し、金属配線領域以外の領域の第１絶縁
膜を除去する。製造方法は、半導体基板上に、第１絶縁
膜とこの第１絶縁膜上に互いに平行な複数の金属配線を
形成した後、金属配線をマスク材として第１絶縁膜をエ
ツチングし金属配線領域以外の第１絶縁膜の膜厚を薄く
するか、もしくは完全に除去する。
絶縁膜とこの第１絶縁膜上に互いに平行な複数の金属配
線が形成された構成において、金属配線領域以外の第１
絶縁膜の膜厚を、金属配線の直下に位置する第１絶縁膜
の膜厚より薄くするか、もしくは第１絶縁膜を金属配線
の直下にのみ残し、金属配線領域以外の領域の第１絶縁
膜を除去する。製造方法は、半導体基板上に、第１絶縁
膜とこの第１絶縁膜上に互いに平行な複数の金属配線を
形成した後、金属配線をマスク材として第１絶縁膜をエ
ツチングし金属配線領域以外の第１絶縁膜の膜厚を薄く
するか、もしくは完全に除去する。
作用
本発明は上記した構成により、互いに平行な複数の金属
配線の間に位置している第１絶縁膜の一部分又はその全
部分を、第１絶縁膜より誘電率の低い空気又はそれと等
価な雰囲気で置き換えることができるので線路間容量を
誘電率の差分だけ更に低減でき、線路間のクロストーク
を抑えることが出来る。又、本発明は上記した製造方法
により、第１絶縁膜上に形成した金属配線をマスク材と
して第１絶縁膜をエツチングするのでエツチングが金属
配線に整合して行われマスクずれ等の問題もなく安定で
あり、新たなマスクの作製及びマスク合わせの工程も不
用である。
配線の間に位置している第１絶縁膜の一部分又はその全
部分を、第１絶縁膜より誘電率の低い空気又はそれと等
価な雰囲気で置き換えることができるので線路間容量を
誘電率の差分だけ更に低減でき、線路間のクロストーク
を抑えることが出来る。又、本発明は上記した製造方法
により、第１絶縁膜上に形成した金属配線をマスク材と
して第１絶縁膜をエツチングするのでエツチングが金属
配線に整合して行われマスクずれ等の問題もなく安定で
あり、新たなマスクの作製及びマスク合わせの工程も不
用である。
実施例
第１図は、本発明の半導体装置を示す第１の実施例の断
面図である。第１図に示した本発明の半導体装置におい
て、第５図及び第６図と等価な部分については同一の参
照番号を付して示すものとする。第１図は、半導体基板
として半絶縁性ＧａＡａ基板１を用い、この半絶縁性Ｇ
ａＡａ基板１上に第１絶縁膜２及び互いに平行な第１金
属配線３−１及び第２金属配線３−２を形成したもので
ある。第１絶縁膜２としてはＳｉＯ２を用いる。互いに
平行な第１金属配線３−１及び第２金属配線３−２の下
に、半絶縁性ＧａＡａ基板１より誘電率の小さい第１絶
縁膜２を用いたこと及び互いに平行な第１金属配線３−
１及び第２金属配線３−２の間に位置する第１絶縁膜２
を一部分エッチング除去しであるので第１絶縁１１Ｘ２
の堆積膜厚を１”μｍとし、配線間隔及び配線幅をそれ
ぞれ１μｍとした場合５ｆＦ／ｍｍから８ ｆ Ｆ／ｍ
ｍ程度と従来の約半分の配線間容量にまで低減できる。
面図である。第１図に示した本発明の半導体装置におい
て、第５図及び第６図と等価な部分については同一の参
照番号を付して示すものとする。第１図は、半導体基板
として半絶縁性ＧａＡａ基板１を用い、この半絶縁性Ｇ
ａＡａ基板１上に第１絶縁膜２及び互いに平行な第１金
属配線３−１及び第２金属配線３−２を形成したもので
ある。第１絶縁膜２としてはＳｉＯ２を用いる。互いに
平行な第１金属配線３−１及び第２金属配線３−２の下
に、半絶縁性ＧａＡａ基板１より誘電率の小さい第１絶
縁膜２を用いたこと及び互いに平行な第１金属配線３−
１及び第２金属配線３−２の間に位置する第１絶縁膜２
を一部分エッチング除去しであるので第１絶縁１１Ｘ２
の堆積膜厚を１”μｍとし、配線間隔及び配線幅をそれ
ぞれ１μｍとした場合５ｆＦ／ｍｍから８ ｆ Ｆ／ｍ
ｍ程度と従来の約半分の配線間容量にまで低減できる。
第２図は、本発明の半導体装置を示す第２の実施例の断
面図である。第２図において、互いに平行な第１金属配
線３−１及び第２金属配線３−２の間に位置する第１絶
縁膜２は完全にエツチング除去されており半絶縁性Ｇａ
Ａｓ基板１は表面に露出した状態になっている。従って
第１絶縁膜２の堆積膜厚を１μｍとし、配線間°隔及び
配線幅をそれぞれ１μｍとした場合３ ｆ Ｆ／ｍｍか
ら６ｆＦ／ｍｍ程度の配線間容量にまで更に低減できる
。
面図である。第２図において、互いに平行な第１金属配
線３−１及び第２金属配線３−２の間に位置する第１絶
縁膜２は完全にエツチング除去されており半絶縁性Ｇａ
Ａｓ基板１は表面に露出した状態になっている。従って
第１絶縁膜２の堆積膜厚を１μｍとし、配線間°隔及び
配線幅をそれぞれ１μｍとした場合３ ｆ Ｆ／ｍｍか
ら６ｆＦ／ｍｍ程度の配線間容量にまで更に低減できる
。
第３図は、本発明の半導体装置を示す第３の実施例の断
面図である。表面保護のために第２絶縁膜４を半絶縁性
ＧａＡｓ基板１及び第１金属配線３−１及び第２金属配
線３−２の上に全面堆積した例である。第２絶縁膜４の
膜厚は、０．１μｍ程度で十分ある。第３図に示した本
発明の第３の実施例においても第１絶縁膜２は完全にエ
ツチング除去されており半絶縁性ＧａＡｓ基板１は表面
に露出させた状態のあと第２絶縁膜４が薄く堆積されて
おり配線間容量の増加もあるが金属配線の表面を保護で
きる。
面図である。表面保護のために第２絶縁膜４を半絶縁性
ＧａＡｓ基板１及び第１金属配線３−１及び第２金属配
線３−２の上に全面堆積した例である。第２絶縁膜４の
膜厚は、０．１μｍ程度で十分ある。第３図に示した本
発明の第３の実施例においても第１絶縁膜２は完全にエ
ツチング除去されており半絶縁性ＧａＡｓ基板１は表面
に露出させた状態のあと第２絶縁膜４が薄く堆積されて
おり配線間容量の増加もあるが金属配線の表面を保護で
きる。
第４図は、本発明の半導体装置を具体的に実現できる半
導体装置の製造方法を示す工程断面図である。第４図ａ
）は半絶縁性ＧａＡｓ基板１の上に第１絶縁膜２を堆積
する工程である。第４図ｂ）は、第１絶縁膜２の上に互
いに平行な第１金属配線３−１及び第２金属配線３−２
を形・成する工程である。第４図Ｃ〉は、第１金属配線
３−１及び第２金属配線３−２をマスクに用いて、第１
絶縁膜２をエツチング５をする工程である。この第４図
Ｃ）に示した工程により、互いに平行な第１金属配線３
−１及び第２金属配線３−２に被われた領域以外の第１
絶縁膜２がエツチングされ配線間容量が低減されるので
ある。エツチングは、通常用いられるプラズマイオンを
用いる。第４図ｄ）は、第４図Ｃ）に示したエツチング
工程により第１絶縁膜２を完全に除去した結果を示して
おり、互いに平行な第１金属配線３−１及び第２金属配
線３−２の直下のみに第１絶縁膜２が残される。第４図
に示した本発明の製造方法では、互いに平行な第１金属
配線３−１及び第２金属配線３−２の直下のみに第１絶
゛縁膜２が残される例を用いたが、第４図Ｃ）に示した
ように線間に位置する第１絶縁膜２を半分程度エツチン
グ除去した状態でも線間容量を低減できることは、本発
明の詳細な説明したのと同じである。
導体装置の製造方法を示す工程断面図である。第４図ａ
）は半絶縁性ＧａＡｓ基板１の上に第１絶縁膜２を堆積
する工程である。第４図ｂ）は、第１絶縁膜２の上に互
いに平行な第１金属配線３−１及び第２金属配線３−２
を形・成する工程である。第４図Ｃ〉は、第１金属配線
３−１及び第２金属配線３−２をマスクに用いて、第１
絶縁膜２をエツチング５をする工程である。この第４図
Ｃ）に示した工程により、互いに平行な第１金属配線３
−１及び第２金属配線３−２に被われた領域以外の第１
絶縁膜２がエツチングされ配線間容量が低減されるので
ある。エツチングは、通常用いられるプラズマイオンを
用いる。第４図ｄ）は、第４図Ｃ）に示したエツチング
工程により第１絶縁膜２を完全に除去した結果を示して
おり、互いに平行な第１金属配線３−１及び第２金属配
線３−２の直下のみに第１絶縁膜２が残される。第４図
に示した本発明の製造方法では、互いに平行な第１金属
配線３−１及び第２金属配線３−２の直下のみに第１絶
゛縁膜２が残される例を用いたが、第４図Ｃ）に示した
ように線間に位置する第１絶縁膜２を半分程度エツチン
グ除去した状態でも線間容量を低減できることは、本発
明の詳細な説明したのと同じである。
以上説明したように、本発明の半導体装置及びその製造
方法を用いることで、例えば第１絶縁膜２の膜厚を１μ
ｍとし、配線間隔及び配線幅をそれぞれ１μｍとした場
合４ ｆＦ／ｍｍから６ｆＦ／ｍｍ程度の配線間容量と
なり従来の半分以下に低減することができる。また、第
１絶縁膜上に形成した金属配線をマスク材として第１絶
縁膜をエツチングするので、エツチングが金属配線に整
合して行われマスクずれ等の問題もな（安定であり、新
たなマスクの作製及びマスク合わせの工程も不用である
。
方法を用いることで、例えば第１絶縁膜２の膜厚を１μ
ｍとし、配線間隔及び配線幅をそれぞれ１μｍとした場
合４ ｆＦ／ｍｍから６ｆＦ／ｍｍ程度の配線間容量と
なり従来の半分以下に低減することができる。また、第
１絶縁膜上に形成した金属配線をマスク材として第１絶
縁膜をエツチングするので、エツチングが金属配線に整
合して行われマスクずれ等の問題もな（安定であり、新
たなマスクの作製及びマスク合わせの工程も不用である
。
発明の効果
以上述べてきた様に、本発明により次の効果がもたらさ
れる。
れる。
１）互いに平行な金属配線の間の線間容量が、例えば第
１絶縁膜２の膜厚を１μｍとし、配線間隔及び配線幅を
それぞれ１μｍとした場合４ｆＦ／ｍｍから６ ｆＦ／
ｍｍ程度の値となり従来の半分以下に低減することがで
きる。従って、クロストーク等の問題が軽減され高速の
信号処理が正確に行うことができる。
１絶縁膜２の膜厚を１μｍとし、配線間隔及び配線幅を
それぞれ１μｍとした場合４ｆＦ／ｍｍから６ ｆＦ／
ｍｍ程度の値となり従来の半分以下に低減することがで
きる。従って、クロストーク等の問題が軽減され高速の
信号処理が正確に行うことができる。
２）第１絶縁膜上に形成した金属配線をマスク材として
第１絶縁膜をエツチングするのでエツチングが金属配線
に整合して行われマスクずれ等の問題もなく安定であり
、新たなマスクの作製及びマスク合わせの工程も不用で
ある。
第１絶縁膜をエツチングするのでエツチングが金属配線
に整合して行われマスクずれ等の問題もなく安定であり
、新たなマスクの作製及びマスク合わせの工程も不用で
ある。
第１図、第２図、第３図はそれぞれ本発明の半導体装置
の第１、第２、第３の実施例を示す半導体装置の断面図
、第４図は本発明の半導体装置の製造方法を示す工程断
面図、第５図及び第６図は従来の半導体装置を示す断面
図である。 １会・φ半絶縁性ＧａＡｓ基板、２・・・第１絶縁膜、
３−１−・魯第１金属配線、３−２◆会・第２金属配線
、４・・・第２絶縁膜、５・・・エツチング。 代理人の氏名 弁理士 中尾敏男 ほか１名Ｉ千屑９券
と江セハＪ−女
の第１、第２、第３の実施例を示す半導体装置の断面図
、第４図は本発明の半導体装置の製造方法を示す工程断
面図、第５図及び第６図は従来の半導体装置を示す断面
図である。 １会・φ半絶縁性ＧａＡｓ基板、２・・・第１絶縁膜、
３−１−・魯第１金属配線、３−２◆会・第２金属配線
、４・・・第２絶縁膜、５・・・エツチング。 代理人の氏名 弁理士 中尾敏男 ほか１名Ｉ千屑９券
と江セハＪ−女
Claims (4)
- （１）半導体基板上に、第１絶縁膜とこの第１絶縁膜上
に互いに平行な複数の金属配線が形成された構成におい
て、前記金属配線領域以外の第１絶縁膜の膜厚が、金属
配線の直下に位置する第１絶縁膜の膜厚より薄くなって
いることを特徴とする半導体装置。 - （２）第１絶縁膜が金属配線の直下にのみ残され、金属
配線領域以外に位置する第１絶縁膜が除去されているこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
。 - （３）半導体基板上の第１絶縁膜、及び金属配線上の全
面に第２絶縁膜を有していることを特徴とする特許請求
の範囲第１項又は第２項記載の半導体装置。 - （４）半導体基板上に、第１絶縁膜とこの第１絶縁膜上
に互いに平行な複数の金属配線を形成した後、金属配線
をマスク材として第１絶縁膜をエッチングすることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14212188A JPH01310560A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14212188A JPH01310560A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310560A true JPH01310560A (ja) | 1989-12-14 |
Family
ID=15307886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14212188A Pending JPH01310560A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310560A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0614221A1 (en) * | 1993-03-05 | 1994-09-07 | Fujitsu Limited | Integrated transmission line structure |
| US6340798B1 (en) | 1999-11-30 | 2002-01-22 | Fujitsu Limited | Printed circuit board with reduced crosstalk noise and method of forming wiring lines on a board to form such a printed circuit board |
| JP2009212481A (ja) * | 2007-04-27 | 2009-09-17 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
-
1988
- 1988-06-09 JP JP14212188A patent/JPH01310560A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0614221A1 (en) * | 1993-03-05 | 1994-09-07 | Fujitsu Limited | Integrated transmission line structure |
| US6340798B1 (en) | 1999-11-30 | 2002-01-22 | Fujitsu Limited | Printed circuit board with reduced crosstalk noise and method of forming wiring lines on a board to form such a printed circuit board |
| JP2009212481A (ja) * | 2007-04-27 | 2009-09-17 | Sharp Corp | 半導体装置及び半導体装置の製造方法 |
| US7906856B2 (en) | 2007-04-27 | 2011-03-15 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190365B1 (ko) | 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 | |
| JPH01310560A (ja) | 半導体装置及びその製造方法 | |
| US5599746A (en) | Method to eliminate polycide peeling at wafer edge using extended scribe lines | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| KR930001557B1 (ko) | 반도체 소자 접촉창의 메탈패턴 제조방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| KR930002057B1 (ko) | 금속배선 형성방법 | |
| JP3024878B2 (ja) | マスタスライス型半導体集積回路装置及びその製造方法 | |
| JPH05291254A (ja) | 半導体装置の製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPS58122751A (ja) | 半導体装置 | |
| JPS62243342A (ja) | 半導体装置 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPS61156838A (ja) | 集積回路用配線及び集積回路用配線形成方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 |