JPH01300563A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01300563A
JPH01300563A JP13068988A JP13068988A JPH01300563A JP H01300563 A JPH01300563 A JP H01300563A JP 13068988 A JP13068988 A JP 13068988A JP 13068988 A JP13068988 A JP 13068988A JP H01300563 A JPH01300563 A JP H01300563A
Authority
JP
Japan
Prior art keywords
polysilicon
photoresist
drain
executed
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13068988A
Other languages
English (en)
Inventor
Yoko Toyama
遠山 陽子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP13068988A priority Critical patent/JPH01300563A/ja
Publication of JPH01300563A publication Critical patent/JPH01300563A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造に関するものである。
従来の技術 従来の製造方法を第2図に示す。第2図(a)は、P型
シリコン基板11上に熱酸化膜12を成長させ、その上
にポリシリコンを被着したところである。
第2図(b)は、ゲートを形成する部分をホトレジスト
で覆い、ホトレジストで覆われていない部分のポリシリ
コンをドライエッチしたところである。
第2図(C)は、ホトレジストを除去し、ソースドレイ
ン領域への不純物導入を、例えばヒ素1015オーダー
のイオン注入により形成したものである。
第2図(d)は、導入された不純物をアニールした後、
熱酸化を行ったものである。
発明が解決しようとする課題 このような従来の方法では、図(d)に示したゲート酸
化膜12とドレイン16間に電界が集中するため、ドレ
イン耐圧が低くなるという問題がある。
また、図(d) 18に示したようにポリシリコンのは
ね上がりを生じるため、その後に付着される層間絶縁膜
のフロー状態が悪くなり、またその後に形成される配線
部の断線、ブリッジの原因となる。
課題を解決するための手段 ポリシリコン表面のエツチング速度が大きくなるように
してポリシリコンエツジが傾斜をもつようにする。ドレ
イン濃度に匂配をつける。
作用 ポリシリコンのエツジの部分の膜厚に傾斜をつけて適切
な加速電圧によりソースドレイン領域をイオン注入によ
り形成すると、ドレイン濃度に匂配がつく、またその後
の酸化工程によりポリシリコンの膜厚が薄い領域がもち
上っても、厚い領域よりも上にはね上がる事はない。
実施例 本発明の一実施例を第1図を用いて述べる。第1図にお
いて、第2図と同一部分には同一番号を付す。
第1図(a)は、第2図と同様にポリシリコン被着まで
おこなった後、ポリシリコン表面に、10I6eta−
2オーダーで燐のイオン注入を行ったところである。
第1図(b)は、ゲートを形成する部分を、ホトレジス
ト15で覆い、ホトレジストで覆われていない部分のポ
リシリコンをドライエッチしたところである。表面の不
純物濃度の高い所はエッチレートが大きいためこのよう
にポリシリコンエツジは傾斜をもつ。第1図(C)は、
ホトレジストを除去し、ソースドレインのイオン注入を
行ったところである。ポリシリコンのエツジが傾斜をも
っているため、ソースドレイン濃度が匂配をもつ。
第1図(d)は、ソースドレイン・アニールを行った後
、必要な熱酸化を行ったものである。ポリシリコンのは
ね上りはおさえられている。
発明の効果 このように、本発明によれば、ポリシリコンを形成する
と、後に形成される配線部の断線、ブリッジがおこりに
くくなる。
本実施例では、NMOSトランジスタの場合について説
明を行ったが、PMOS,CMOSにも使用できること
は言うまでもない。
【図面の簡単な説明】
第1図は本発明の一実施例にかかわる半導体装置の製作
工程順断面図、第2図は従来の半導体装置の製造工程順
断面図である。 11・・・・・・P型シリコン基板、12・・・・・・
ゲート酸化膜、13・・・・・・ポリシリコン、14・
・・・・・不純物(リン)、15・・・・・・ホトレジ
スト、16・・・・・・ソースドレイン領域、17・・
・・・・熱酸化膜。 代理人の氏名 弁理士 中尾敏男 ほか1名第2図

Claims (1)

    【特許請求の範囲】
  1.  MOS型トランジスタにおいて、そのゲート電極とな
    るポリシリコン電極の両端部に傾斜面を形成し、次いで
    ゲート及びソースドレインとなる領域にイオン注入を行
    うことにより、ゲート電極端部におけるソースドレイン
    濃度分布をゲート端部の傾斜角度に相応してコントロー
    ルし、後にポリシリコンの薄い部分を一部酸化により除
    去し、必要とするトランジスタを得ることを特徴とする
    半導体装置の製造方法。
JP13068988A 1988-05-27 1988-05-27 半導体装置の製造方法 Pending JPH01300563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13068988A JPH01300563A (ja) 1988-05-27 1988-05-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13068988A JPH01300563A (ja) 1988-05-27 1988-05-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01300563A true JPH01300563A (ja) 1989-12-05

Family

ID=15040268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13068988A Pending JPH01300563A (ja) 1988-05-27 1988-05-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01300563A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349856A (ja) * 1993-03-18 1994-12-22 Gold Star Electron Co Ltd 薄膜トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349856A (ja) * 1993-03-18 1994-12-22 Gold Star Electron Co Ltd 薄膜トランジスタ及びその製造方法

Similar Documents

Publication Publication Date Title
JP3521246B2 (ja) 電界効果トランジスタおよびその製造方法
JPH02303157A (ja) 非対称cmos電界効果トランジスタ
JPS63244776A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JP2596117B2 (ja) 半導体集積回路の製造方法
JPH0595115A (ja) Mosトランジスタの製造方法
JPH08250484A (ja) 安定な砒素ドープ半導体素子の製造方法
JPH01300563A (ja) 半導体装置の製造方法
JPH05243264A (ja) トランジスタの製造方法
JPH0328833B2 (ja)
JPH01181468A (ja) 半導体装置
JPH08213601A (ja) 半導体装置とその製造方法
JPH0349236A (ja) Mosトランジスタの製造方法
JPH03145137A (ja) 半導体装置の製造方法
JPH0621094A (ja) 半導体装置の製造方法
JPH01122167A (ja) 半導体装置の製造方法
JPH08204189A (ja) 半導体装置の製造方法
JPH02218164A (ja) Mis型電界効果トランジスタ
JPH01125976A (ja) 半導体装置
JPS6197974A (ja) 半導体装置の製造方法
JPH04321233A (ja) 半導体装置の製造方法
JPH0387034A (ja) 半導体装置の製造方法
JPH021941A (ja) 半導体装置の製造方法
JPH04291919A (ja) 半導体装置の製造方法
JPH0274042A (ja) Mis型トランジスタの製造方法
JPH02148851A (ja) 半導体装置の製造方法