JPH01293526A - 樹脂封止型半導体装置用リードフレーム - Google Patents
樹脂封止型半導体装置用リードフレームInfo
- Publication number
- JPH01293526A JPH01293526A JP12440888A JP12440888A JPH01293526A JP H01293526 A JPH01293526 A JP H01293526A JP 12440888 A JP12440888 A JP 12440888A JP 12440888 A JP12440888 A JP 12440888A JP H01293526 A JPH01293526 A JP H01293526A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wire
- insulating tape
- double
- sided adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000011347 resin Substances 0.000 title description 5
- 229920005989 resin Polymers 0.000 title description 5
- 239000000853 adhesive Substances 0.000 claims abstract description 32
- 230000001070 adhesive effect Effects 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000005476 soldering Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂で封止された半導体装置におｈて、ワ
イヤーとチップ及び他のワイヤーとの接触を防止すると
共に、ＩＣチップのパッド配置及びチップサイズを変化
させても、１つのリードフレームパターンで対応できる
ようにしたものである０ 〔従来の技術〕 第４図は従来の樹脂封止型半導体装置を示す部分平面図
、第５図は第４図のムーム纏における断面図である。図
におｈて、（１）は半導体集積回路装置（以下ｘＣと称
する）チップ、（２）はＩＣチップ（１）を搭載するア
イランド、（３）はアイランド（２）をその一端が囲繞
するように設けられたインナーリード、（４）は１０チ
ツグ（１）とインナーリード（３）とを電気的に接続す
るワイヤー、（５）は樹脂の外郭を示すモールドライン
である。
イヤーとチップ及び他のワイヤーとの接触を防止すると
共に、ＩＣチップのパッド配置及びチップサイズを変化
させても、１つのリードフレームパターンで対応できる
ようにしたものである０ 〔従来の技術〕 第４図は従来の樹脂封止型半導体装置を示す部分平面図
、第５図は第４図のムーム纏における断面図である。図
におｈて、（１）は半導体集積回路装置（以下ｘＣと称
する）チップ、（２）はＩＣチップ（１）を搭載するア
イランド、（３）はアイランド（２）をその一端が囲繞
するように設けられたインナーリード、（４）は１０チ
ツグ（１）とインナーリード（３）とを電気的に接続す
るワイヤー、（５）は樹脂の外郭を示すモールドライン
である。
次に動作について説明する。従来の樹脂封止型半導体装
置は上記のように構成され、まず、アイランド（２）に
半田等でＩＣチップ（１）を接続する。そして、ＩＣチ
ップ（１）とインナーリード（３）の間を金線等のワイ
ヤー（４）で電気的に接続する。次に、工Ｃチップ（１
）、アイランド（２）、インナーリード（３）訃よびワ
イヤー（４）を金型内に固定して高温高圧の樹脂を前記
金型に注入して樹脂封止を行うものである０ 〔発明が解決しようとする課題〕 上記のような従来のリードフレームはＩＣチップのパッ
ドとインナーリード先端の配置が適当でない場合、すな
わちワイヤーの長さが適当でないとＩＣチップや他のワ
イヤーと接触し九り、樹脂封止の際ワイヤーが流れるな
どの課題があり、その為、チップのパッド配置及びチッ
プサイズが変わるごとに、これに合わせて新しいパター
ンのリードフレームを作成しなければならないという課
題もあつ几。
置は上記のように構成され、まず、アイランド（２）に
半田等でＩＣチップ（１）を接続する。そして、ＩＣチ
ップ（１）とインナーリード（３）の間を金線等のワイ
ヤー（４）で電気的に接続する。次に、工Ｃチップ（１
）、アイランド（２）、インナーリード（３）訃よびワ
イヤー（４）を金型内に固定して高温高圧の樹脂を前記
金型に注入して樹脂封止を行うものである０ 〔発明が解決しようとする課題〕 上記のような従来のリードフレームはＩＣチップのパッ
ドとインナーリード先端の配置が適当でない場合、すな
わちワイヤーの長さが適当でないとＩＣチップや他のワ
イヤーと接触し九り、樹脂封止の際ワイヤーが流れるな
どの課題があり、その為、チップのパッド配置及びチッ
プサイズが変わるごとに、これに合わせて新しいパター
ンのリードフレームを作成しなければならないという課
題もあつ几。
この発明は上記のような問題点を解消する為になされた
もので、チップのパッド配置及びチップサイズが変化し
て−もインナーリードのパターンを変えることなく、対
応させることができ、かつ、ワイヤーとチップ、および
他のワイヤーとの接触がない樹脂封止型半導体装置用リ
ードフレームを得ることを目的とする。
もので、チップのパッド配置及びチップサイズが変化し
て−もインナーリードのパターンを変えることなく、対
応させることができ、かつ、ワイヤーとチップ、および
他のワイヤーとの接触がない樹脂封止型半導体装置用リ
ードフレームを得ることを目的とする。
この発明に係る樹脂封止型半導体装置用リードフレーム
はアイランド部のＩＣチップの外側にワイヤーボンド時
に上面に粘着性をもたせた両面接触型の絶縁テープを貼
り付け、ワイヤーボンドする際チップにボールボンディ
ングを行った後、必要回数、ワイヤーを上記両面接着型
絶縁テープの上面粘着部に固定させながら、最後にリー
ド先端部に接続させる様にしたものである。
はアイランド部のＩＣチップの外側にワイヤーボンド時
に上面に粘着性をもたせた両面接触型の絶縁テープを貼
り付け、ワイヤーボンドする際チップにボールボンディ
ングを行った後、必要回数、ワイヤーを上記両面接着型
絶縁テープの上面粘着部に固定させながら、最後にリー
ド先端部に接続させる様にしたものである。
この発明の樹脂封止型半導体装置用リード７し−ムは上
面をワイヤーボンディング時に粘着性をもたせた両面接
着型絶縁テープをアイランドに貼り付け、ワイヤーボン
ドの途中でワイヤーの一部を粘着部に固定させる様にし
九九め、ワイヤーの長さを最適な長さにする事ができ、
パッドとチップサイズが変化しても自由にワイヤーボン
ドの径路を選択できる。
面をワイヤーボンディング時に粘着性をもたせた両面接
着型絶縁テープをアイランドに貼り付け、ワイヤーボン
ドの途中でワイヤーの一部を粘着部に固定させる様にし
九九め、ワイヤーの長さを最適な長さにする事ができ、
パッドとチップサイズが変化しても自由にワイヤーボン
ドの径路を選択できる。
第１図はこの発明の一実施例を示す樹脂封止凰半導体装
置用リードフレームの平面図、第２図は第１図のムーム
線における断面図、Ｎ３図は絶縁テープの一部拡大断面
図である。図において、符号（１）〜（５）は上記従来
のものと同一につき説明は省略する。（６）はチップが
載らないアイランドの外側に貼り付ける両面接着型の絶
縁テープで、（ハ）は絶縁テープ、（０）は接着部であ
る。この上下面の接着部（■）は、熱硬化型でワイヤー
ボンド時に加熱されて粘着力が増し、終了後に硬化する
ものである。
置用リードフレームの平面図、第２図は第１図のムーム
線における断面図、Ｎ３図は絶縁テープの一部拡大断面
図である。図において、符号（１）〜（５）は上記従来
のものと同一につき説明は省略する。（６）はチップが
載らないアイランドの外側に貼り付ける両面接着型の絶
縁テープで、（ハ）は絶縁テープ、（０）は接着部であ
る。この上下面の接着部（■）は、熱硬化型でワイヤー
ボンド時に加熱されて粘着力が増し、終了後に硬化する
ものである。
まず、アイランド（２）に半田等でＩＣチップ（１）を
′接続する。そして、両面接着型Ｎ３Ｒテープ（６）を
仮に貼り付ける。次に、ワイヤー（４）をチップ上のパ
ッドにボールボンディングし、次すでパッドとリード先
端の配置を考慮し最適な長さと位置になるようにワイヤ
ーを必要回数、加熱されて粘着性が増した上記両面接着
型絶縁テープの上面粘着部に固定させて、最後にインナ
ーリード先端部に接続させる。その後、粘着部分は硬化
して完全に固定する。
′接続する。そして、両面接着型Ｎ３Ｒテープ（６）を
仮に貼り付ける。次に、ワイヤー（４）をチップ上のパ
ッドにボールボンディングし、次すでパッドとリード先
端の配置を考慮し最適な長さと位置になるようにワイヤ
ーを必要回数、加熱されて粘着性が増した上記両面接着
型絶縁テープの上面粘着部に固定させて、最後にインナ
ーリード先端部に接続させる。その後、粘着部分は硬化
して完全に固定する。
以上のようにこの発明によれば、アイランドのチップの
外側に両面接着型の絶縁テープを貼り付け、ワイヤーボ
ンディングを行う時ボールボンデインクをした後一部を
必要回数、両面接着型絶縁テープの上面粘着部に固定さ
せることにより、ワイヤーのチップ及び他のワイヤーと
の接触を防止できるとともに、工Ｃチップのパッドとチ
ップサイズを変化させても１つのフレームパターンで対
応できるという効果がある。
外側に両面接着型の絶縁テープを貼り付け、ワイヤーボ
ンディングを行う時ボールボンデインクをした後一部を
必要回数、両面接着型絶縁テープの上面粘着部に固定さ
せることにより、ワイヤーのチップ及び他のワイヤーと
の接触を防止できるとともに、工Ｃチップのパッドとチ
ップサイズを変化させても１つのフレームパターンで対
応できるという効果がある。
に１図は、この発明の一実施例を示す樹脂封止型半導体
装置用リードフレームの部分平面図、第２図は第１図の
Ａ−Ａ線断面図、第３図は絶縁テープの拡大断面図、第
４図は従来のリードフレームを示す平面図、第５図は第
４図のＡ−Ａ線″ｌｆｒ面図である。 図において、（１）はＩＣチップ、（２）はアイランド
、（３）はインナーリード、（４）はワイヤー、（５）
はモールドライン、（６）は両面接着型絶縁テープ、（
６ａ）は絶縁テープ、（０）は接着部である。 なか、図中、同一符号は同一、または相当部分を示す。
装置用リードフレームの部分平面図、第２図は第１図の
Ａ−Ａ線断面図、第３図は絶縁テープの拡大断面図、第
４図は従来のリードフレームを示す平面図、第５図は第
４図のＡ−Ａ線″ｌｆｒ面図である。 図において、（１）はＩＣチップ、（２）はアイランド
、（３）はインナーリード、（４）はワイヤー、（５）
はモールドライン、（６）は両面接着型絶縁テープ、（
６ａ）は絶縁テープ、（０）は接着部である。 なか、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- ＩＣチップを搭載するアイランド部のＩＣチプがない
外側に、上面側をワイヤーボンド時に粘着性をもたせた
両面接着型絶縁テープを貼り付け、そして、チップにボ
ールボンドを行い、必要回数、ワイヤーを上記両面接着
型絶縁テープの上面粘着部に固定させながら、インナー
リード先端部に接続させるようにした事を特徴とする樹
脂封止型半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12440888A JPH01293526A (ja) | 1988-05-20 | 1988-05-20 | 樹脂封止型半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12440888A JPH01293526A (ja) | 1988-05-20 | 1988-05-20 | 樹脂封止型半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293526A true JPH01293526A (ja) | 1989-11-27 |
Family
ID=14884727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12440888A Pending JPH01293526A (ja) | 1988-05-20 | 1988-05-20 | 樹脂封止型半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293526A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1017099A2 (en) * | 1998-12-31 | 2000-07-05 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
-
1988
- 1988-05-20 JP JP12440888A patent/JPH01293526A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1017099A2 (en) * | 1998-12-31 | 2000-07-05 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| EP1017099A3 (en) * | 1998-12-31 | 2002-10-23 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| JPH0394438A (ja) | 半導体チップモジュール | |
| TW200822249A (en) | Brace for wire loop | |
| JPH0455341B2 (ja) | ||
| JPH0697307A (ja) | 半導体集積回路装置 | |
| JPH01293526A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JPH0621134A (ja) | 半導体装置およびその製造方法 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPH11186440A (ja) | 半導体装置 | |
| MY106858A (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin. | |
| JPH10223700A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JPS61237454A (ja) | 電子部品 | |
| KR200150930Y1 (ko) | 반도체 와이어 본딩장치 | |
| JP2646988B2 (ja) | 樹脂封止型半導体装置 | |
| JPS58182859A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH04184949A (ja) | 半導体装置とその製造方法 | |
| JPH0218956A (ja) | 半導体装置用リードフレーム | |
| JPH0218955A (ja) | 半導体装置用リードフレーム | |
| JP2001135668A (ja) | 半導体装置およびその製造方法 | |
| JPH04213864A (ja) | 樹脂封止型半導体装置 | |
| JPH0287641A (ja) | 半導体集積回路 | |
| JPH02146740A (ja) | 半導体装置 |