JPH04144269A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH04144269A
JPH04144269A JP2268963A JP26896390A JPH04144269A JP H04144269 A JPH04144269 A JP H04144269A JP 2268963 A JP2268963 A JP 2268963A JP 26896390 A JP26896390 A JP 26896390A JP H04144269 A JPH04144269 A JP H04144269A
Authority
JP
Japan
Prior art keywords
sealed
resin
board
wiring board
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2268963A
Other languages
English (en)
Inventor
Hideto Nitta
新田　秀人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2268963A priority Critical patent/JPH04144269A/ja
Publication of JPH04144269A publication Critical patent/JPH04144269A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は゛混成集積回路装置に関する。
〔従剰の技術〕
従来から混成集積回路装置として、モノシックＩＣと同
じリードフレーム上に絶縁エリアを設け、その上に能動
素子および受動素子をベアチップ状態にて搭載し、これ
をワイヤボンディング法により回路接続し、トランスフ
ァモールド封止した構造をもつトランスファモールド型
のハイブリッドＩＣ（以下、ＣＯＭＰＡＣＴと呼称する
）がある。
これらについては例えば、「最新ハイブリッドテクノロ
ジーｊｐｐ２１５〜ｐｐ２１９；工業調査会、電子材料
編集部、ｒ１９８５ハイブリッドテクノロジー」月刊セ
ミコンダクタワールド（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　
　　　Ｗｏｒｌｄ）　　臨時増刊号、ｐｐ１８４〜ｐｐ
１８７・；ブレジャーナル、「モールド型のハイブリッ
ジＩＣＪ第１凹マイクロエレクロニクスシンポジウム論
文集。
ＩＳＨＭ　　ＪＡＰＡＮ）などに述べられている。
〔発明が解決しようとする課題〕
この従来のハイブリッドＩＣ（ＣＯＭＰＡＣＴ＞では、
絶縁エリア上に搭載できるベアチップの寸法およびベア
チップの数量は、絶縁エリアの面積に当然制限を受ける
。
近年、集積回路装置の高集積化、大規模化にＣい、ベア
チップ寸法も拡大化しており、１０へ１５ｍｍ角のベア
チップが登場してきている。
所定の絶縁エリア上に寸法の大きなベアチップを複数個
搭載しようとしても絶縁エリア面積の＄限で搭載できな
い場合が多い。また、絶縁エリアの面積は、ＩＣの外形
サイズが決まっている為、大きくもできないという欠点
があった。
〔課題を解決するための手段〕
本発明の混成集積回路装置は、リードフレーム上に少な
くとも一つの開口部を有する配線基梯と、前記開口部内
に樹脂封止されたベアチップと、前記開口部の樹脂封止
部の表面に少くとも１つのベアチップとを具備し、前記
リードフレーＬの外部端子を除く全体をトランスファモ
ールドＣ：より樹脂封止して構成されている。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図である。混成集
積回路装置は、リードフレーム１のアイランド２上に、
開口部３を有するプリント配線基盤４を接着剤等にて貼
付け、開口部３の内のアイランド２上にベアチップ５を
ダイボンディングし、ベアチップ５の所定の電極と開口
部３内に設けた導体部６とを金線７にてワイヤボンディ
ングした後、樹脂８にて封止する。
さらに、封止された樹脂ｓ上に他のベアチップ９のダイ
ボンディングし、プリント配線基板４上の所定の導体パ
ッド１０とベアチップ９の所定の電極とを金線１１にて
ワイヤボンディングし、さらに、プリント配線基板４上
の所定の導体パッドと外部リード１２とを金線１３にて
ワイヤボンディングし、樹脂１４にて風刺している。
第２図は本発明の第２の実施例の断面図である。
本実施例の混成集積回路装置は、第１図で説明したと同
様に、ベアチップ５を樹脂８にて封止した後、プリント
配線基板４上の所定の導体パッド１０ａにチップコンデ
ンサ１５を例えば銀ペーストにて取り付け、さらに、金
線１３にて、プリント配線基板４の所定の導体パッドと
外部リード１２とをワイヤボンディングし、樹脂１４に
て封止している。
〔発明の効果〕
以上説明したように本発明は、リードフレームのアイラ
ンド上に設けた絶縁エリア内で、従来プリント配線基板
上にベアチップを搭載していただけのものを、プリント
配線基板内と、さらにプリント配線基板上にもベアチッ
プを搭載可能となるため、非常に高密度実装が可能とな
るといろ効果を有する。
【図面の簡単な説明】
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は従来の混成集積回
路装置の一例の断面図である。 １・・・リードフレーム、２・・・アイランド、３・・
・開口部、４．４ａ・・・プリント配線基板、３，９゜
１６・・・ベアチップ、６・・・導体部、７，１１゜１
１ａ、１Ｂ・・・金線、８．１４・・・樹脂部、１ｏ、
ａ　・・ 導体パッド、 ２・・・外部リード、 ５・・・ チップコンデンサ。

Claims (1)

    【特許請求の範囲】
  1. リードフレーム上に少なくとも一つの開口部を有する配
    線基板と、前記開口部内に樹脂封止されたベアチップと
    、前記開口部の樹脂封止部の表面に少くとも１つのベア
    チップとを具備し、前記リードフレームの外部端子を除
    く全体をトランスファモールドにより樹脂封止したこと
    を特徴とする混成集積回路装置。
JP2268963A 1990-10-05 1990-10-05 混成集積回路装置 Pending JPH04144269A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2268963A JPH04144269A (ja) 1990-10-05 1990-10-05 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2268963A JPH04144269A (ja) 1990-10-05 1990-10-05 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH04144269A true JPH04144269A (ja) 1992-05-18

Family

ID=17465735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2268963A Pending JPH04144269A (ja) 1990-10-05 1990-10-05 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH04144269A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414381B1 (en) 1999-03-15 2002-07-02 Fujitsu Media Devices Limited Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP2006278401A (ja) * 2005-03-28 2006-10-12 Denso Corp 半導体装置
JP2007116015A (ja) * 2005-10-24 2007-05-10 Mitsubishi Electric Corp 電子装置
JP2007221139A (ja) * 2006-02-17 2007-08-30 Stats Chippac Ltd ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム
JP2008091418A (ja) * 2006-09-29 2008-04-17 Elpida Memory Inc 半導体装置及びその製造方法
JP2009239005A (ja) * 2008-03-27 2009-10-15 Toshiba Memory Systems Co Ltd 半導体装置およびそれに用いる複合リードフレーム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414381B1 (en) 1999-03-15 2002-07-02 Fujitsu Media Devices Limited Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP2006278401A (ja) * 2005-03-28 2006-10-12 Denso Corp 半導体装置
JP4556732B2 (ja) * 2005-03-28 2010-10-06 株式会社デンソー 半導体装置及びその製造方法
JP2007116015A (ja) * 2005-10-24 2007-05-10 Mitsubishi Electric Corp 電子装置
JP2007221139A (ja) * 2006-02-17 2007-08-30 Stats Chippac Ltd ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム
JP2008091418A (ja) * 2006-09-29 2008-04-17 Elpida Memory Inc 半導体装置及びその製造方法
JP2009239005A (ja) * 2008-03-27 2009-10-15 Toshiba Memory Systems Co Ltd 半導体装置およびそれに用いる複合リードフレーム

Similar Documents

Publication Publication Date Title
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
JP3420057B2 (ja) 樹脂封止型半導体装置
KR0179803B1 (ko) 리드노출형 반도체 패키지
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
KR0177395B1 (ko) 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
JPH11135706A (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JPH04144269A (ja) 混成集積回路装置
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
US5719748A (en) Semiconductor package with a bridge for chip area connection
JP2000349228A (ja) 積層型半導体パッケージ
JPH0582582A (ja) 半導体装置
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2595803B2 (ja) 混成集積回路装置
JPS62226636A (ja) プラスチツクチツプキヤリア
JPH053284A (ja) 樹脂封止型半導体装置
JP2913858B2 (ja) 混成集積回路
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
JPS61284951A (ja) 半導体装置
JPH04164352A (ja) 混成集積回路装置
JP2890795B2 (ja) 混成集積回路
JP2001291818A (ja) 半導体装置およびその製造方法
KR960004090B1 (ko) 반도체 패키지
JP2629461B2 (ja) 樹脂封止形半導体装置