JPH01287728A

JPH01287728A - データ処理装置

Info

Publication number: JPH01287728A
Application number: JP63117249A
Authority: JP
Inventors: Kazumi Yamada; 和美山田; Takahiro Watabe; 隆弘渡部
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-05-13
Filing date: 1988-05-13
Publication date: 1989-11-20
Anticipated expiration: 2011-11-13
Also published as: JP2553630B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はマイクロプロセッサの汎用レジスタ等で用いる
データ処理装置に関するものである。

従来の技術従来のデータ処理装置として第３図にその構成図を示す
。１はレジスタファイル、２は主記憶、３は演算装置、
　１０ａはレジスタファイル１の一方の出力データと主
記憶２と接続された第１のデー９バス、　１０ｂはレジ
スタファイル１のもウー方の出力データと接続された第
２のデータバス、１１はレジスタファイル１の入力デー
タと接続された第３のデータバス、１２は第１のデータ
バス１０ａと主記憶２とを接続する外部バス、１８は演
算装置３の入力データを拡張する拡張器である。

以上のように構、成された従来のデータ処理装置におい
ては、例えば主記憶２からデータをロードしてレジスタ
にライトすると同時に同一レジスタのデータを第２のデ
ータバス１０　（ｂ）に出力を行わなければならない場
合、レジスタへのライトはライトデータを主記憶２から
拡張器１８に入力されデータの拡張を行ない、その後演
算装置３を通ってレジスタファイル１中の指定されたレ
ジスタにライトされる。一方ライトされたレジスタのリ
ードはレジスタへのライト完了後箱２のデータバス１０
（ｂ）にデータを出力する。

発明が解決しようとする課題しかしながら上記のような構成では主記憶中のデータを
レジスタにライトする場合演算装置を経由してデータの
拡張を行ないレジスタに書き込む必要があるため主記憶
からの読みこみに時間を要していた。また同時に同一レ
ジスタのリードを行なう場合、主記憶中のデータはレジ
スタへのライトが完了するまでレジスタのリードは行え
ないという問題点を有していた。

本発明はかかる点に鑑み、主記憶中のデータのレジスタ
への高速なライトを行うとともに、同時に同一レジスタ
へのリードライトが行なわれた場合でもオーバヘッドな
くアクセス可能なデータ処理装置を提供することを目的
とする。

課題を解決するための手段本発明は、主記憶と、前記主記憶と接続されたデータバ
スと、前記データバスからデータを入力し拡張を行う第
１の拡張器と、複数の入出力ポートを有し前記第１の拡
張器からデータを入力しバイト単位でのデータの保持が
可能な複数のレジスタからなるレジスタファイルと、前
記レジスタファイルの出力するデータと前記データバス
のデータとを入力しバイト単位にデータを選択し出力す
るバイトセレクタと、前記バイトセレクタの出力データ
を拡張する第２の拡張器と、前記第２の拡張器からデー
タを入力し演算を行ない前記データバスへデータを出力
する演算部と、前記バイトセレクタと前記第１および第
２の拡張器とレジスタファイルの制御を行う制御部を備
えたことを特徴とするデータ処理装置である。

作　　　用本発明は前記した手段により、主記憶中のデータをレジ
スタにライトすると同時にライトしたレジスタをリード
する場合、レジスタリードデータはバイトセレクタによ
りライトされるレジスタのバイトはデータバスのデータ
を選択しライトが行なわれないレジスタのバイトはレジ
スタのデータを選択してデータを構築する。しかしなが
らデータバスのデータを選択したバイトは第１の拡張器
によるデータ拡張される前のデータなので第２の拡張器
はデータの整合性が保たれるように入力されたデータを
拡張する。また主記憶はデータバスに接続されているの
でデータのデイレイ時間も小さい。一方レジスタへのラ
イトは前述したようにレジスタリードのために高速にデ
ータをライトする必要がないのでレジスタリードと平行
し充分な時間をもって第１の拡張器によってデータ拡張
されたライトデータをレジスタにライトすることができ
る。

実施例第１図は本発明の第１の実施例におけるデータ処理装置
の構成図である。第１図において１はデータをバイト単
位にライト可能な複数のレジスタを有するレジスタファ
イル、２は主記憶、３は演算装置、４は前記主記憶２か
らロードされるデータを拡張する第１の拡張器、２５．
３５はレジスタから読みだされたデータを拡張する第２
の拡張器、２６．３６はレジスタから読みだされたデー
タと第３のデータバス１１のデータをバイト単位で選択
可能なバイトセレクタ、２８．３８はレジスタリードデ
ータバス、９はレジスタライトデータバス、１０ａは第
１のデータバス、１０ｂは第２のデータバス、１１は第
３のデータバス、１３はレジスタファイル１内のレジス
タ、１４はレジスタファイル１内のレジスタ１３とは異
なる他のレジスタで、１５ａ１１５ｂは各々第２の拡張
器２５．３５への拡張指示信号で、１ｅａｓ　　ｔｅｂ
はバイトセレクタ２Ｂ、３Ｂへの選択信号で、２１はレ
ジスタファイル１への制御信号、２２は第１の拡張器４
への拡張指示信号出、１７は制御部である。尚本実施例
ではレジスタのビット数は３２ビツト（４バイト）とす
る。

以上のように構成された本実施例のデータ処理装置につ
いて、以下その動作を説明する。

異なるレジスタにライトとリードが同時に指示された場
合例えばレジスタ１３のデータを演算装置３に出力し、
主記憶２中のデータをレジスタ１４にライトする指示が
なされた場合を例にとって説明する。ライトデータは主
記憶２から第３のデータバス１１を通って第１の拡張器
４に入力される。ライトデータは第１の拡張器４でデー
タの拡張が行われレジスタライトデータバス９に出力さ
れレジスタ１４にライトされる。一方レジスタ１３のデ
ータはレジスタリードデータバス２８に出力される。制
御部１７から出力される選択信号１６ａに従って、第２
図の様に構成されるバイトセレクタ６はレジスタリード
データバス２８の第１バイトから第４バイトまですべて
を選択し第２の拡張器２５に出力する。第２の拡張器２
５は入力されたデータを制御部１７から出力された拡張
指示信号１５ａの指示に従って拡張し第１のデータバス
１０ａに出力し演算装置３に入力される。

次に同一レジスタに対してリードライトアクセスが同時
に指示された場合例えば主記憶２中のデータ１バイトを
読出しデータの拡張を行ないレジスタ１３の下位２バイ
トにライトすると同時にレジスタ１３のデータをリード
する指示がなされた場合を例にとって説明する。ライト
データは主記憶２から第３のデータバス１１を通って第
１の拡張器４に入力される。ライトデータは第１の拡張
器４でデータの拡張が行われレジスタライトデータバス
９に出力されレジスタ１３の下位２バイトにライトされ
る。一方リード要求に対してレジスタ１３のデータはレ
ジスタリードデータバス２８に出力される。制御部１７
から出力される選択信号１８ａに従ってバイトセレクタ
２６はレジスタリードデータバス２８上のデータの代わ
りに第３のデータバス１１の下位２バイトを選択し第２
の拡張器２５に出力する。バイトセレクタ２６により選
択された２バイトのデータの内有効な下位１バイトのデ
ータは第２の拡張器２５で２バイトに拡張され第１のデ
ータバス１０ａへ出力され演算装置３に入力される。

以上のように、本実施例によれば第１の拡張器４とバイ
トセレクタ２６と第２の拡張器２５とを設けることによ
り、レジスタへの高速なリードライトアクセスを行うこ
とができる。

発明の詳細な説明したように、本発明によれば、主記憶中のデータ
をレジスタに高速なライトが行えるとともに、同時に同
一レジスタへのリードライトアクセスが行なわれた場合
でもレジスタへのデータのライトの完了を待つことなく
同一レジスタのリードが行え、またレジスタライトに充
分な時間を持たせることができその実用的効果は大きい
。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は同実施例を説明するため用いた３２ビツトレジス
タの構成図、第３図は従来のデータ処理装置の構成を示
すブロック図である。１・・・レジスタファイル、２・・・主記憶、３・・・
演算装置、４・・・第１の拡張器、２５．３５・・・第
２の拡張器、２８．３８・・・バイトセレクタ、２８．３８・・・レジスタリードデータバス、９・・・
レジスタライトデータバス、１０ａ・・・第１のデータバス、１０ｂ・・・第２のデータバス、１１・・・第３のデータバス、１３．１４・・・レジスタ、１５ａ・・・第２の拡張器２５の拡張指示信号、１５ｂ
・・・第２の拡張器３５の拡張指示信号、ｌｅａ・・・
バイトセレクタ２８の選択信号、１θｂ・・・バイトセ
レクタ３６の選択信号、１７・・・制御部、１８・・・
拡張器、２１・・・レジスタファイル１の制御信号、２
２・・・第１の拡張器４の制御信号。

Claims

【特許請求の範囲】

主記憶と、前記主記憶と接続されたデータバスと、前記
データバスからデータを入力し拡張を行う第１の拡張器
と、複数の入出力ポートを有し前記第１の拡張器からデ
ータを入力しバイト単位でのデータの保持が可能な複数
のレジスタからなるレジスタファイルと、前記レジスタ
ファイルの出力するデータと前記データバスのデータと
を入力しバイト単位にデータを選択し出力するバイトセ
レクタと、前記バイトセレクタの出力データを拡張する
第２の拡張器と、前記第２の拡張器からデータを入力し
演算を行ない前記データバスへデータを出力する演算部
と、前記バイトセレクタと前記第１および第２の拡張器
とレジスタファイルの制御を行う制御部を備えたことを
特徴とするデータ処理装置。