JPS6352237A - 演算方式 - Google Patents
演算方式Info
- Publication number
- JPS6352237A JPS6352237A JP61196433A JP19643386A JPS6352237A JP S6352237 A JPS6352237 A JP S6352237A JP 61196433 A JP61196433 A JP 61196433A JP 19643386 A JP19643386 A JP 19643386A JP S6352237 A JPS6352237 A JP S6352237A
- Authority
- JP
- Japan
- Prior art keywords
- data
- contents
- register
- data bus
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 2
- 208000020990 adrenal cortex carcinoma Diseases 0.000 description 25
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は演算方式に関し、特にマイクロプログラム制御
方式のプロセッサにおける演算方式に関するものである
。
方式のプロセッサにおける演算方式に関するものである
。
従来技術
集積回路がこの集積回路の外部にあるメモリをアクセス
する場合、当該集積回路はアドレスバスにメモリのアド
レスを出力し、データバスによってデータのリード及び
ライトを行う。もつとも、アドレスバスとデータバスと
は同じバスとされることがあり、この場合にはアドレス
とデータとを時分割で使い分ることもある。また、集積
回路の外部に定義された制御用のレジスタやメモリ等を
アクセスする場合も、アドレスバス上のデータあるいは
マイクロプログラムのビットパターン等によってレジス
タあるいはメモリを選択し、データバス上に出力したデ
ータを棗込んだり、あるいはデータバス上にのせられた
データを取込んだりする動作を行う。
する場合、当該集積回路はアドレスバスにメモリのアド
レスを出力し、データバスによってデータのリード及び
ライトを行う。もつとも、アドレスバスとデータバスと
は同じバスとされることがあり、この場合にはアドレス
とデータとを時分割で使い分ることもある。また、集積
回路の外部に定義された制御用のレジスタやメモリ等を
アクセスする場合も、アドレスバス上のデータあるいは
マイクロプログラムのビットパターン等によってレジス
タあるいはメモリを選択し、データバス上に出力したデ
ータを棗込んだり、あるいはデータバス上にのせられた
データを取込んだりする動作を行う。
この場合、外部のメモリあるいはレジスタへ書込むデー
タは予めアキュムレータ(以下ACCと称す)に入れて
おく。また、外部のメモリあるいはレジスタからデータ
バスを通して読み込まれたデータはACCに格納される
。
タは予めアキュムレータ(以下ACCと称す)に入れて
おく。また、外部のメモリあるいはレジスタからデータ
バスを通して読み込まれたデータはACCに格納される
。
このような方式で、外部のメモリあるいはレジスタの内
容と集積回路内部のレジスタとの演算を行う場合、外部
からのデータを一度ACCに格納した後演算を行うこと
になるので2マイクロ命令サイクル以上必要となる。ま
た、一つの命令で外部のメモリの内容と集積回路内部の
レジスタの内容との演算を行うことが可能なデータ処理
装置もあるが、上記の如き動作を実行するのに基本クロ
ックで10数クロツク必要となることが多い。
容と集積回路内部のレジスタとの演算を行う場合、外部
からのデータを一度ACCに格納した後演算を行うこと
になるので2マイクロ命令サイクル以上必要となる。ま
た、一つの命令で外部のメモリの内容と集積回路内部の
レジスタの内容との演算を行うことが可能なデータ処理
装置もあるが、上記の如き動作を実行するのに基本クロ
ックで10数クロツク必要となることが多い。
外部のメモリと集積回路内部のレジスタとの両内容の演
算を行いたい場合、外部のメモリの内容をまずACCに
格納する方法であると、まずメモリの内容を読出すマイ
クロ命令を実行し、次にACCと内部レジスタとの演算
を実行するマイクロ命令を実行する必要があり、マイク
ロブ0グラムも命令ステップ数が増え演算終了までの時
間も長くなる。またこの方法ではACCに既に必要とな
るデータが入っていた場合、メモリの内容を読出すと、
ACCに入っていたデータが破壊されるため、このよう
な場合には別のレジスタへACCの内容を移してからメ
モリの内容を読出す必要がある。
算を行いたい場合、外部のメモリの内容をまずACCに
格納する方法であると、まずメモリの内容を読出すマイ
クロ命令を実行し、次にACCと内部レジスタとの演算
を実行するマイクロ命令を実行する必要があり、マイク
ロブ0グラムも命令ステップ数が増え演算終了までの時
間も長くなる。またこの方法ではACCに既に必要とな
るデータが入っていた場合、メモリの内容を読出すと、
ACCに入っていたデータが破壊されるため、このよう
な場合には別のレジスタへACCの内容を移してからメ
モリの内容を読出す必要がある。
また、一つの命令でメモリの内容と内部レジスタの内容
との演算が実行できるデータ処理装置においても、多く
の事例においては、上記の演算は内部のレジスタ同士の
演算に比べて5〜8倍の時間がかかつている。これはメ
モリのアクセスタイム分だけ時間が余分に必要となるこ
とは明らかであり、演算終了までの時間が長いという問
題がある。
との演算が実行できるデータ処理装置においても、多く
の事例においては、上記の演算は内部のレジスタ同士の
演算に比べて5〜8倍の時間がかかつている。これはメ
モリのアクセスタイム分だけ時間が余分に必要となるこ
とは明らかであり、演算終了までの時間が長いという問
題がある。
及」yとl力
そこで本発明はこの様な従来のものの問題点を排除すべ
くなされたものであって、その目的とするところは、プ
ログラムのステップ数を増大させることのない、また演
算終了までの時間を短縮することが可能な演算方式を提
供することにある。
くなされたものであって、その目的とするところは、プ
ログラムのステップ数を増大させることのない、また演
算終了までの時間を短縮することが可能な演算方式を提
供することにある。
本発明の他の目的は、ACCを介することなくメモリの
データと内部レジスタのデータとの演算を可能とするこ
とにより、ACCの内容を破壊することのない演算方式
を提供することである。
データと内部レジスタのデータとの演算を可能とするこ
とにより、ACCの内容を破壊することのない演算方式
を提供することである。
発明の構成
本発明によれば、アキュムレータと、レジスタと、演算
器とを含み、外部メモリとデータバスを介して接続され
たデータ処理回路における演算方式であって、前記レジ
スタの内容と前記外部メモリから読出されてデータバス
上に導出されたデータとの演算指令に応答して、前記デ
ータバス上のデータを前記アキュムレータを介すことな
く直接に前記演算器の1入力として選択的に印加する選
択手段を設け、前記演口器の他入力には前記レジスタの
内容を導入して演算処理をなすようにしたことを特徴と
する演n方式が得られる。
器とを含み、外部メモリとデータバスを介して接続され
たデータ処理回路における演算方式であって、前記レジ
スタの内容と前記外部メモリから読出されてデータバス
上に導出されたデータとの演算指令に応答して、前記デ
ータバス上のデータを前記アキュムレータを介すことな
く直接に前記演算器の1入力として選択的に印加する選
択手段を設け、前記演口器の他入力には前記レジスタの
内容を導入して演算処理をなすようにしたことを特徴と
する演n方式が得られる。
実施例
以下、図面を用いて本発明の詳細な説明する。
先ず第3図を参照するに、第3図は本発明が適用される
システム的ブロック図である。図において、本発明の実
施例が適用された集積回路1を用いたデータ処理装置は
マイクロプログラム制御方式のプロセッサであり、マイ
クロプログラム格納メモリ3内のマイクロプログラムに
より制御される。このプロセッサ2と外部メモリ4とが
データバス100及びアドレスバス110により相互接
続されており、この外部メモリ4はプロセッサ2のマイ
クロプログラムに従って生成されるアドレスによりアク
セスされる。
システム的ブロック図である。図において、本発明の実
施例が適用された集積回路1を用いたデータ処理装置は
マイクロプログラム制御方式のプロセッサであり、マイ
クロプログラム格納メモリ3内のマイクロプログラムに
より制御される。このプロセッサ2と外部メモリ4とが
データバス100及びアドレスバス110により相互接
続されており、この外部メモリ4はプロセッサ2のマイ
クロプログラムに従って生成されるアドレスによりアク
セスされる。
第1図及び第2図は第3図に示した集積回路2の演算部
回りのブロック図であり、本発明の実施例のブロック図
を示すものである。第1図において、データバス100
はバッファ101及び102を通してメモリ4(第3図
参照)あるいは外部のレジスタ(図示せず)との間でデ
ータのやり取りを行う。第1図ではデータバス100は
8ビツト×2の16本として示している。
回りのブロック図であり、本発明の実施例のブロック図
を示すものである。第1図において、データバス100
はバッファ101及び102を通してメモリ4(第3図
参照)あるいは外部のレジスタ(図示せず)との間でデ
ータのやり取りを行う。第1図ではデータバス100は
8ビツト×2の16本として示している。
200)、を汎用の内部レジスタ群であり、16ビツト
幅のレジスタがいくつかあり、この出力がマルチプレク
サを介して演算器500 、501へ入力されている。
幅のレジスタがいくつかあり、この出力がマルチプレク
サを介して演算器500 、501へ入力されている。
これ等自演算器500 、501の一方の入力データ(
B)を選択するのがマルチプレクサ600゜601であ
り、選択信号S 、S3によってマルチプレクサ600
、601における複数の入力のうちのどれかが選択さ
れ、対応する演算器へ入力される。
B)を選択するのがマルチプレクサ600゜601であ
り、選択信号S 、S3によってマルチプレクサ600
、601における複数の入力のうちのどれかが選択さ
れ、対応する演算器へ入力される。
本例では選択信号を2ビツトとしたが、これはマルチプ
レクサの入力信号の数によって変わることは言うまでも
ない。
レクサの入力信号の数によって変わることは言うまでも
ない。
演算器500 、501の残りの一方の入力側(A)及
び演算器の出力側にもマルチプレクサ602 、605
があり、各種の演9ができるようになっている。
び演算器の出力側にもマルチプレクサ602 、605
があり、各種の演9ができるようになっている。
300 、301がアキュムレータ<ACC)であり、
これ等A CC300、301の出力はマルチプレクサ
600 、601を夫々介して演算器500 、501
の各入力(B)へ供給されると共にマルチプレクサ40
2゜403を介してデータバス100へ出力される。A
CC300、301の入力データを夫々選択するのがマ
ルチプレクサ400 、401であり、選択信号so。
これ等A CC300、301の出力はマルチプレクサ
600 、601を夫々介して演算器500 、501
の各入力(B)へ供給されると共にマルチプレクサ40
2゜403を介してデータバス100へ出力される。A
CC300、301の入力データを夫々選択するのがマ
ルチプレクサ400 、401であり、選択信号so。
SlによってACC300、301へ入力するデータを
選択する。また、マルチプレクサ400 、401の各
出力はマルチプレクサ600 、601へも入力される
。また、バスには外部のメモリが接続されており、マイ
クロプログラムによって生成されるアドレスがアドレス
バス110上に出力され外部のメモリがアクセスされる
。
選択する。また、マルチプレクサ400 、401の各
出力はマルチプレクサ600 、601へも入力される
。また、バスには外部のメモリが接続されており、マイ
クロプログラムによって生成されるアドレスがアドレス
バス110上に出力され外部のメモリがアクセスされる
。
第2図は各マルチプレクサ400 、401及び600
゜60117)り6/)(nu択信号s。、s、及びS
2.s3を生成する回路例であり、ノアゲー)−21,
22とアンドゲート23.24とからなる。ここで図中
「他の条件」とあるのはS。、sl、s2.s3のそれ
ぞれについて異なる条件を示している。
゜60117)り6/)(nu択信号s。、s、及びS
2.s3を生成する回路例であり、ノアゲー)−21,
22とアンドゲート23.24とからなる。ここで図中
「他の条件」とあるのはS。、sl、s2.s3のそれ
ぞれについて異なる条件を示している。
CNT信号が「1Jの場合には各ノアゲート21.22
の出力は共に「0」となるので、アンドゲート23.2
4の出力は共に「0」となり、よってS。、Sl、S2
.S3のすへては「o」となる。このときマルチプレク
サ400 、401及び6゜0 、601の入力のうち
、一番左側の入力を夫々選択するように動作するものと
する。
の出力は共に「0」となるので、アンドゲート23.2
4の出力は共に「0」となり、よってS。、Sl、S2
.S3のすへては「o」となる。このときマルチプレク
サ400 、401及び6゜0 、601の入力のうち
、一番左側の入力を夫々選択するように動作するものと
する。
第1図を用いてまずA CC300、301と内部レジ
スタ200の演算(1バイト幅で結果を内部レジスタに
もどす)をなす場合について説明する。この場合、マイ
クロプログラムから生成されたアドレスによって選択さ
れた内部レジスタ200の内容が演算器501のA刻入
力に供給される。またACC301の出力がマルチプレ
クサ601を通って演n器501のB個入力に供給され
る。この場合、マルチプレクサ601の選択信号S 、
S3はACCCC 出金選択することになる。この演算での結果が演算器5
01の出力側マルチプレクサ605を通って再び内部レ
ジスタ200に入力される。
スタ200の演算(1バイト幅で結果を内部レジスタに
もどす)をなす場合について説明する。この場合、マイ
クロプログラムから生成されたアドレスによって選択さ
れた内部レジスタ200の内容が演算器501のA刻入
力に供給される。またACC301の出力がマルチプレ
クサ601を通って演n器501のB個入力に供給され
る。この場合、マルチプレクサ601の選択信号S 、
S3はACCCC 出金選択することになる。この演算での結果が演算器5
01の出力側マルチプレクサ605を通って再び内部レ
ジスタ200に入力される。
次に、マイクロ命令の特定のビットあるいは特定の信号
を論理「1」としてデータバス100の内容と内部のレ
ジスタ200の内容との演pを実行する場合について説
明する。この場合も演算結果は内部レジスタ200に格
納するものとして記述する。
を論理「1」としてデータバス100の内容と内部のレ
ジスタ200の内容との演pを実行する場合について説
明する。この場合も演算結果は内部レジスタ200に格
納するものとして記述する。
まず、内部のレジスタ200の内容は前記と同様マイク
ロブグラムに従い演算器501のA刻入力へ供給される
。またデータバス100には、マイクロプログラムに従
い生成されたアドレスバス101上のアドレスに従って
外部のメモリの内容が出力される。このとき、マルチプ
レクサ401はデータバス100のデータを選択し、ア
ドレスによって指定される外部のメモリの内容が出力さ
れているデータバス100の内容がマルチプレクサ40
1の出力となり、さらにマルチプレクサ601は入力と
してマルチプレクサ401の出力を選択し、よってマル
チプレクサ601の出力が演算器501のB個入力へ供
給される。従って、演算器501では内部のレジスタ2
00の内容とデータバス100の内容とが直接演算され
、演算の結果が演算器501の出力側マルチプレクサ6
05を通って内部のレジスタ200に格納される。
ロブグラムに従い演算器501のA刻入力へ供給される
。またデータバス100には、マイクロプログラムに従
い生成されたアドレスバス101上のアドレスに従って
外部のメモリの内容が出力される。このとき、マルチプ
レクサ401はデータバス100のデータを選択し、ア
ドレスによって指定される外部のメモリの内容が出力さ
れているデータバス100の内容がマルチプレクサ40
1の出力となり、さらにマルチプレクサ601は入力と
してマルチプレクサ401の出力を選択し、よってマル
チプレクサ601の出力が演算器501のB個入力へ供
給される。従って、演算器501では内部のレジスタ2
00の内容とデータバス100の内容とが直接演算され
、演算の結果が演算器501の出力側マルチプレクサ6
05を通って内部のレジスタ200に格納される。
ただし、本例ではデータバスとの直接演算を実行する場
合、マルチプレクサ400 、401 、600 。
合、マルチプレクサ400 、401 、600 。
601の選択信号S0,31 、S2.33はすべて1
”OJとなり、図の一番左の入力が選択されるものとし
ている。また、データバスとの直接演算を実行すること
を指定するマイクロ命令の特定のビットあるいは特定の
信号を第2図の回路ではCNT信号として記述している
。
”OJとなり、図の一番左の入力が選択されるものとし
ている。また、データバスとの直接演算を実行すること
を指定するマイクロ命令の特定のビットあるいは特定の
信号を第2図の回路ではCNT信号として記述している
。
以上の動作をタイムチャートで表わしたものが第4図で
ある。第4図(a)はACcと内部のレジスタとの演算
を示すタイムチャートであり、それぞれ内容が「03」
及び「o4」のときに加粋命令が実行されたと仮定して
いる。演算結果は「07」となり、この値が内部のレジ
スタに格納される。この演算ではデータバスと内部レジ
スタとの演算を指定するCNT信号は「0」である。
ある。第4図(a)はACcと内部のレジスタとの演算
を示すタイムチャートであり、それぞれ内容が「03」
及び「o4」のときに加粋命令が実行されたと仮定して
いる。演算結果は「07」となり、この値が内部のレジ
スタに格納される。この演算ではデータバスと内部レジ
スタとの演算を指定するCNT信号は「0」である。
第4図(b)は外部のメモリ等の出力がのっているデー
タバスと内部レジスタの内容を白接演口する場合を示し
たものでCNT信号を「1」とする。(b)では外部の
メモリの内容がr05J 。
タバスと内部レジスタの内容を白接演口する場合を示し
たものでCNT信号を「1」とする。(b)では外部の
メモリの内容がr05J 。
内部レジスタの内容が「04」のとき、演算器でこれ等
二つの値が直接加算され、その結果「o9」が得られて
、この値が内部のレジスタに格納される様子が示されて
いる。
二つの値が直接加算され、その結果「o9」が得られて
、この値が内部のレジスタに格納される様子が示されて
いる。
この場合、当然「03」と示されているACCの内容は
不変である。なお、外部のメモリやレジスタのアクセス
には一定のアクセスタイムが必要であり、データバス上
に外部のメモリやレジスタから読出されたデータが確定
するまである程度の時間は必要となる。この時間は第3
図のデータ処理装置2の外の回路に依存する。
不変である。なお、外部のメモリやレジスタのアクセス
には一定のアクセスタイムが必要であり、データバス上
に外部のメモリやレジスタから読出されたデータが確定
するまである程度の時間は必要となる。この時間は第3
図のデータ処理装置2の外の回路に依存する。
ただし、第4図(b)のタイムチャートでは、外部メモ
リをアクセスし、その内容がデータバスにのり、集積回
路がデータバス上のデータをとり込み演算し、集積回路
内部へ格納するまでの動作が1命令サイクル内で実行で
きるように描いているが、集積回路が高速の入出力i置
を制御する場合等命令サイクルを短める必要があるとき
、あるいは集積回路の周辺の回路の作り方によって上記
の動作が1命令サイクル内で終了しない場合も考えられ
る。このような場合はCNT信号をrOJとして外部メ
モリの内容をACCに読込んでから演算するか、あるい
はCNT信号を「1」にし、クロックを遅らせて演算時
間を大きくとる等の方法がある。また、あまり高速動作
を要求されない装置を制御する場合等マイクロ70グラ
ムの簡素化、実行時間の短縮化のためにCNT信号を「
1」として動作させることが可能である。、マイクロプ
ログラムの特定のビットあるいは外部からの信号により
上記二種の動作が選択できる。もちろん、マイクロ命令
サイクル毎にどちらかの動作を指定することもできる。
リをアクセスし、その内容がデータバスにのり、集積回
路がデータバス上のデータをとり込み演算し、集積回路
内部へ格納するまでの動作が1命令サイクル内で実行で
きるように描いているが、集積回路が高速の入出力i置
を制御する場合等命令サイクルを短める必要があるとき
、あるいは集積回路の周辺の回路の作り方によって上記
の動作が1命令サイクル内で終了しない場合も考えられ
る。このような場合はCNT信号をrOJとして外部メ
モリの内容をACCに読込んでから演算するか、あるい
はCNT信号を「1」にし、クロックを遅らせて演算時
間を大きくとる等の方法がある。また、あまり高速動作
を要求されない装置を制御する場合等マイクロ70グラ
ムの簡素化、実行時間の短縮化のためにCNT信号を「
1」として動作させることが可能である。、マイクロプ
ログラムの特定のビットあるいは外部からの信号により
上記二種の動作が選択できる。もちろん、マイクロ命令
サイクル毎にどちらかの動作を指定することもできる。
以上説明したような構成とすることによって、マイクロ
命令の特定のビットあるいは特定の信号を論理「1」と
することにより、データバス上のデータを直接演算器に
入力することができるので、外部のメモリ、レジスタか
らデータバス上に読出されたデータを一度ACCに読込
む命令を実行してから内部レジスタとACCとの演算を
する命令を実行する必要が無くなる。従ってプログラム
のステップ数を減らすことが可能となり、また演鈴が終
了するまでの時間を短縮することができるのである。さ
らに、データバスの内容を演算器に入力する際、ACC
を介していないのでデータバスの内容と内部のレジスタ
の内容との演算の前後でACCの内容は不変であり、デ
ータバスの内容をACCに取込むためにACCの内容を
一時他の内部レジスタに退避させておく必要も無くなる
。
命令の特定のビットあるいは特定の信号を論理「1」と
することにより、データバス上のデータを直接演算器に
入力することができるので、外部のメモリ、レジスタか
らデータバス上に読出されたデータを一度ACCに読込
む命令を実行してから内部レジスタとACCとの演算を
する命令を実行する必要が無くなる。従ってプログラム
のステップ数を減らすことが可能となり、また演鈴が終
了するまでの時間を短縮することができるのである。さ
らに、データバスの内容を演算器に入力する際、ACC
を介していないのでデータバスの内容と内部のレジスタ
の内容との演算の前後でACCの内容は不変であり、デ
ータバスの内容をACCに取込むためにACCの内容を
一時他の内部レジスタに退避させておく必要も無くなる
。
発明の効果
以上の説明の通り本発明によれば、マイクロ命令の特定
ビットあるいは特定の信号を論理「1」にすることによ
りデータバス上のデータを内部のACCを介さずに直接
演算器に入力することが可能となるので、マイクロプロ
グラムの命令数を減少でき、また演算時間を短縮できる
という効果がある。更には演算処理の前後においてAC
Cの内容は不変であり何等ACC内のデータが破壊され
ることもないという効果がある。
ビットあるいは特定の信号を論理「1」にすることによ
りデータバス上のデータを内部のACCを介さずに直接
演算器に入力することが可能となるので、マイクロプロ
グラムの命令数を減少でき、また演算時間を短縮できる
という効果がある。更には演算処理の前後においてAC
Cの内容は不変であり何等ACC内のデータが破壊され
ることもないという効果がある。
第1図は本発明の実施例のブロック図、第2図は第1図
のブロック内のマルチプレクサ400 、401及び6
00 、601のための選択信号発生の例を示す回路図
、第3図は本発明が適用されるシステムブロック図、第
4図は本発明の実施例の動作を示すタイムチャートであ
る。 主要部分の符号の説明 1・・・・・・集積回路 2・・・・・・プロセッサ 3.4・・・・・・メモリ 100・・・・・・データバス 110・・・・・・アドレスバス 200・・・・・・レジスタ 300 、301・・・・・・A(、C400〜403
゜
のブロック内のマルチプレクサ400 、401及び6
00 、601のための選択信号発生の例を示す回路図
、第3図は本発明が適用されるシステムブロック図、第
4図は本発明の実施例の動作を示すタイムチャートであ
る。 主要部分の符号の説明 1・・・・・・集積回路 2・・・・・・プロセッサ 3.4・・・・・・メモリ 100・・・・・・データバス 110・・・・・・アドレスバス 200・・・・・・レジスタ 300 、301・・・・・・A(、C400〜403
゜
Claims (2)
- (1)アキュムレータと、レジスタと、演算器とを含み
、外部メモリとデータバスを介して接続されたデータ処
理回路における演算方式であって、前記レジスタの内容
と前記外部メモリから読出されてデータバス上に導出さ
れたデータとの演算指令に応答して、前記データバス上
のデータを前記アキュムレータを介すことなく直接に前
記演算器の1入力として選択的に印加する選択手段を設
け、前記演算器の他入力には前記レジスタの内容を導入
して演算処理をなすようにしたことを特徴とする演算方
式。 - (2)前記データ処理回路はマイクロプログラム制御方
式のプロセッサであり、1マイクロ命令サイクルで、前
記外部メモリに格納されたデータを前記データバスに読
出し、この読出されたデータと前記レジスタの内容とを
演算し、その結果を前記レジスタへ格納するようにした
ことを特徴とする特許請求の範囲第1項の演算方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61196433A JPS6352237A (ja) | 1986-08-21 | 1986-08-21 | 演算方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61196433A JPS6352237A (ja) | 1986-08-21 | 1986-08-21 | 演算方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6352237A true JPS6352237A (ja) | 1988-03-05 |
Family
ID=16357748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61196433A Pending JPS6352237A (ja) | 1986-08-21 | 1986-08-21 | 演算方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6352237A (ja) |
-
1986
- 1986-08-21 JP JP61196433A patent/JPS6352237A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0248931B2 (ja) | ||
JPH0412503B2 (ja) | ||
JPH0363092B2 (ja) | ||
JPS6352237A (ja) | 演算方式 | |
JPS5821300B2 (ja) | デンシケイサンキ ノ メモリアドレスシテイホウシキ | |
JPS588011B2 (ja) | マイクロプログラムセイギヨホウシキ | |
JPH04181454A (ja) | データアクセス制御装置 | |
JP2757388B2 (ja) | マイクロプログラム制御装置 | |
JPS5833584B2 (ja) | 情報処理装置 | |
JP2000029508A (ja) | プログラマブルコントローラ | |
JP2553630B2 (ja) | データ処理装置 | |
JPH01116702A (ja) | シーケンスコントローラ | |
JP2883489B2 (ja) | 命令処理装置 | |
JPS5936838A (ja) | インタフエ−ス制御方式 | |
JPS6180428A (ja) | デ−タ処理装置 | |
JPH05100901A (ja) | マイクロコンピユータ | |
JPS6113612B2 (ja) | ||
JPH0239812B2 (ja) | ||
JPH0338613B2 (ja) | ||
JPS6028014B2 (ja) | マイクロプロセツサ | |
JPS6250854B2 (ja) | ||
JPS6230649B2 (ja) | ||
JPS6014334A (ja) | デ−タ処理装置 | |
JPS6014335A (ja) | 情報処理装置 | |
JPH0792902A (ja) | プログラマブルコントローラ |