JPS6352237A - 演算方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は演算方式に関し、特にマイクロプログラム制御
方式のプロセッサにおける演算方式に関するものである
。

従来技術 集積回路がこの集積回路の外部にあるメモリをアクセス
する場合、当該集積回路はアドレスバスにメモリのアド
レスを出力し、データバスによってデータのリード及び
ライトを行う。もつとも、アドレスバスとデータバスと
は同じバスとされることがあり、この場合にはアドレス
とデータとを時分割で使い分ることもある。また、集積
回路の外部に定義された制御用のレジスタやメモリ等を
アクセスする場合も、アドレスバス上のデータあるいは
マイクロプログラムのビットパターン等によってレジス
タあるいはメモリを選択し、データバス上に出力したデ
ータを棗込んだり、あるいはデータバス上にのせられた
データを取込んだりする動作を行う。

この場合、外部のメモリあるいはレジスタへ書込むデー
タは予めアキュムレータ（以下ＡＣＣと称す）に入れて
おく。また、外部のメモリあるいはレジスタからデータ
バスを通して読み込まれたデータはＡＣＣに格納される
。

このような方式で、外部のメモリあるいはレジスタの内
容と集積回路内部のレジスタとの演算を行う場合、外部
からのデータを一度ＡＣＣに格納した後演算を行うこと
になるので２マイクロ命令サイクル以上必要となる。ま
た、一つの命令で外部のメモリの内容と集積回路内部の
レジスタの内容との演算を行うことが可能なデータ処理
装置もあるが、上記の如き動作を実行するのに基本クロ
ックで１０数クロツク必要となることが多い。

外部のメモリと集積回路内部のレジスタとの両内容の演
算を行いたい場合、外部のメモリの内容をまずＡＣＣに
格納する方法であると、まずメモリの内容を読出すマイ
クロ命令を実行し、次にＡＣＣと内部レジスタとの演算
を実行するマイクロ命令を実行する必要があり、マイク
ロブ０グラムも命令ステップ数が増え演算終了までの時
間も長くなる。またこの方法ではＡＣＣに既に必要とな
るデータが入っていた場合、メモリの内容を読出すと、
ＡＣＣに入っていたデータが破壊されるため、このよう
な場合には別のレジスタへＡＣＣの内容を移してからメ
モリの内容を読出す必要がある。

また、一つの命令でメモリの内容と内部レジスタの内容
との演算が実行できるデータ処理装置においても、多く
の事例においては、上記の演算は内部のレジスタ同士の
演算に比べて５〜８倍の時間がかかつている。これはメ
モリのアクセスタイム分だけ時間が余分に必要となるこ
とは明らかであり、演算終了までの時間が長いという問
題がある。

及」ｙとｌ力 そこで本発明はこの様な従来のものの問題点を排除すべ
くなされたものであって、その目的とするところは、プ
ログラムのステップ数を増大させることのない、また演
算終了までの時間を短縮することが可能な演算方式を提
供することにある。

本発明の他の目的は、ＡＣＣを介することなくメモリの
データと内部レジスタのデータとの演算を可能とするこ
とにより、ＡＣＣの内容を破壊することのない演算方式
を提供することである。

発明の構成 本発明によれば、アキュムレータと、レジスタと、演算
器とを含み、外部メモリとデータバスを介して接続され
たデータ処理回路における演算方式であって、前記レジ
スタの内容と前記外部メモリから読出されてデータバス
上に導出されたデータとの演算指令に応答して、前記デ
ータバス上のデータを前記アキュムレータを介すことな
く直接に前記演算器の１入力として選択的に印加する選
択手段を設け、前記演口器の他入力には前記レジスタの
内容を導入して演算処理をなすようにしたことを特徴と
する演ｎ方式が得られる。

実施例 以下、図面を用いて本発明の詳細な説明する。

先ず第３図を参照するに、第３図は本発明が適用される
システム的ブロック図である。図において、本発明の実
施例が適用された集積回路１を用いたデータ処理装置は
マイクロプログラム制御方式のプロセッサであり、マイ
クロプログラム格納メモリ３内のマイクロプログラムに
より制御される。このプロセッサ２と外部メモリ４とが
データバス１００及びアドレスバス１１０により相互接
続されており、この外部メモリ４はプロセッサ２のマイ
クロプログラムに従って生成されるアドレスによりアク
セスされる。

第１図及び第２図は第３図に示した集積回路２の演算部
回りのブロック図であり、本発明の実施例のブロック図
を示すものである。第１図において、データバス１００
はバッファ１０１及び１０２を通してメモリ４（第３図
参照）あるいは外部のレジスタ（図示せず）との間でデ
ータのやり取りを行う。第１図ではデータバス１００は
８ビツト×２の１６本として示している。

２００）、を汎用の内部レジスタ群であり、１６ビツト
幅のレジスタがいくつかあり、この出力がマルチプレク
サを介して演算器５００　、５０１へ入力されている。

これ等自演算器５００　、５０１の一方の入力データ（
Ｂ）を選択するのがマルチプレクサ６００゜６０１であ
り、選択信号Ｓ　、Ｓ３によってマルチプレクサ６００
　、６０１における複数の入力のうちのどれかが選択さ
れ、対応する演算器へ入力される。

本例では選択信号を２ビツトとしたが、これはマルチプ
レクサの入力信号の数によって変わることは言うまでも
ない。

演算器５００　、５０１の残りの一方の入力側（Ａ）及
び演算器の出力側にもマルチプレクサ６０２　、６０５
があり、各種の演９ができるようになっている。

３００　、３０１がアキュムレータ＜ＡＣＣ）であり、
これ等Ａ　ＣＣ３００、３０１の出力はマルチプレクサ
６００　、６０１を夫々介して演算器５００　、５０１
の各入力（Ｂ）へ供給されると共にマルチプレクサ４０
２゜４０３を介してデータバス１００へ出力される。Ａ
ＣＣ３００、３０１の入力データを夫々選択するのがマ
ルチプレクサ４００　、４０１であり、選択信号ｓｏ。

ＳｌによってＡＣＣ３００、３０１へ入力するデータを
選択する。また、マルチプレクサ４００　、４０１の各
出力はマルチプレクサ６００　、６０１へも入力される
。また、バスには外部のメモリが接続されており、マイ
クロプログラムによって生成されるアドレスがアドレス
バス１１０上に出力され外部のメモリがアクセスされる
。

第２図は各マルチプレクサ４００　、４０１及び６００
゜６０１１７）り６／）（ｎｕ択信号ｓ。、ｓ、及びＳ
２．ｓ３を生成する回路例であり、ノアゲー）−２１，
２２とアンドゲート２３．２４とからなる。ここで図中
「他の条件」とあるのはＳ。、ｓｌ、ｓ２．ｓ３のそれ
ぞれについて異なる条件を示している。

ＣＮＴ信号が「１Ｊの場合には各ノアゲート２１．２２
の出力は共に「０」となるので、アンドゲート２３．２
４の出力は共に「０」となり、よってＳ。、Ｓｌ、Ｓ２
．Ｓ３のすへては「ｏ」となる。このときマルチプレク
サ４００　、４０１及び６゜０　、６０１の入力のうち
、一番左側の入力を夫々選択するように動作するものと
する。

第１図を用いてまずＡ　ＣＣ３００、３０１と内部レジ
スタ２００の演算（１バイト幅で結果を内部レジスタに
もどす）をなす場合について説明する。この場合、マイ
クロプログラムから生成されたアドレスによって選択さ
れた内部レジスタ２００の内容が演算器５０１のＡ刻入
力に供給される。またＡＣＣ３０１の出力がマルチプレ
クサ６０１を通って演ｎ器５０１のＢ個入力に供給され
る。この場合、マルチプレクサ６０１の選択信号Ｓ　、
Ｓ３はＡＣＣＣＣ 出金選択することになる。この演算での結果が演算器５
０１の出力側マルチプレクサ６０５を通って再び内部レ
ジスタ２００に入力される。

次に、マイクロ命令の特定のビットあるいは特定の信号
を論理「１」としてデータバス１００の内容と内部のレ
ジスタ２００の内容との演ｐを実行する場合について説
明する。この場合も演算結果は内部レジスタ２００に格
納するものとして記述する。

まず、内部のレジスタ２００の内容は前記と同様マイク
ロブグラムに従い演算器５０１のＡ刻入力へ供給される
。またデータバス１００には、マイクロプログラムに従
い生成されたアドレスバス１０１上のアドレスに従って
外部のメモリの内容が出力される。このとき、マルチプ
レクサ４０１はデータバス１００のデータを選択し、ア
ドレスによって指定される外部のメモリの内容が出力さ
れているデータバス１００の内容がマルチプレクサ４０
１の出力となり、さらにマルチプレクサ６０１は入力と
してマルチプレクサ４０１の出力を選択し、よってマル
チプレクサ６０１の出力が演算器５０１のＢ個入力へ供
給される。従って、演算器５０１では内部のレジスタ２
００の内容とデータバス１００の内容とが直接演算され
、演算の結果が演算器５０１の出力側マルチプレクサ６
０５を通って内部のレジスタ２００に格納される。

ただし、本例ではデータバスとの直接演算を実行する場
合、マルチプレクサ４００　、４０１　、６００　。

６０１の選択信号Ｓ０，３１　、Ｓ２．３３はすべて１
”ＯＪとなり、図の一番左の入力が選択されるものとし
ている。また、データバスとの直接演算を実行すること
を指定するマイクロ命令の特定のビットあるいは特定の
信号を第２図の回路ではＣＮＴ信号として記述している
。

以上の動作をタイムチャートで表わしたものが第４図で
ある。第４図（ａ）はＡＣｃと内部のレジスタとの演算
を示すタイムチャートであり、それぞれ内容が「０３」
及び「ｏ４」のときに加粋命令が実行されたと仮定して
いる。演算結果は「０７」となり、この値が内部のレジ
スタに格納される。この演算ではデータバスと内部レジ
スタとの演算を指定するＣＮＴ信号は「０」である。

第４図（ｂ）は外部のメモリ等の出力がのっているデー
タバスと内部レジスタの内容を白接演口する場合を示し
たものでＣＮＴ信号を「１」とする。（ｂ）では外部の
メモリの内容がｒ０５Ｊ　。

内部レジスタの内容が「０４」のとき、演算器でこれ等
二つの値が直接加算され、その結果「ｏ９」が得られて
、この値が内部のレジスタに格納される様子が示されて
いる。

この場合、当然「０３」と示されているＡＣＣの内容は
不変である。なお、外部のメモリやレジスタのアクセス
には一定のアクセスタイムが必要であり、データバス上
に外部のメモリやレジスタから読出されたデータが確定
するまである程度の時間は必要となる。この時間は第３
図のデータ処理装置２の外の回路に依存する。

ただし、第４図（ｂ）のタイムチャートでは、外部メモ
リをアクセスし、その内容がデータバスにのり、集積回
路がデータバス上のデータをとり込み演算し、集積回路
内部へ格納するまでの動作が１命令サイクル内で実行で
きるように描いているが、集積回路が高速の入出力ｉ置
を制御する場合等命令サイクルを短める必要があるとき
、あるいは集積回路の周辺の回路の作り方によって上記
の動作が１命令サイクル内で終了しない場合も考えられ
る。このような場合はＣＮＴ信号をｒＯＪとして外部メ
モリの内容をＡＣＣに読込んでから演算するか、あるい
はＣＮＴ信号を「１」にし、クロックを遅らせて演算時
間を大きくとる等の方法がある。また、あまり高速動作
を要求されない装置を制御する場合等マイクロ７０グラ
ムの簡素化、実行時間の短縮化のためにＣＮＴ信号を「
１」として動作させることが可能である。、マイクロプ
ログラムの特定のビットあるいは外部からの信号により
上記二種の動作が選択できる。もちろん、マイクロ命令
サイクル毎にどちらかの動作を指定することもできる。

以上説明したような構成とすることによって、マイクロ
命令の特定のビットあるいは特定の信号を論理「１」と
することにより、データバス上のデータを直接演算器に
入力することができるので、外部のメモリ、レジスタか
らデータバス上に読出されたデータを一度ＡＣＣに読込
む命令を実行してから内部レジスタとＡＣＣとの演算を
する命令を実行する必要が無くなる。従ってプログラム
のステップ数を減らすことが可能となり、また演鈴が終
了するまでの時間を短縮することができるのである。さ
らに、データバスの内容を演算器に入力する際、ＡＣＣ
を介していないのでデータバスの内容と内部のレジスタ
の内容との演算の前後でＡＣＣの内容は不変であり、デ
ータバスの内容をＡＣＣに取込むためにＡＣＣの内容を
一時他の内部レジスタに退避させておく必要も無くなる
。

発明の効果 以上の説明の通り本発明によれば、マイクロ命令の特定
ビットあるいは特定の信号を論理「１」にすることによ
りデータバス上のデータを内部のＡＣＣを介さずに直接
演算器に入力することが可能となるので、マイクロプロ
グラムの命令数を減少でき、また演算時間を短縮できる
という効果がある。更には演算処理の前後においてＡＣ
Ｃの内容は不変であり何等ＡＣＣ内のデータが破壊され
ることもないという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のブロック内のマルチプレクサ４００　、４０１及び６
００　、６０１のための選択信号発生の例を示す回路図
、第３図は本発明が適用されるシステムブロック図、第
４図は本発明の実施例の動作を示すタイムチャートであ
る。 主要部分の符号の説明 １・・・・・・集積回路 ２・・・・・・プロセッサ ３．４・・・・・・メモリ １００・・・・・・データバス １１０・・・・・・アドレスバス ２００・・・・・・レジスタ ３００　、３０１・・・・・・Ａ（、Ｃ４００〜４０３
゜

Claims (2)

【特許請求の範囲】
1. （１）アキュムレータと、レジスタと、演算器とを含み
   、外部メモリとデータバスを介して接続されたデータ処
   理回路における演算方式であって、前記レジスタの内容
   と前記外部メモリから読出されてデータバス上に導出さ
   れたデータとの演算指令に応答して、前記データバス上
   のデータを前記アキュムレータを介すことなく直接に前
   記演算器の１入力として選択的に印加する選択手段を設
   け、前記演算器の他入力には前記レジスタの内容を導入
   して演算処理をなすようにしたことを特徴とする演算方
   式。
2. （２）前記データ処理回路はマイクロプログラム制御方
   式のプロセッサであり、１マイクロ命令サイクルで、前
   記外部メモリに格納されたデータを前記データバスに読
   出し、この読出されたデータと前記レジスタの内容とを
   演算し、その結果を前記レジスタへ格納するようにした
   ことを特徴とする特許請求の範囲第１項の演算方式。