JPS61267087A - 画像発生装置のオンライン検証システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオディスプレイシステムに関する。更に
特定すればビデオディスプレイシステム内の種々のサブ
システムの機能をオンラインで検証するシステムに関す
る。

〔従来の技術〕

従来ビデオディスプレイシステムをオンラインで検証す
るには、テストデーターンを表示シてユーザがそれを調
べることにより行われている。ユーザがそのテストパタ
ーンを観測し、もしそのテストパターンが期待された表
示と一致していれば全てが正常に機能していると結論す
る。

〔発明が解決しようとする問題点〕

上述の検証方法は、ユーザが何か異常を見出そうとする
ときにはよいが、何か異常があるとユーザが考えなけれ
ばならない欠点がある。

本発明は、誤りがあるかどうかを決定するループからユ
ーザを切離し、ユーザの介在なしに、しかも表示中の情
報に影響を与えることなしに、オンラインで画像発生装
置が正常に機能していることを検証する。

〔問題点を解決中るための手段〕 位置制御信号上情報制御信号に応答した走査ビームによ
り表示画面に画像を表示するビデオディスプレイシステ
ムの画像発生装置をオンラインで検証するシステムは、
表示メモリ、走査ロジック、画像発生器、テスト用レジ
スタ手段およびテスト用比較手段からなる。

表示メモリは、表示部分と非表示部分とをもつ。

表示部分は、モニタに表示されるべき表示情報をストア
するのに用いられ、非表示部分は、テストデータをスト
アするのに用いられる。

走査ロジックは、モニタに位置制御信号を与える。また
、走査ロジックは、モニタの走査ビームの位置に対応す
るロケーションで表示メモリにアクセスする。

画像発生器は、表示メモリにストアされた表示情報から
表示制御情報を発生する。また、画像発生器はモニタの
走査ビームに情報制御信号を与える。それにより表示情
報に対応する画像表示が得られる。

テスト用レジスタ手段は、動作上画像発生器に接続され
、表示メモリの非表示部分にストアされたテストデータ
から発生されるテスト用表示制御情報を格納する。この
レジス、りの動作は、走査口・シックが発生する表示フ
レームの終端を示す制御信号によりイネーブルされる。

この制御信号は、走査ロジックによりテストデータがア
クセスされるべきタイミングに対応する。走査ロジック
はモニタがブランク状態にある期間も動作しており、そ
のブランク状態にある期間は、モニタの走査ビームは表
示画面の始点に位置している。

テスト用比較手段は、動作上テスト用レジスタ手段に接
続され、テスト用レジスタ手段にロードされたテスト用
表示制御情報と期待される結果とを比較する。この比較
は、モニタがブランク状態にある期間に行われ、画像発
生装置が正常に機能していることをオンラインで、しか
も通常の表示動作に影響を与えずに検証することができ
る。

〔実施例〕

第１図は画像発生装置を示す。画像発生装置は、グラフ
ィックプロセッサ１０と画像発生器１１からなる。

実施例のグラフィックプロセッサ１０は、モトロー　ラ
６８０００マイクロプロセッサおよびＲＡＪＩＩを含む
。

画像発生器１１は、表示メモリ２２、ビクセルクロック
２４、ラッチ２６とシフトレジスタ３０゜カーソル表示
ロジック１８、ラスク走査ロジック２０、カラールック
アップアドレス発生ロジック２８、カラールックアップ
メモリ１６およびぬコンノζ−タ３２ｆｔ含む。

本発明の画像発生器１１は、更にテスト用レジスタ手段
としてループバックレジスタ３４およびスナップショッ
トレジスタ３６が付加される。

ループバックレジスタ３４は、グラフィックプロセッサ
１０によりｍ々のデータパターンの書込み１、読出しが
行われ、グラフィックプロセッサ１０と画像発生器１１
との間のデータノ々スの検証を可能にする。

スナップショットレジスタ３６は、グラフィックプロセ
ッサＩＯＫよって表示メモリ２２にストアされた所定の
表示情報にもとづいてカラールックアップアドレス発生
ロジック２８で発生される８ビツト出力すなわち表示制
御情報をロードする。

スナップショットレジスタ３６にロードされた表示制御
情報は、グラフィックプロセッサ１０内のテスト用比較
手段により正しいかどうかチェックされる。このチェッ
クにより画像発生器１１内の種々のロジックを検証する
ことが可能である。

これらの付加レジスタは、ＯＲＴモニタ上に表示動作を
行いながら画像発生器１１のテストをすることを可能に
する、すなわちオンラインモードで検証することを可能
にする。

表示メモリ２２は、アルファグラフィックメモリ１４お
よびビクセルメモリ１２の２つの異なる形式で構成され
る。この表示メモリ２２の構成・動作の詳細については
後述する。

ビクセルクロック２４は、画像発生器１１に必要とされ
るクロック信号を発生する。

ラッチ２６とシフトレジスタ３０は、動作上表示メモ１
７２２　Ｋ接続され、所望の表示をさせるためにビクセ
ルクロック２４からのクロック信号によりＯＲＴモニタ
のビーム走査に同期してシフトされる。

カーソル表示ロジック１８は、グラフィックプロセッサ
１０の制御のもとに表示画面に自由に位置づけることが
できる可視カーソルを発生する。

ラスク走査型ＣＲＴモニタのカーソル発生の詳細につい
ては、特願昭５９−１６７３０９（米国特許出願第５２
２，１４０号）％カラー・ラスタグラフィック・システ
ムのカーソル発生方法およびその装置Ｉに記述されてい
る。

ラスタ走査ロジック２０は、ラスク走査型ＣＲＴモニタ
（図示せず）のための全てのタイミング信号と同期信号
および表示メモリ２２にアクセスするための全てのタイ
ミング信号と制御信号を発生する。ラスタ走査ロジック
２０内のカウンタ（図示せずンは、ラスタ走査ｆｉＯＲ
Ｔモニタの表示画面のいずれの画素を表示中であるか、
および表示メモリ２２のいｒれのロケーションにアクセ
スすべきかを決定する。

カラールックアップアドレス発生ロジック２８は、現在
表示中の画素がビクセル、アルファグラフィックあるい
はカーソル画素のいずれであるかを表示優先度にもとづ
き決定し、この決定とインデクス（後述する］とを用い
てカラールックアップメモリ１６のアドレスを発生する
。

カラールックアップメモリ１６は、カラールックアップ
アドレス発生ロジック２８によって与えられるカラーア
ドレスに対応するロケーションにカラー制御情報をスト
アしている。このカラー制御情報は、カラーＣＲＴモニ
タ（図示せず）のカラー電子銃からの電子ビームの輝度
を制御するのに用いられ、表示画面の各画素の色と輝度
を決定する。カラー制御情報は８ビツトである。表示画
面の各画素の走査に同期して、カラールックアップメモ
リ１６からカラー制御情報が読み出され、Ｄ／Ａコンバ
ータ３２に加えられる。Ｄ／Ａコンバータ３２は、カラ
ー制御情報の６ビツトをＯＲＴ％二りの赤、緑、青の電
子銃の輝度を制御するためのアナログ信号に変換する。

実施例においては、カラー制御情報の残りの２ビツトは
、第４のＤ／Ａコンバータに加えられ、白黒アナログ信
号に変換されモノクロハードコピー装置（図示せず）に
より永久記録をとるために用いられる。

カラールックアップアドレス発生ロジック２８およびカ
ラールックアップメモリ１６についての詳細は特願昭５
８−５００５６６（米国特許第４．４９０，７９７号）
ｌコンピュータが作る２スタ・グラフィック・システム
の表示を制御する方法および装置、に記述されている。

本発明のオンライン検証について説明する前に、画像発
生器１１の各要素の動作について説明する。

第２図は、ビクセルメモリ１２の構成を示す。

第３図は、ＯＲ’ｌ’モニタの表示画面のレイアラ）ｔ
−示す。第２図、第３図を用いて表示メモリ２２と表示
画面の関係を説明する。（第２図では、ビクセルメモリ
１２について説明するが、アルファグラフィックメモリ
１４についても同様の関係である。）本発明の実施例で
は、ＯＲＴモニタの表示画面は６４０水平画素と４４８
垂直画素に分割される。

文字の大きさは、８×１０画素のうちの５スタ画素であ
る。ピクセルメモリ１２は、５つのメモリプレーンＰＯ
＊Ｐ１＊Ｐ２＊Ｐ３およびＰ４を含む、ビクセルメモリ
１４の各プレーンには、ピクセル表示に対する情報がス
トアされる。すなわち、プレーンＯ〜２はカラー情報を
含み、プレーン３は輝度情報を含み、プレーン４は、ブ
リンク情報を含む。

各メモリプレーンは、８ピツト幅の６４に語メモリであ
る。メモリプレーンの各ロケーションは、対応する８画
素に関する８ビツト情報がストアされる。例えば、ピク
セルメモリ１２の各プレーンのロケーション０は、表示
画面の画素ｏ、ｏがら０．７までに関する情報を含む。

ピクセルメモリ１２のロケーション０の最初のビットは
表示画面の画素０，０に関する情報を含み、第２のビッ
トは表示画面の画素０．１に関する情報を含む。以下同
様である。

ラスク走査型ＣＲＴモニタにおいては、一般に走査は左
から右へ、上から下へ行われる。走査は、位置０．０か
ら開始され、表示画面上を水平に位置０．６３９まで移
動する。表示メモリ２２から読み出される情報は、ＣＲ
Ｔモニタの走査位置に対応しなければならない。すなわ
ち先ず、画素ｏ、。

から０，７までに対応する表示メモリ２２のロケーショ
ン０の内容が読み出される。次に、画素０゜８から０，
１５までに対応する表示メモリ２２のロケーション５１
２の内容が読み出される。以下同様に続けられ、画素０
．６３２から０　、６３９までに対応するロケーション
４０４４８の内容が読み出される。次いで、表示画面の
次のライン（画素１，０から１，６３９まで）が走査さ
れ、対応する情報として表示メモリ２２のロケーション
１，５１３，１０２５．・・・・・・の内容が読み出さ
れる。ライン４４７が完了すると１回の画面表示が完了
し、走査はライン０から再び開始される。

表示メモリ２２のロケーション４４８から５１１までは
、非表示部分である。すなわち対応する表示画面をもた
ない。同様にロケーション９６０から１０２３．１４７
２から１５３５．・・・・・・も非表示部分である。ま
た、表示メモリ２２のロケーション４０９６０から６５
５３５（６４Ｋ）までも非表示部分である。これらの部
分は表示画面の水平位置６４０から１０２３に対応する
。このように表示メモリ２２　Ｋ非表示部分を設けるこ
とにょシ、ラスク走査ロジックのカウンタを制御するこ
とが簡単になる。すなわちＯＲ’ｌ’走査ビームが水平
ラインＩ／ｃ沿って走査されるとき、アドレスカウンタ
のビット９（すなわち５１２を表わすビット位置）に１
を加えることによ＃）ＣＲＴ走査ビームに対応して正し
いアドレス構成が得られる。このようニ表示レイアクト
に対応するアドレッシングヲ容易にするので、非効率的
なメモリ使用を相殺する以上の利点を有する。

垂直走査については、単純な走査方法について説明した
が、他の垂直走査方法もよく知られている。実施例では
、インタレース走査が用いられる。

インタレース走査では、ラスク走査ロジックが表示メモ
リ２２にアクセスする九めのカウンタは、垂直走査毎に
その最低ビット位置が１とＯＫ交互に切換えられる。イ
ンタレース走査についテハ、後述する。

アルファグラフィックメモリ１４もまた６４０水平画素
と４４８垂直画素からなる表示画面に対応する。アル７
アグラフイツクメモリ１４は、２つのメモリプレーンか
らなる。各メモリプレーンの各８ビツトが８水平画素に
対応する。第１のメモリプレーンは、ドツトメモリと呼
ばれ、その各ビットはその画素が前景カラーである・か
背景カラーであるかを指定する。第２のメモリプレーン
は、属性メモリ（ｂｅｈａｖｉｏｒ　ｍｅｍｏｒｙ　）
と呼ばれ、各８ビツトロケーシヨンの内容は対応するド
ツトメモリのロケーションの属性インデクス（ｂｅｈａ
ｖｉｏｒｉｎｄｅｘ　）およびピクセルメモリ１２とア
ルファグラフィックメモリ１４の間の表示優先度を指定
する。属性メそりの８ビツトは、６ビツトの属性インデ
クスと２ビツトの表示優先度からなる。属性インデクス
を表わす６ピツトとドツトメモリからの前景カラー／背
景カラーを表わす１ピツトからなる７ビツトは、カラー
ルックアップメモリ１６へのインデクスとして使用され
る。表示優先度を表わす２ビツトは、ピクセル表示のア
ルファグラフィック表示に対する優先度を示す。この優
先度は、前掲の特許出願第５８−５００５６６号に詳述
されるごとく、３レベルの１つをとる。

第４図は、画像発生器１１内のロジックのうち。

表示メモリ２２にストアされた情報を表示するための主
なロジックを示す。ラスク走査ロジック２゜は、アルフ
ァグラフィックメモリ１４およびピクセルメモリ１２の
同じロケーションを読み出す。

第４図では、ロケーションＯが読み出されている。

ドツトメモリ１４′のロケーションＯから読み出された
８ビツトは、シフトレジスタ２６Ｂにロードされ、属性
メモリ１４″のロケーション０から読み出された８ビツ
トは、ラッチ２６Ａにロードされる。同様に、ピクセル
メモリ１２の各メモリプレーンのロケーションＯの内容
は、各メモリプレーンに対応するシフトレジスタにロー
ドされる。すなわちメモリプレーンＯのロケーションＯ
から読み出された８ビツトは、シフトレジスタ８Ｒ−０
にローＰされ、メモリプレーン１のロケーション０から
読み出された８ビツトは、シフトレジスタ８Ｒ−１にロ
ーＰされる。メモリプレーン２，３゜４についても同様
に５Ｒ−２，５Ｒ−３，５Ｒ−４にロードされる。これ
らシフトレジスタにロードされたピクセルメモリ１２お
よびドツトメモリ１４′から画素０，０に関する情報が
カラールックアップアドレス発生ロジック２８にシフト
インされて処理される。この処理は、ラッチ２６Ａにロ
ードされた情報、すなわち属性インデクスと表示優先度
によって制御される。この時点では、ＣＲＴモニタの走
査ビームは表示画面の位置０．Ｏにある。次にピクセル
クロック信号に同期して、走査ビームは、次の位置０，
１に移動する。同時にシフトレジスタ３０．２６から画
素０．１に関する情報がカラールックアップアドレス発
生ロジック２８にシフトインされラッチ２６人に含まれ
る情報に対応して処理される。このようにして、ＣＲＴ
モニタの走査が水平ラインの８画素を表示するまで続け
られる。次に表示されるべき画素は、表示画面の位置０
，８から０　、１５ｔでに対応する、表示メモリのロケ
ーション５１２の内容である。ラスク走査ロジック２０
は、アルファグラフィックメモリ１４およびピクセルメ
モリ１２のロケーション５１２の内容をシフトレジスタ
およびラッチに読込ませる。これらの動作は、全てのラ
インが表示されるまで続けられる。すなわち表示メモリ
の表示部分の全てが処理されるまで続けられる。

第５図は、ラスク走査ロジック２００機能ブロック図の
一部を示す。ラスク走査ロジック２０には、分周器４２
、水平アＰレスカウンタ４４、垂直アドレスカウンタ４
６、奇／偶フレームカウンタ４８、二ンＰオブライン検
出器５０おヨヒエンドオブフレーム検出器５２を含む。

分周器４２は、ピクセルクロック信号を８で分周する。

水平アドレスカウンタ４４、垂直アドレスカウンタ４６
および奇／偶フレームカウンタ４８は、表示メモリ２２
に接続され、それらのカウンタの出力は、表示メモリア
ドレスを構成する。奇／偶フレームカウンタ４８の出力
が、表示メモリアドレスの最低ビットを示す。垂直アＰ
レスカウンタ４６の８ビツト出力が次に低いビット群を
構成する。水平アドレスカウンタ４４の７ビツト出力が
最高ビット群を構成する。

画素情報は、一度に８画素分が表示メモリ２２からシフ
トレジスタおよびラッチ２６．３０にロードされる。そ
れ数水平アＰレスカウンタ４４をカウントアツプするた
めには、ピクセルクロック信号を８で分周する必要があ
る。

水平アＰレスカウンタ４４は水平帰線期間中もカウント
を続け、そのカウントは同期信号を発生するのに用いら
れる。実施例では、水平アドレスカウンタ４４のための
水平帰線カウント数は、各水平ラインに対する水平総カ
ウント数を９６にするように１６である。水平アドレス
カウンタ４４が現在の走査ラインの終端に来たとき、エ
ンドオフ。ライン検出器５０が水平アドレスカウンタ４
４にエンドオブライン信号をフィードバックする。

同時に水平アＰレスカウンタ４４は、−１４にリセット
される。水平アドレスカウンタ４４が−１４からＯｆで
カウントする間、表示はブランクにされるが、画像発生
器１１はＣＲＴモニタ（図示せず）への水平同期信号を
発生し続ける。また、エンドオブライン検出器５０から
のエンドオブライン信号で垂直アドレスカウンタ４６が
インクレメントされる。

実施例では、画像発生器１１はインタレース方式を用い
ている。すなわち表示の２フレームで１画面を構成する
。フレーム１は画面の偶数番目の水平ラインの全てから
なり、フレーム２は画面の奇数番目の水平ラインの全て
からなる。ＣＲＴモニタの各垂直走査毎に奇／偶フレー
ムカウンタ４８によりフレームが交互に切換えられる。

垂直アドレスカウンタ４６は、各水平ラインの終端でイ
ンクレメントされることを除けば、水平アＰレスカウン
タ４４と同様な動作をする。すなわち、エンドオブ７レ
ーム検出器５２が、表示がフレームの終端に来たことを
検出するとエンドオブフレーム信号を発生し、垂直アド
レスカウンタ４６は−１６にリセットされ、奇／偶フレ
ームカウンタ４８が切換えられる。垂直アドレスカウン
タ４６が−１６から０までカウントする間、表示はブラ
ンクにされるが、画像発生器１１はＯＲＴモニタへの垂
直同期信号を発生し続ける。

以上は、画像発生器１１の通常の動作についての記述で
ある。

第６図は、画像発生器１１にオンライン検証機能を付加
した部分のブロック図を示す。

画像発生器１１のオンライン検証を行うために、エンド
オブフレーム信号がグラフィックプロセッサ１００マイ
クロプロセツサに垂直帰線割込信号として送られる。

第２図、琳３図において、走査ビームが画面の最後の位
置４４７，６３９に達したとき奇７レームが完了し、垂
直帰線割込信号が発生する。（偶フレームに対しては、
４４６，６３９が最後の位置である。ン水平アドレスカ
ウンタ４４および垂直アドレスカウンタ４６は、帰線期
間中も、カウントを続けるので、ロジックは表示メモリ
２２のロケーション４４９′ｔ−アドレスする。このロ
ケーション４４９は、表示メモリ２２の非表示部分にあ
る、すなわち対応する実画面は存在しないが仮想位置４
４９　、Ｏから４４９．７に対応する。このロケーショ
ン４４９には、テストデータが予めストアされている。

第６図にもどって、エンドオブフレーム信号（すなわち
垂直帰線割込信号）は、８ピクセルクロツクの間アクテ
ィブになり、帰線期間中にロケーション４４９がアドレ
スされている開直／並列シフトレジスタ３９の動作をイ
ネーブルする。

以上奇フレームについて記述したが、偶フレームについ
ては、ロケーション４４９ｅロケーシヨン４４８に代え
ることを除いて同様である。

カラールックアップアドレス発生器２８からのデータラ
イン上にあるアドレス情報は、ロケーション４４９（偶
フレームの場合はロケーション４４８）にストアされた
テストデータにもとづいて画像発生器１１のロジックに
よって発生された８ビツトのアドレス゛情報である。グ
ラフィックプロセッサ１０内の割込ルーチンは、マルチ
プレクサ３７がこのアドレス情報を直／並列シフトレジ
スタ３９に順次に入力するようにループノ々ツクレジス
タ３４を設定する。シフトレジスタ３９がフルになると
、そのデータはグラフィックプロセッサ１０に読み込ま
れて期待される結果と比較される。表示メそり２２にス
トアされるテストデータは、画像発生器１１の全てのロ
ジックが的確にテストされるようにグラフィックプロセ
ッサ１０によって種々のパターンに変化される。

カラールックアップメモリ１６は、Ｒ，ＡＭであるから
書き込みおよび読み出しをすることによりテ不トできる
。

ループノ々ツクレジスタ３４は、グラフィックプロセッ
サ１０から画像発生器１１までのデータＡスを検証する
のに用いられる。この検証はオンラインそ一ドのみでな
くオフラインモードでも可能である。

このようにして、画像発生器１１の全てのロジックが入
力からＤ／人コンバータ３２までオンラインで検証でき
る。シフトレジスタ３９からグラフィックプロセッサ１
０に読込まれるデータが期待される結果と異なる場合は
、エラー信号が発生されるか、機器故障と識別されるま
で検証が繰返される。どのようにして機器故障と判断す
るかは、設計上の選択の問題である。

実施例では、カラールックアップドレス発生器２８が発
生するテストワードアドレスを検証スるのに８垂直７レ
ームを必要とする。発生されたアドレスを上述のような
方法で捕捉するのは、設計上の選択であるが、そうする
ことによりハードウェアを節約することができる。実施
例では、第１の垂直帰線期間中にグラフィックプロセッ
サ１０は、ループバックレジスタ３４がカラールックア
ップアドレス発生器２８の出力のビットＯを選択するよ
うに設定する。その結果、シフトレジスタ３９にストア
される内容は第１画素のビット０１第２画素のビット０
１・・・・・・、第８画素のビットＯである。このシフ
トレジスタ３９の内容、すなわち第１画素から第８画素
までに対するカラールックアップアドレスのビットＯが
グラフィックプロセッサ１０に読み込まれる。第２の垂
直帰線期間中にビット１が読み込まれる。以下同様に第
８の垂直帰線期間中にビット７が読み込まれるまで続け
られる。したがってテストワードの８画素の全てに対す
るカラールックアップアドレスがグラフィックプロセッ
サ１０に読込まれ検証されるのに８垂直フレームが必要
である。

以上ラスタ走査型ＯＲＴモニタを用いた実施例について
記述したが、他のテスク走査型モニタにも適用できる。

〔発明の効果〕

以上の説明から明らかな如く、本発明により下記の特徴
をもった画像発生装置の検証システムが提供される。

（１）　　オンライン動作である。

（２）人間の介在を必要としない。

（３）　　通常の表示動作に影響を与えない。

以上本発明の実施例について記述したが、本発明の精神
と範囲を逸脱することなく変更・修正が可能であること
は明らかである。したがって、特許請求の範囲にはこの
発明の真の範囲内にあるこれらの変更、修正を含むこと
を意図している。

【図面の簡単な説明】

第１図は画像発生装置を示す。 第２図は画像発生装置のビクセルメモリの構成を示す。 第３図はピクセルメモリの構成に対応する表示画面のレ
イアウトを示す。 第４図は画像発生装置のロジックのうち、表示メモリに
ストアされた情報を表示するのに用いられる部分を示す
。 第５図は画像発生装置のラスク走査ロジックの機能ブロ
ック図の一部を示す。 第６図はオンライン検証のために画像発生装置に付加さ
れる部分のブロック図を示す。 ｌＯ・・・グラフィックプロセッサ １１・・・画像発生器 １２・・・ビクセルメモリ １４・・・アルファグラフィックメモリ１６・・・カラ
ールックアップメモリ １８・・・カーンル表示ロジック ２０・・・ラスク走査ロジック ２２・・・表示メモリ ２４・・・ピクセルクロック ２６人・・・ラッチ ２６Ｂ・・・シフトレジスタ ２８・・・カラールックアップアドレス発生器３０・・
・シフトレジスタ ３２・・・Ｄ／Ａコンバータ ３４・・・ループバックレジスタ ３６・・・スナップショットレジスタ ３７・・・マルチプレクサ ３９・・・直／並列シフトレジスタ ４２・・・分周器。 ４４・・・水平アドレスカウンタ ４６・・・垂直アドレスカウンタ ４８・・・奇／偶７レームカウンタ ５０・・・エンドオブライン検出器 ５２・・・工ンドオブフレーム検出器 特許出願人　ハネウェル・インコーポレーテツド代理人
弁理士　松　　　下　　義　　治８ｇ２ Ｒｇ、　３

Claims (1)

【特許請求の範囲】
1. （１）位置制御信号と情報制御信号に応答した走査ビー
   ムにより表示画面に画像を表示するビデオディスプレイ
   システムの画像発生装置において、表示メモリ、走査ロ
   ジック、画像発生器、テスト用レジスタ手段およびテス
   ト用比較手段からなり、 上記表示メモリは、表示部分と非表示部分とからなり、
   上記表示部分はモニタに表示されるべき表示情報をスト
   アするのに用いられ、上記非表示部分はテストデータを
   ストアするのに用いられ、上記走査ロジックは、モニタ
   の走査ビームの位置に対応するロケーションで上記表示
   メモリにアクセスし、かつモニタに位置制御信号を与え
   、上記画像発生器は、上記表示メモリにストアされた表
   示情報から表示制御情報を発生し、モニタの走査ビーム
   に情報制御信号を与え、 上記テスト用レジスタ手段は、走査ロジックが発生する
   表示フレームの終端を示す制御信号によりイネーブルさ
   れ、上記表示メモリの非表示部分にストアされたテスト
   データから発生されるテスト用表示制御情報をロードし
   、 上記テスト用比較手段は、動作上上記テスト用レジスタ
   手段に接続され、モニタがブランク状態にある期間に上
   記テスト用レジスタ手段にロードされたテスト用表示制
   御情報を期待される結果と比較することにより画像発生
   装置が正常に機能していることをオンライン検証し、比
   較結果が一致しないときは誤りがあることを示す ことを特徴とする画像発生装置のオンライン検証システ
   ム。