JPH01277949A - メモリ試験方式 - Google Patents
メモリ試験方式Info
- Publication number
- JPH01277949A JPH01277949A JP63107357A JP10735788A JPH01277949A JP H01277949 A JPH01277949 A JP H01277949A JP 63107357 A JP63107357 A JP 63107357A JP 10735788 A JP10735788 A JP 10735788A JP H01277949 A JPH01277949 A JP H01277949A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memories
- test
- tester
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 66
- 238000012360 testing method Methods 0.000 title claims abstract description 20
- 238000010998 test method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は数値制御装置(CNC)等に使用されるメモリ
の試験方式に関し、特にメモリモジュール毎に試験を行
うことが可能なメモリ試験方式に関する。
の試験方式に関し、特にメモリモジュール毎に試験を行
うことが可能なメモリ試験方式に関する。
数値制御装置(CNC)では、ICメモリが多数使用さ
れている。このICメモリは集積度の高い部品であるた
め、プリント板に実装する前に部品単体としての試験を
行って、このメモリを使用する装置の信頼性を向上させ
る必要がある。ICメモリの試験にはICテスタ等を使
用し、そのソケットに部品のリードを直接挿入して試験
を行っている。
れている。このICメモリは集積度の高い部品であるた
め、プリント板に実装する前に部品単体としての試験を
行って、このメモリを使用する装置の信頼性を向上させ
る必要がある。ICメモリの試験にはICテスタ等を使
用し、そのソケットに部品のリードを直接挿入して試験
を行っている。
この場合、DIPパッケージ品では、I CU −ドの
機械的強度が高いため、ソケットに挿入しても、その後
のプリント板の実装に際して何ら問題はない。
機械的強度が高いため、ソケットに挿入しても、その後
のプリント板の実装に際して何ら問題はない。
しかし、直接プリント板上のランド等−1の半田付けを
前提として製造されている、SOP (スモール・アウ
トライン・パッケージ)あるいはQFP(クオッド・フ
ラット・パッケージ)等のICのリードは機械的強度が
十分でないため、−度ICテスタのソケットに装着する
と、その後のプリント板への実装に当たってリードの位
置決め精度を保証することが難しくなる。このため、s
oPまたはQFPパッケージのICメモリに関しては、
部品単体での全数検査が行えず、このICメモリを使用
した装置の信頼性に関して大きな問題があった。
前提として製造されている、SOP (スモール・アウ
トライン・パッケージ)あるいはQFP(クオッド・フ
ラット・パッケージ)等のICのリードは機械的強度が
十分でないため、−度ICテスタのソケットに装着する
と、その後のプリント板への実装に当たってリードの位
置決め精度を保証することが難しくなる。このため、s
oPまたはQFPパッケージのICメモリに関しては、
部品単体での全数検査が行えず、このICメモリを使用
した装置の信頼性に関して大きな問題があった。
本発明はこのような点に鑑みてなされたものであり、S
OP及びQFPパッケージのICメモリをメモリモジュ
ールとして構成し、このメモリモジュール毎に試験を行
うことが可能なメモリ試験方式を提供することを目的と
する。
OP及びQFPパッケージのICメモリをメモリモジュ
ールとして構成し、このメモリモジュール毎に試験を行
うことが可能なメモリ試験方式を提供することを目的と
する。
本発明では上記課題を解決するために、直接プリント板
上のランド等に半田付けされるピンを有するICメモリ
を試験するメモリ試験方式において、 ソケット等に挿入可能なピン、或いはコネクタ等を有す
るプリント板上にICメモリを実装して、メモリモジュ
ールを構成し、 該メモリモジュール毎に試験を行うことを特徴とするメ
モリ試験方式が、 提供される。
上のランド等に半田付けされるピンを有するICメモリ
を試験するメモリ試験方式において、 ソケット等に挿入可能なピン、或いはコネクタ等を有す
るプリント板上にICメモリを実装して、メモリモジュ
ールを構成し、 該メモリモジュール毎に試験を行うことを特徴とするメ
モリ試験方式が、 提供される。
〔作用]
ソケット等に装着可能なメモリモジュールを構成し、こ
のメモリモジュール毎に試験を行うので、DIPパッケ
ージのICメモリ等と同様に、ICテスタを使用して全
数検査をすることが可能になる。
のメモリモジュール毎に試験を行うので、DIPパッケ
ージのICメモリ等と同様に、ICテスタを使用して全
数検査をすることが可能になる。
以下、本発明の一実施例を図面に基づいて説明する。
第1図に本発明のメモリ試験方式を実施するためのメモ
リモジュールの外観図を示す。図において、1はメモリ
モジュールである。2はプリント基板であり、その端面
ばソケットに差し込むための接続用のピン2aが半田付
けされている。3a〜3dはsop (スモール・アウ
トライン・パッケージ)あるいはQFP(クオッド・フ
ラット・パッケージ)のパッケージのICメモリであり
、256にビット前後のSRAM等が使用される。
リモジュールの外観図を示す。図において、1はメモリ
モジュールである。2はプリント基板であり、その端面
ばソケットに差し込むための接続用のピン2aが半田付
けされている。3a〜3dはsop (スモール・アウ
トライン・パッケージ)あるいはQFP(クオッド・フ
ラット・パッケージ)のパッケージのICメモリであり
、256にビット前後のSRAM等が使用される。
ICメモリ3a〜3dは表面実装型のため、プリント基
板2上の図示されていないパターンにクリーム半田等で
半田付けされている。4はマザーボードであり、検査の
終了したメモリモジュール1を、ソケット等を使用して
装着する。
板2上の図示されていないパターンにクリーム半田等で
半田付けされている。4はマザーボードであり、検査の
終了したメモリモジュール1を、ソケット等を使用して
装着する。
次に、本発明のメモリ試験方式について第2図に基づき
説明する。第2図は本発明のメモリ試験方式の手順、及
びそれに続くメモリモジュールの数値制御装置への実装
手順を示す図である。図において、Sの後の数値はステ
ップ番号を示す。
説明する。第2図は本発明のメモリ試験方式の手順、及
びそれに続くメモリモジュールの数値制御装置への実装
手順を示す図である。図において、Sの後の数値はステ
ップ番号を示す。
(Sl)SOPまたはQFPパッケージのICメモリを
プリント基板2に半田付けし、メモリモジュール1を製
作する。
プリント基板2に半田付けし、メモリモジュール1を製
作する。
(S2)メモリモジュール1をメモリモジュール試験機
(ICテスタ)5にソケット接続して全数検査を行う。
(ICテスタ)5にソケット接続して全数検査を行う。
また、信頼性に問題のあるメモリに対しては、この段階
でスクリーニングを実施する。
でスクリーニングを実施する。
〔S3〕検査に合格したメモリモジュール1をマザーボ
ード4に実装する。
ード4に実装する。
〔S4]マザーボード4をマザーボード試験機6に接続
して試験を行う。
して試験を行う。
〔S5〕マザーボード4を数値制御装置7に実装する。
〔S6]数値制御装置7全体の試験を行う。
このようにして、SOPまたはQFPパッケージのIC
メモリをソケット等に装着可能なモジュールに構成する
ことにより、ICテスタ等を使用してメモリのみの全数
検査をすることができる。
メモリをソケット等に装着可能なモジュールに構成する
ことにより、ICテスタ等を使用してメモリのみの全数
検査をすることができる。
以上説明したように本発明では、表面実装タイプのSO
PまたはQFPパッケージのICメモリを、ソケット等
に挿入可能なビン、或いはコネクタ等を有する小さなモ
ジュールに構成し、このメモリモジュール毎に試験を行
う方式としたので、DIPパッケージのICメモリ等と
同様に、ICテスタを使用してメモリのみの全数検査を
行うことができる。従って、このメモリを使用した数値
制御装置の信転性が向上する。
PまたはQFPパッケージのICメモリを、ソケット等
に挿入可能なビン、或いはコネクタ等を有する小さなモ
ジュールに構成し、このメモリモジュール毎に試験を行
う方式としたので、DIPパッケージのICメモリ等と
同様に、ICテスタを使用してメモリのみの全数検査を
行うことができる。従って、このメモリを使用した数値
制御装置の信転性が向上する。
第1図は本発明のメモリ試験方式を実施するためのメモ
リモジュールの外観図、 第2図は本発明のメモリ試験方式の手順、及びそれに続
(メモリモジュールの数値制御装置への実装手順を示す
図である。 1・・−・−−−−−・−・・−メモリモジュール2−
・・−・・・−・・−・−プリントit反3 a 〜3
d −−−−−−−−−−S OPまたはQFPパッ
ケージのICメモリ 4・−・・・−・・−マザーボード 特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖 第1 VA 第2図
リモジュールの外観図、 第2図は本発明のメモリ試験方式の手順、及びそれに続
(メモリモジュールの数値制御装置への実装手順を示す
図である。 1・・−・−−−−−・−・・−メモリモジュール2−
・・−・・・−・・−・−プリントit反3 a 〜3
d −−−−−−−−−−S OPまたはQFPパッ
ケージのICメモリ 4・−・・・−・・−マザーボード 特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖 第1 VA 第2図
Claims (2)
- (1)直接プリント板上のランド等に半田付けされるピ
ンを有するICメモリを試験するメモリ試験方式におい
て、 ソケット等に挿入可能なピン、或いはコネクタ等を有す
るプリント板上にICメモリを実装して、メモリモジュ
ールを構成し、 該メモリモジュール毎に試験を行うことを特徴とするメ
モリ試験方式。 - (2)前記ICメモリはSOP(スモール・アウトライ
ン・パッケージ)あるいはQFP(クオッド・フラット
・パッケージ)であることを特徴とする特許請求の範囲
第1項記載のメモリ試験方式。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63107357A JPH01277949A (ja) | 1988-04-28 | 1988-04-28 | メモリ試験方式 |
EP19890903809 EP0404940A4 (en) | 1988-04-28 | 1989-03-23 | Memory testing system |
PCT/JP1989/000312 WO1989010593A1 (en) | 1988-04-28 | 1989-03-23 | Memory testing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63107357A JPH01277949A (ja) | 1988-04-28 | 1988-04-28 | メモリ試験方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01277949A true JPH01277949A (ja) | 1989-11-08 |
Family
ID=14457020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63107357A Pending JPH01277949A (ja) | 1988-04-28 | 1988-04-28 | メモリ試験方式 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0404940A4 (ja) |
JP (1) | JPH01277949A (ja) |
WO (1) | WO1989010593A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015087849A (ja) * | 2013-10-29 | 2015-05-07 | 株式会社デンソー | データリフレッシュ装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9410208D0 (en) * | 1994-05-21 | 1994-07-06 | Simpson Gareth D | Memory module |
US6442718B1 (en) * | 1999-08-23 | 2002-08-27 | Sun Microsystems, Inc. | Memory module test system with reduced driver output impedance |
WO2001056038A1 (fr) * | 2000-01-28 | 2001-08-02 | Hitachi, Ltd. | Systeme a semi-conducteur |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5444873A (en) * | 1977-09-16 | 1979-04-09 | Toshiba Corp | Controller for semiconductor measuring instrument |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56153597A (en) * | 1980-04-30 | 1981-11-27 | Nec Corp | Mass storage device |
JPS58115699A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | メモリ・ボ−ド試験方式 |
GB2165709A (en) * | 1984-07-28 | 1986-04-16 | Crystalate Electronics | Interface adaptor arrangement for programmable automatic test equipment |
JPS623500A (ja) * | 1985-06-28 | 1987-01-09 | Nec Corp | メモリカ−ド試験装置 |
JPH077042B2 (ja) * | 1987-02-18 | 1995-01-30 | 株式会社日立製作所 | プリント基板搭載回路試験方法 |
-
1988
- 1988-04-28 JP JP63107357A patent/JPH01277949A/ja active Pending
-
1989
- 1989-03-23 WO PCT/JP1989/000312 patent/WO1989010593A1/ja not_active Application Discontinuation
- 1989-03-23 EP EP19890903809 patent/EP0404940A4/en not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5444873A (en) * | 1977-09-16 | 1979-04-09 | Toshiba Corp | Controller for semiconductor measuring instrument |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015087849A (ja) * | 2013-10-29 | 2015-05-07 | 株式会社デンソー | データリフレッシュ装置 |
WO2015064021A1 (ja) * | 2013-10-29 | 2015-05-07 | 株式会社デンソー | データリフレッシュ装置 |
US9983809B2 (en) | 2013-10-29 | 2018-05-29 | Denso Corporation | Data-refresh apparatus |
Also Published As
Publication number | Publication date |
---|---|
EP0404940A1 (en) | 1991-01-02 |
EP0404940A4 (en) | 1992-03-25 |
WO1989010593A1 (en) | 1989-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5825171A (en) | Universal burn-in board | |
US5869961A (en) | Smart IC-test receptacle having holes adapted for mounting capacitors arranged adjacent to pin positions | |
KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
JPH01277949A (ja) | メモリ試験方式 | |
US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
JP3141812B2 (ja) | 回路素子用検査装置 | |
JP4022698B2 (ja) | 検査回路基板 | |
JPH06174786A (ja) | バーンインボード | |
KR100517604B1 (ko) | 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법 | |
KR20090058862A (ko) | 반도체 패키지 테스트 보드 | |
JPS63307764A (ja) | Icソケツト | |
KR100234025B1 (ko) | 적층형 모듈 테스트 장치 | |
KR930000386Y1 (ko) | Plcc소켓 시험장치 | |
JPH05315416A (ja) | 論理検査端子付きlsi | |
JPH02137390A (ja) | 印刷配線板ユニットの製造方法 | |
JP3747649B2 (ja) | プリント回路板試験装置 | |
JPH0572296A (ja) | 半導体集積回路 | |
JPS6329273A (ja) | バ−ンイン基板 | |
JPS63211642A (ja) | 半導体試験装置 | |
JPH0658987A (ja) | バーンイン基板 | |
JPH08293370A (ja) | Icソケット及びこれを用いた試験装置 | |
JPH03244142A (ja) | 半導体デバイスの検査方法 | |
JPH04157747A (ja) | リード線ボンディング良否判定試験用回路内蔵半導体集積回路 | |
JPH0344581A (ja) | 電子回路パッケージ |