JPS62256139A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62256139A JPS62256139A JP61100669A JP10066986A JPS62256139A JP S62256139 A JPS62256139 A JP S62256139A JP 61100669 A JP61100669 A JP 61100669A JP 10066986 A JP10066986 A JP 10066986A JP S62256139 A JPS62256139 A JP S62256139A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- instruction code
- basic processing
- instruction
- code check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000007717 exclusion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ処理装置に関し、特に同一のハードウ
ェアを用いて広範囲の種類のデータ処理を実行するデー
タ処理装置;二関するものである。
ェアを用いて広範囲の種類のデータ処理を実行するデー
タ処理装置;二関するものである。
一般にデータ処理装置では、実行しようとするマシン命
令コードがシステム仕様上許可されているか否かを判定
し、許可されていない場合、不正命令コードとして除外
している。
令コードがシステム仕様上許可されているか否かを判定
し、許可されていない場合、不正命令コードとして除外
している。
第4図はこのような除外作業を行う回路部分を示すブロ
ック図であって、(5)は命令レジスタ、(6)は命令
レジスタ(5)の内容のうちの命令コード、(8)は不
正命令コード例外信号、(10)は不正命令コードチェ
ック回路である。
ック図であって、(5)は命令レジスタ、(6)は命令
レジスタ(5)の内容のうちの命令コード、(8)は不
正命令コード例外信号、(10)は不正命令コードチェ
ック回路である。
第5図は第4図の不正命令フードチェック回路(10)
内にある不正命令コードチェックテーブルを示し、簡単
のため、命令コード(6)が4ビツトの場合について示
す。図において*記号は不正命令コードであることを示
し、この部分には論理「1」の信号が記憶され、その他
の部分には論理「0」の信号が記憶される。
内にある不正命令コードチェックテーブルを示し、簡単
のため、命令コード(6)が4ビツトの場合について示
す。図において*記号は不正命令コードであることを示
し、この部分には論理「1」の信号が記憶され、その他
の部分には論理「0」の信号が記憶される。
主記憶装置のプログラムメモリから逐次読出される命令
語は命令レジスタ(5)に一時記憶され、命令レジスタ
(5)の内容のうち命令コード(6)は不正命令コード
チェック回路(10)に入力され不正命令コードチェッ
クテーブルへのアドレス信号となってそのテーブルに記
憶されているビットを読出す。
語は命令レジスタ(5)に一時記憶され、命令レジスタ
(5)の内容のうち命令コード(6)は不正命令コード
チェック回路(10)に入力され不正命令コードチェッ
クテーブルへのアドレス信号となってそのテーブルに記
憶されているビットを読出す。
読出されたビットの論理が「1」であれば、これは不正
命令コード例外信号(8)として出力される。
命令コード例外信号(8)として出力される。
この不正命令コードチェックテーブルは一般的にはPR
OM (programmable BOM )で構成
されPRCMに対する初期の書込みによって第5図に示
す内容のテーブルが作成されている。
OM (programmable BOM )で構成
されPRCMに対する初期の書込みによって第5図に示
す内容のテーブルが作成されている。
従来の不正命令フードチェック回路は以上のように構成
されているので、このデータ処理装置の処理すべき業務
が大幅に変化した結果、このデータ処理装置が異なるシ
ステム仕様で動作することになると、当然、不正命令コ
ードチェックテーブルの曹侠えが必要となる。FROM
で作られているため筈換えは比較的困難であり、この場
合は新しいシステム仕様に対応して書込まれているFR
OMと取換えねばならぬという問題点があった。
されているので、このデータ処理装置の処理すべき業務
が大幅に変化した結果、このデータ処理装置が異なるシ
ステム仕様で動作することになると、当然、不正命令コ
ードチェックテーブルの曹侠えが必要となる。FROM
で作られているため筈換えは比較的困難であり、この場
合は新しいシステム仕様に対応して書込まれているFR
OMと取換えねばならぬという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、システム仕様の異なるデータ処理装置を同一
のハードウェアで実現することを目的とする。
たもので、システム仕様の異なるデータ処理装置を同一
のハードウェアで実現することを目的とする。
この発明では、各種のシステム仕様に対応する各不正命
令コードチェックテーブルを不揮発性の補助記憶装置に
記憶しておいて、システム初期化の時点、たとえば電源
投入時点において、この補助記憶装置の中から、現在の
システム仕様(:対応する不正命令コードチェックテー
ブルを基本処理装置のメモリ領域内に書込むことにした
。
令コードチェックテーブルを不揮発性の補助記憶装置に
記憶しておいて、システム初期化の時点、たとえば電源
投入時点において、この補助記憶装置の中から、現在の
システム仕様(:対応する不正命令コードチェックテー
ブルを基本処理装置のメモリ領域内に書込むことにした
。
システム仕様が変化しても当該システム仕様に対応して
作成された不正命令コードチェックテーブルを使用して
マシン命令語を検査することができる。
作成された不正命令コードチェックテーブルを使用して
マシン命令語を検査することができる。
以下この発明の実施例を図面について説明する。
第1図はこの発明の一実施例を示すブロック図で、第1
図において(1)は主記憶装置、(2)は主記憶装置は
)のプログラムメモリ領域から逐次マシン命令語を読出
して、この読出した命令語を逐次実行する基本処理装置
、(3)はシステム全体を監視制御するシステム制御処
理装置、(4)は基本処理装置!l: +21とシステ
ム制御処理装置(3)との間の情報伝達を行うプロセッ
サバスである。
図において(1)は主記憶装置、(2)は主記憶装置は
)のプログラムメモリ領域から逐次マシン命令語を読出
して、この読出した命令語を逐次実行する基本処理装置
、(3)はシステム全体を監視制御するシステム制御処
理装置、(4)は基本処理装置!l: +21とシステ
ム制御処理装置(3)との間の情報伝達を行うプロセッ
サバスである。
システム制御処理装fit +31には不揮発性メモリ
で構成される補助記憶装置(図示せず)が付属されてお
り、この補助記憶装置内に各種のシステム仕様に対応す
る各種の不正命令コードチェックテーブルを記憶してい
る。
で構成される補助記憶装置(図示せず)が付属されてお
り、この補助記憶装置内に各種のシステム仕様に対応す
る各種の不正命令コードチェックテーブルを記憶してい
る。
第3図はシステム制御処理装置(3)の補助記憶装置に
記憶される不正命令コードチェックテーブルの一例を示
すフォーマット図で、モデルA1モデルB1モデルCは
各種(図に示す例ではA、B。
記憶される不正命令コードチェックテーブルの一例を示
すフォーマット図で、モデルA1モデルB1モデルCは
各種(図に示す例ではA、B。
Cの3種)のシステム仕様を意味し、これらシステム仕
様に対応する各種の不正命令コードチェックテーブルを
第5図について説明した要領で記憶する。
様に対応する各種の不正命令コードチェックテーブルを
第5図について説明した要領で記憶する。
また、第2図は第1図の基本処理装置(2)の不正命令
コード例外を検出する回路部分を示すブロック図で、第
2図(二おいて第1図又は第3図と同一符号は同−又は
相当部分を示し、(7)は不正命令コードチェックテー
ブル、(9)はプロセッサバスインタフェースである。
コード例外を検出する回路部分を示すブロック図で、第
2図(二おいて第1図又は第3図と同一符号は同−又は
相当部分を示し、(7)は不正命令コードチェックテー
ブル、(9)はプロセッサバスインタフェースである。
次にこの発明の装置の動作を説明する。システム初期化
の時点において、システム制御処理装置(3)は基本処
理装置(2)がどのようなシステム仕様の下に動作する
かを判定しくこの判定は従来公知のどのような方法で行
ってもよい)、この判定に従って第3図のモデルA、B
、Cのうちから一つのモデルを選定し、選定したモデル
の内容を読出しプロセッサバス(4)、プロセッサバス
インタフェース(9)を経て不正命令コードチェックテ
ーブル(7)に書込む。このチェックテーブル(7)は
書込みに便利なように上回で構成される。
の時点において、システム制御処理装置(3)は基本処
理装置(2)がどのようなシステム仕様の下に動作する
かを判定しくこの判定は従来公知のどのような方法で行
ってもよい)、この判定に従って第3図のモデルA、B
、Cのうちから一つのモデルを選定し、選定したモデル
の内容を読出しプロセッサバス(4)、プロセッサバス
インタフェース(9)を経て不正命令コードチェックテ
ーブル(7)に書込む。このチェックテーブル(7)は
書込みに便利なように上回で構成される。
この書込みが終った後の動作は84図に示す従来の装置
について説明した場合と同様である。
について説明した場合と同様である。
以上のようにこの発明によれば、システム初期化の時点
において、システム制御処理装置から当該システム仕様
に従った不正命令コードチェックテーブルの内容を書込
むようにしたので、同一のハードウェアを用いて異なる
システム仕様のモデルを実現することができる。
において、システム制御処理装置から当該システム仕様
に従った不正命令コードチェックテーブルの内容を書込
むようにしたので、同一のハードウェアを用いて異なる
システム仕様のモデルを実現することができる。
第1図はこの発明の一実施例を示すブロック図、第2図
は第1図の基本処理装置の不正命令コード例外を検出す
る回路部分を示すブロック図、I!3図は第1図のシス
テム制御処理装置内に記憶される不正命令コードチェッ
クテーブルの一例を示すフォーマット図、第4図は従来
の回路部分を示すブロック図、第5図は第4図の不正命
令コードチェック回路内にあるチェックテーブルを示す
フォーマット図。 (1)は主記憶装置、(2)は基本処理装置、(3)は
システム制御処理装置、(4)はプロセッサバス、(5
)は命令レジスタ、(6)は命令コード、(7)は不正
命令コードチェックテーブル、(8)は不正命令コード
例外信号、(9)はプロセッサバスインタフェース。 尚、各図中同一符号は同−又は相当部分を示す。
は第1図の基本処理装置の不正命令コード例外を検出す
る回路部分を示すブロック図、I!3図は第1図のシス
テム制御処理装置内に記憶される不正命令コードチェッ
クテーブルの一例を示すフォーマット図、第4図は従来
の回路部分を示すブロック図、第5図は第4図の不正命
令コードチェック回路内にあるチェックテーブルを示す
フォーマット図。 (1)は主記憶装置、(2)は基本処理装置、(3)は
システム制御処理装置、(4)はプロセッサバス、(5
)は命令レジスタ、(6)は命令コード、(7)は不正
命令コードチェックテーブル、(8)は不正命令コード
例外信号、(9)はプロセッサバスインタフェース。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 主記憶装置と、この主記憶装置のプログラムメモリ領域
から逐次マシン命令語を読出して、この読出した命令語
に基づく命令を逐次実行する基本処理装置と、この基本
処理装置にプロセッサバスを介して接続されたシステム
制御処理装置とを備え、 このシステム制御処理装置には、上記基本処理装置が遂
行すべき業務の属性にそれぞれ対応する各不正命令コー
ドチェックテーブルを記憶する補助記憶装置が付属され
、 このデータ処理装置のシステム初期化の時点において、
上記システム制御処理装置が上記基本処理装置の当該時
点において遂行する業務の属性を判定して、この判定し
た属性に従い上記補助記憶装置から当該属性に対応する
不正命令コードチェックテーブルを読出し上記プロセッ
サバスを介して上記基本処理装置内の不正命令コードチ
ェックテーブル記憶領域に書込む手段と、 上記基本処理装置が上記主記憶装置から読出したマシン
命令語を当該基本処理装置内の不正命令コードチェック
テーブルを参照して不正命令であるか否かを判定する手
段と、 を備えたデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61100669A JPS62256139A (ja) | 1986-04-30 | 1986-04-30 | デ−タ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61100669A JPS62256139A (ja) | 1986-04-30 | 1986-04-30 | デ−タ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62256139A true JPS62256139A (ja) | 1987-11-07 |
Family
ID=14280179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61100669A Pending JPS62256139A (ja) | 1986-04-30 | 1986-04-30 | デ−タ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62256139A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0512005A (ja) * | 1991-07-02 | 1993-01-22 | Nec Corp | 情報処理装置 |
-
1986
- 1986-04-30 JP JP61100669A patent/JPS62256139A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0512005A (ja) * | 1991-07-02 | 1993-01-22 | Nec Corp | 情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1078889A (ja) | マイクロコンピュータ | |
JP2003044303A (ja) | コンピュータ装置 | |
EP0059758A1 (en) | Numerical control unit | |
JPS62256139A (ja) | デ−タ処理装置 | |
JPS62256138A (ja) | デ−タ処理装置 | |
EP0127830A2 (en) | Microprocessor system with a multibyte system bus | |
JP2760027B2 (ja) | I/o装置 | |
JPS62256134A (ja) | デ−タ処理装置 | |
JPH01102643A (ja) | データ処理システム | |
JPS6362065A (ja) | デ−タ転送制御方式 | |
JPH02207344A (ja) | ソフトウェア開発支援装置 | |
JPS6329860A (ja) | メモリカ−ド処理方法 | |
JPH02133851A (ja) | 通信制御装置 | |
JPS62147552A (ja) | 記憶装置 | |
JPS62165261A (ja) | マイクロプロセツサボ−ド | |
JPH05282232A (ja) | 装置制御機構 | |
JPH0573437A (ja) | メモリパリテイ回路 | |
JPH01291305A (ja) | Pcの状態遷移検出方式 | |
JPH03139724A (ja) | データ処理装置 | |
JPH01222328A (ja) | データ処理方式 | |
JPS62166430A (ja) | デ−タ処理システム | |
JPS61157945A (ja) | マイクロ命令読み込み回路 | |
JPH04175903A (ja) | プログラマブルコントローラ | |
JPS63265332A (ja) | プログラムジヤンプ方式 | |
JPS5923351A (ja) | 複写装置の制御装置 |