JPH1154617A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1154617A JPH1154617A JP20798197A JP20798197A JPH1154617A JP H1154617 A JPH1154617 A JP H1154617A JP 20798197 A JP20798197 A JP 20798197A JP 20798197 A JP20798197 A JP 20798197A JP H1154617 A JPH1154617 A JP H1154617A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
る半導体装置における接続抵抗を安定化する。 【解決手段】 トランジスタのソース・ドレイン領域等
となる不純物拡散領域1aを有する半導体基板1の上
に、第1の層間絶縁膜2を堆積する。第1の層間絶縁膜
2に形成した接続孔内に、第1の層間絶縁膜2よりも薄
い第1の埋め込みプラグ3を形成する。その後、基板の
全面上に低被覆率で堆積した第1の導体膜をパターニン
グして第1の配線4を形成する。第1の配線には深い凹
部が形成されるので、その上に次層の第2の埋め込みプ
ラグ6を形成すると、両者間の接触面積が接続孔の断面
積に比べて極めて広くなるので、接続孔の径のばらつき
に対する接続抵抗の変化が緩和される。つまり、開口面
積依存性の小さい安定した接続抵抗を有する半導体装置
が得られる。
Description
ンタクトプラグ構造を有する半導体装置の製造方法に係
り、特に接続抵抗の安定化対策に関する。
基板の上に層間絶縁膜を介在させて多数の配線層を形成
するようにした多層配線構造を有する半導体装置が知ら
れている。以下、従来の半導体装置の製造方法につい
て、図4を参照しながら説明する。図4は従来の多層配
線構造を有する半導体装置の一般的な構造の例を示す断
面図である。
ず)が形成された半導体基板1の上に、第1層間絶縁膜
2と、この第1層間絶縁膜2に形成された接続孔内に埋
め込まれたたとえばタングステン等の高融点金属からな
る第1埋め込みプラグ3と、第1層間絶縁膜2及び第1
埋め込みプラグ3の上に形成されたアルミニウム等の導
電性材料からなる第1層目金属配線4と、第1層間絶縁
膜2及び第1層目金属配線4の上に形成された第2層間
絶縁膜5と、第2層間絶縁膜5に形成された接続孔内に
埋め込まれた高融点金属からなる第2埋め込みプラグ6
と、第2層間絶縁膜5及び第2埋め込みプラグ6の上に
形成された第2層目金属配線7とを備えている。
めの製造工程を概略的に説明する。まず、半導体基板1
にたとえばゲート絶縁膜,ゲート電極及びソース・ドレ
イン領域を有するトランジスタを形成する。そして、半
導体基板1の上に第1層間絶縁膜2を堆積し、第1層間
絶縁膜2に、半導体基板1の不純物拡散領域1a(たと
えば上記ソース・ドレイン領域)に到達する接続孔を形
成する。そして、この接続孔内にタングステン等の高融
点金属を埋め込んで第1埋め込みプラグ3を形成する。
その後、第1埋め込みプラグ3及び第1層間絶縁膜2の
上にアルミニウム合金膜等の金属膜を形成した後これを
パターニングして第1層目金属配線4を形成する。その
後、同様の工程を繰り返して、第2層間絶縁膜4,第2
埋め込みプラグ6及び第2層目金属配線7を形成する。
造は、各層間絶縁膜の接続孔に埋め込みプラグと金属配
線とが順次積み上げられた構造となっているので、積み
上げ方式のコンタクトプラグ構造といわれているが、上
記従来の積み上げ方式のコンタクトプラグ構造において
は、以下のような問題があった。
では、各埋め込みプラグと各層の金属配線が積み上げら
れているので、埋め込みプラグと金属配線が直列に接続
されている。したがって、各層の金属配線を接続する経
路中の抵抗は、その経路中のもっとも狭い部分である各
接続孔の開口面積によって異なる。そして、コンタクト
抵抗は開口面積に対する依存性が大きく、安定した接続
抵抗を得ることができないという問題があった。
めになされたものであり、その目的は、配線間の接続抵
抗の開口面積に対する依存性を低減し、もって、接続孔
径のばらつきに対して安定した接続抵抗を発揮しうる半
導体装置の製造方法を提供することにある。
に本発明が講じた手段は、埋め込みプラグとその上の配
線との接触面積を増大させることにより、接続孔径のば
らつきによる接続抵抗の変化の割合を緩和することにあ
る。具体的には、基本的な半導体装置の製造方法である
請求項1に記載されている手段と、請求項1を引用した
請求項2,3に関する手段とを講じている。
1に記載されているように、半導体基板の導電性領域の
上に第1の層間絶縁膜を形成するステップと、上記第1
の層間絶縁膜に上記導電性領域に到達する第1の接続孔
を形成するステップと、上記第1の接続孔内に上記第1
の層間絶縁膜の厚みよりも薄い第1の金属膜を堆積して
第1の埋め込みプラグを形成するステップと、上記第1
の埋め込みプラグ及び上記第1の層間絶縁膜の上に第1
の導体膜を低被覆率の条件で堆積した後パターニングし
て、少なくとも上記第1の埋め込みプラグの上に第1の
配線を形成するステップと、上記第1の配線が形成され
た半導体基板の上に第2の層間絶縁膜を堆積するステッ
プと、上記第2の層間絶縁膜に上記第1の配線に到達す
る第2の接続孔を形成するステップと、上記第2の接続
孔内に上記第2の層間絶縁膜よりも薄い第2の金属膜を
堆積して、第2の埋め込みプラグを形成するステップ
と、上記第2の埋め込みプラグ及び上記第2の層間絶縁
膜の上に第2の導体膜を堆積した後パターニングして、
少なくとも上記第2の埋め込みプラグの上に第2の配線
を形成するステップとを備えている。
まれた第1の埋め込みプラグの上面と第1層間絶縁膜の
上面との間には高低差が存在している。この状態で、第
1の導体膜が低被覆率で堆積されるので、第1の導体膜
からパターニングされた第1の配線のうち第1の埋め込
みプラグ上にある領域には深い凹部が形成される。そし
て、その後、第1の配線の上に第2の埋め込みプラグが
形成されると、両者間の接触面積が接続孔の横断面積に
比較して極めて広くなる。したがって、製造工程あるい
は設計の都合上で接続孔の径にばらつきが生じても、凹
部の深さ方向に沿った接触面積はほとんど変わらないの
で、全体としての接触面積のばらつきは緩和される。す
なわち、開口面積依存性の小さい安定した接続抵抗を有
する半導体装置が形成されることになる。また、第1の
配線における凹部の存在によって、第2の埋め込みプラ
グからの応力も緩和される。
1において、上記第2の導体膜を堆積するステップを低
被覆率の条件で行い、上記第2の配線の上に、上記各接
続孔,埋め込みプラグ及び配線を形成する方法と同じ方
法によって、1又は2以上の接続孔,埋め込みプラグ及
び配線を積み上げる工程をさらに備えことができる。
合にも、全ての配線層間において、安定した接続接続抵
抗を有する半導体装置が得られることになる。
1又は2において、上記各導体膜を堆積する際には、ア
ルミニウム合金膜を200℃以下の低温スパッタリング
法により堆積することが好ましい。
件で第1の導体膜を堆積することができるので、第1の
導体膜つまり第1の配線に深さの大きな凹部を形成する
ことが可能になる。
1,2又は3において、上記各埋め込みプラグを形成す
る工程における各金属膜の堆積を、選択CVD法により
行うことができる。
請求項1,2又は3において、上記各埋め込みプラグを
形成する工程を、基板の全面上に各金属膜を堆積した
後、各層間絶縁膜上の各金属膜のみを除去することによ
り行ってもよい。
図面を参照しながら説明する。
積み上げ方式のコンタクトプラグ構造を有する半導体装
置の製造方法を示すものである。
MOSFET等のトランジスタを形成し、半導体基板1
の上に厚みが800〜1200nmの第1層間絶縁膜2
を堆積する。そして、第1層間絶縁膜2に、トランジス
タ中のソース・ドレイン領域等の不純物拡散領域1aに
到達する径が0.5〜0.7μmの接続孔を形成する。
次に、この接続孔内に高融点金属を上記第1層間絶縁膜
2の膜厚未満の厚さ例えば350〜700nm程度の厚
みで堆積した後、エッチバックして接続孔以外の部分を
除去する。この工程により、接続孔内に中央付近がやや
凹んだ形状の第1埋め込みプラグ3が形成される。
厚みが600〜900nm程度の第1の導体膜を低被覆
率で堆積する。例えば、アルミニウム合金膜をスパッタ
法により堆積する場合には、200℃以下の低温スパッ
タ法を採用する。そして、第1の導体膜をパターニング
してこの工程により、第1埋め込みプラグ3及びその周
囲の第1層間絶縁膜2の上に、中央部が大きく凹んだ第
1層目金属配線4が形成される。ここで、第1の導体膜
としてアルミニウム合金膜を用い、低温スパッタ法によ
り第1の導体膜を堆積する。このとき、低温スパッタ法
によるアルミニウム合金膜の堆積においては高温スパッ
タ法による場合のごとくアルミニウム合金膜の流動が生
じない。しかも、低被覆率つまりステップカバレージの
低い条件でアルミニウム合金膜を堆積することにより、
接続孔のエッジ部でオーバーハングが生じ、アルミニウ
ム合金膜の凹部における膜の堆積速度が極端に低くな
る。従って、同図に示すように、第1層間絶縁膜2と第
1埋め込みプラグ3との高低差が強調され、第1層目金
属配線4は、接続孔内で深い凹部を有するものとなる。
なお、高融点金属膜の堆積厚みをtとし、接続孔の径を
Dとすると、t×2>D×140%であることが好まし
い。
第2層間絶縁膜5を形成し、第2層間絶縁膜5に、第1
層目金属配線4に到達する接続孔を形成する。そして、
この接続孔内にタングステン等の高融点金属を第2層間
絶縁膜5の膜厚未満の厚みで堆積し、第2埋め込みプラ
グ6を形成する。このとき、第2埋め込みプラグ6はそ
の中央部が凹んだ形状となるが、その凹みの程度は第1
層目金属配線4の凹みが緩和されたものとなっている。
その後、低温スパッタ法により、基板の全面上にアルミ
ニウム合金膜からなる第2の導体膜を堆積した後、この
第2の導体膜をパターニングして、第2埋め込みプラグ
6及び第2層間絶縁膜5の上に、第2層目金属配線7を
形成する。この工程によって、第1層目金属配線5と同
様に大きく中央部が凹んだ第2層目金属配線7が形成さ
れる。
絶縁膜に形成された接続孔内に層間絶縁膜の膜厚未満の
厚みで埋め込みプラグを形成し、さらにその上に低被覆
率の条件でアルミニウム合金膜からなる金属配線を形成
するようにしているので、中央部が大きく凹んだ形状を
有する金属配線を形成することができる。このため、金
属配線とその上層の埋め込みプラグとのコンタクト面積
が拡大する。そして、接続孔の径がばらついても、配線
の凹部の深さにはほとんど変わりがないので深さに応じ
たコンタクト面積は変わらない。つまり、接続孔の径が
ばらついてもそのばらつきによってコンタクト面積が変
化する度合いが緩和される。よって、開口面積に対する
依存性の小さい安定した接続抵抗を実現することができ
る。
ンからなる上層の第2の埋め込みプラグ6によってスト
レスが印加されるが、第1層目金属配線4の中央が大き
く凹んでいることで、配線等に対する上層のタングステ
ンプラグからのストレスも緩和される。
エッチバック法により接続孔内に埋め込んでいるが、選
択CVD法により埋め込むようにしてもよい。
ば、積み上げ方式のコンタクトプラグ構造を有する半導
体装置の製造方法として、接続孔内に層間絶縁膜の厚み
よりも薄い金属膜を埋め込んで埋め込みプラグを形成し
た後、その上に低被覆率で導電性材料を堆積して配線を
形成し、さらにその上に上層の埋め込みプラグ等を形成
するようにしたので、深い凹部を有する配線とその上の
埋め込みプラグとの接触面積が増大することにより、開
口面積依存性の小さい安定した接続抵抗を有する半導体
装置の製造方法を実現することができる。
クトプラグ構造を有する半導体装置の製造工程のうち第
1埋め込みプラグを形成するまでの工程を示す断面図で
ある。
程のうち第1層目配線層を形成するための第1の導体膜
を堆積するまでの工程を示す断面図である。
程のうち第2層目配線層を形成するための第2の導体膜
を堆積するまでの工程を示す断面図である。
有する半導体装置の断面図である。
Claims (5)
- 【請求項1】 半導体基板の導電性領域の上に第1の層
間絶縁膜を形成するステップと、 上記第1の層間絶縁膜に上記導電性領域に到達する第1
の接続孔を形成するステップと、 上記第1の接続孔内に上記第1の層間絶縁膜の厚みより
も薄い第1の金属膜を堆積して第1の埋め込みプラグを
形成するステップと、 上記第1の埋め込みプラグ及び上記第1の層間絶縁膜の
上に第1の導体膜を低被覆率の条件で堆積した後パター
ニングして、少なくとも上記第1の埋め込みプラグの上
に第1の配線を形成するステップと、 上記第1の配線が形成された半導体基板の上に第2の層
間絶縁膜を堆積するステップと、 、上記第2の層間絶縁膜に上記第1の配線に到達する第
2の接続孔を形成するステップと、 上記第2の接続孔内に上記第2の層間絶縁膜よりも薄い
第2の金属膜を堆積して、第2の埋め込みプラグを形成
するステップと、 上記第2の埋め込みプラグ及び上記第2の層間絶縁膜の
上に第2の導体膜を堆積した後パターニングして、少な
くとも上記第2の埋め込みプラグの上に第2の配線を形
成するステップとを備えている半導体装置の製造方法。 - 【請求項2】 請求項1に記載の半導体装置の製造方法
において、 上記第2の導体膜を堆積するステップは低被覆率の条件
で行われ、 上記第2の配線の上に、上記各接続孔,埋め込みプラグ
及び配線を形成する方法と同じ方法により、1又は2以
上の接続孔,埋め込みプラグ及び配線を積み上げる工程
をさらに備えていることを特徴とする半導体装置の製造
方法。 - 【請求項3】 請求項1又は2に記載の半導体装置の製
造方法において、 上記各導体膜を堆積する際には、アルミニウム合金膜を
200℃以下の低温スパッタリング法により堆積するこ
とを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項1,2又は3に記載の半導体装置
の製造方法において、 上記各埋め込みプラグを形成する工程における各金属膜
の堆積は、選択CVD法により行われることを特徴とす
る半導体装置の製造方法。 - 【請求項5】 請求項1,2又は3に記載の半導体装置
の製造方法において、 上記各埋め込みプラグを形成する工程は、基板の全面上
に各金属膜を堆積した後、各層間絶縁膜上の各金属膜の
みを除去することにより行われることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20798197A JP3249071B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20798197A JP3249071B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1154617A true JPH1154617A (ja) | 1999-02-26 |
JP3249071B2 JP3249071B2 (ja) | 2002-01-21 |
Family
ID=16548711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20798197A Expired - Fee Related JP3249071B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3249071B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545358B2 (en) * | 1998-09-16 | 2003-04-08 | Samsung Electronics, Co., Ltd. | Integrated circuits having plugs in conductive layers therein and related methods |
KR100442106B1 (ko) * | 2002-06-26 | 2004-07-27 | 삼성전자주식회사 | 도전성 콘택 구조 및 그 제조방법 |
CN112071901A (zh) * | 2020-09-21 | 2020-12-11 | 泉芯集成电路制造(济南)有限公司 | 电极连接结构、晶体管及其制备方法 |
-
1997
- 1997-08-01 JP JP20798197A patent/JP3249071B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545358B2 (en) * | 1998-09-16 | 2003-04-08 | Samsung Electronics, Co., Ltd. | Integrated circuits having plugs in conductive layers therein and related methods |
KR100442106B1 (ko) * | 2002-06-26 | 2004-07-27 | 삼성전자주식회사 | 도전성 콘택 구조 및 그 제조방법 |
CN112071901A (zh) * | 2020-09-21 | 2020-12-11 | 泉芯集成电路制造(济南)有限公司 | 电极连接结构、晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3249071B2 (ja) | 2002-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
JPH0817925A (ja) | 半導体装置とその製法 | |
JP3249071B2 (ja) | 半導体装置の製造方法 | |
JPS63211672A (ja) | 半導体集積回路装置 | |
JPS60262443A (ja) | 多層配線の形成方法 | |
US20030137049A1 (en) | Semiconductor device | |
JP2790388B2 (ja) | 半導体装置の製造方法 | |
KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
JPH02281757A (ja) | 半導体装置 | |
JPS59103355A (ja) | 半導体装置 | |
JPH08203899A (ja) | 半導体装置の製造方法 | |
JPH0786209A (ja) | 半導体装置の製造方法 | |
JPH0234929A (ja) | 半導体装置の製造方法 | |
JPH02111052A (ja) | 多層配線形成法 | |
JPH0661228A (ja) | 半導体装置及びその製造方法 | |
JPH05343531A (ja) | 半導体装置及びその製造方法 | |
JPH05144808A (ja) | 半導体装置及びその製造方法 | |
JPH0629237A (ja) | 半導体装置及びその製造方法 | |
JPS62296558A (ja) | 半導体装置 | |
JPH04208525A (ja) | 半導体装置 | |
JPH05136277A (ja) | 金属配線コンタクト形成方法 | |
JPS60164338A (ja) | 多層配線の形成方法 | |
JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
JPH043428A (ja) | 集積回路装置の製造方法 | |
JPH0442952A (ja) | 半導体装置の電極配線およびその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |