JPH01236327A - 割込みマスク制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 中央処理装置（ＣＰ　Ｕ）に対する割込みを制御するマ
スクの制御方法に関し、 既存の命令の動作を自然に拡張することにより、拡張し
た割込みマスクをも制御することを目的とし、 既存のマスクレジスタに割付けし切れない割込み経路拡
張を行なう場合の割込みマスク制御方法において、拡張
マスクビットを収容するレジスタ、該マスクビットに対
するオペランドであるフラグビットを収容するレジスタ
、および命令デコーダが出力する制御信号に従って該フ
ラグビットにより拡張マスクビットを更新する回路を設
けて、既存のマシン語命令の実行で、前記既存のマスク
レジスタと拡張マスクビット収容レジスタの更新を同時
に行なうように構成する。

〔産業上の利用分野〕

本発明は、中央処理装置（ＣＰ　Ｕ）に対する割込みを
制御するマスクの制御方法に関する。

割込みマスクは例えば８ビツトのレジスタで構成され、
このレジスタにデータ００１０１１０１を書込んで、３
．５．６．８番の割込みは受付け、それ以外の割込みは
受付けない、という制御をする。レジスタに書込むデー
タを変えて例えば１１０１００１０にすれば、上記とは
逆になる。

多数の入出力装置（Ｉｌｏ）の要求を複数のＣＰＵで分
担して処理するシステムがあるが、か＼るシステムでは
割込みマスクは各ＣＰＵが受持つＩｌｏを決定し、割込
みマスクのデータの変更はその受持つし０の変更になる
、等の制御を行なう。

〔従来の技術〕

ＣＰＵに対する割込み経路を拡張する場合、例えば上記
の８経路を９経路にする場合、その９経路の割込みを制
御するために、新たな割込みマスクを設けなくてはなら
ない。だが、割込みマスクのあるレジスタ（以後、レジ
スタＡと呼ぶ）に新たなマスクビットを設ける空ビット
がない場合、新たなマスクは別のレジスタ（以後、レジ
スタＢと呼ぶ）に設けることになる。レジスタＢは、本
例では９ビツト以上のビット数を持つ１個のレジスタと
され、或いは今までの８ビツトレジスタと他のレジスタ
との２個とされたりする。

いずれにしてもレジスタＡを制御するために用意された
既存のマシン語命令のオペランドはレジスタＡにしか対
応していないため、このマシン語命令ではレジスタＢを
制御するために必要なオペランドを得ることができない
。このため他の方法でレジスタＢに対するオペランドを
得る必要がある。

この問題に対して従来は、レジスタＡを制御するための
既存のマシン語命令と、レジスタＡ及びレジスタＢの両
方を制御できる新たなマシン語命令を併用することによ
って対処していた。つまり、レジスタＡのみを制御する
際には既存のマシン語命令を用いて、必要なオペランド
はこれまで通り該既存のマシン語命令によって得るよう
にし、これに対して拡張した割込みマスクのあるレジス
タＢをも同時に制御したい場合には新たなマシン語命令
を用い、これによってオペランドを得ていた。

〔発明が解決しようとする課題〕

このように２つのマシン語命令を用いる方式では、マシ
ン語命令を作る作業が増大する、新たに作ったマシン語
命令の速度が従来からの命令に比較して遅くなりがちで
ある、マシン語の命令体系が複雑になる、デバッグが困
難になる、等の問題を生じる。

本発明は、既存の命令の動作を自然に拡張することによ
り、拡張した割込みマスクをも制御することを目的とす
る。

（課題を解決するための手段〕 第１図にマスクレジスタを示す。このマスクレジスタｌ
Ｏは８ビツトを持ち、各ビットは順に、１１０割込みマ
スク０．１１０割込みマスク１、ｉ１０割込みマスク２
、Ｉ／１割込みマスク３、外部割込みマスク、プログラ
ム割込みマスク、マシンチエツク割込みマスク、アドレ
ス変換制御ビ・ノドである。このようにマスクレジスタ
が一杯に使用されているとき、更に割込みマスクを増加
するには、別のレジスタを使用するが、１２はその付加
レジスタであり、これに拡張マスクビットＢを収容する
。

マスクレジスタ１０へのデータ書込みまたはデータ更新
はマシン語命令で行なうが、本発明ではこのマシン語命
令は既存のもの（マスクレジスタ１０に対するもの）を
使用する。

また本発明では拡張マスクビットＢを収容するレジスタ
１２へ書込み／更新データ（フラグピッ１−Ｆ）を供給
するレジスタ１４を設ける。

第２図に拡張マスクビットＢに対する追加回路を示し、
第３図にマスクレジスタ１０に対する書込み／更新回路
を示す。この第２図の回路は第３図の回路に併設する。

〔作用〕

上記構成によれば、修正されたマシン語命令を実行する
ことで、レジスタ１０と１２を同時に更新することがで
き、こうして拡張した場合も割込みマスクの各ビットの
同時更新が可能になる。但し、レジスタ１２に対する更
新データはマシン語命令のオペランドでは与えられない
ので、これは予めレジスタ１４にデータ（フラグビット
Ｆ）を書込んでおいてこれより供給する。従って動作と
しては２段型であるが、マスクレジスタの更新は１度に
行なわれる。

〔実施例〕

第２図、第３図を参照してマスクデータの書込み／更新
を詳細に説明する。

第３図は既存の部分であり、２０はシステムバスインタ
フェースであり、これにはメモリ２２、命令コードレジ
スタ２４、およびリードオペランドレジスタ２８が接続
する。２６は命令デコーダであり、レジスタ２４に取込
んだ命令コードを解読し、制御信号Ｓなどを出力する。

３０は演算器で、レジスタ２８とレジスタ１０の内容を
演算してその結果を再びレジスタ１０に格納する等の処
理を行なう。

第２図は本発明で追加した部分で、セレクタ３２、アン
ドゲートＧ１、オアゲートＧ２、レジスタ１２，１４を
備える。レジスタ１２．１４従ってビットＢ、Ｆはこ−
では１ビツトを想定しているが、勿論複数ビットであっ
てもよく、複数ビットの場合は第２図回路を複数個設け
る。

マスクレジスタ１０は第１図の８ビツトを持ち、これに
ｌビットを追加して全体で９ピントのマスクレジスタに
する、とする。またマスクレジスタの更新は次の３種の
命令で行なうとする。

■Ａｎｄ　Ｍａｓｋ命令：オペランドの値とマスクレジ
スタの値の論理積を求め、この値をマスクレジスタにセ
ントする。

■Ｏｒ　Ｍａｓｋ命令：オペランドの値とマスクレジス
タの値の論理和を求め、この値をマスクレジスタにセン
トする。

■Ｌｏａｄ　Ｍａｓｋ命令：オペランドの値をマスクレ
ジスタに読込む。

追加した１ビツトのマスクビットＢに対し、１ビツトの
フラグビットＦを設ける。このフラグビットＦはＣＰＵ
内のコントロールレジスタ（レジスタ１４）に割り付け
、既存のＬｏａｄ　Ｃｏｎｔｒｏｌ命令によって更新す
る。拡張したマスクビットに対し、第２図の回路を設け
る。

システムバスインタフェース２０を通シて送られた命令
をレジスタ２４が取込み、デコーダ２６が解読した結果
これはＡｎｄ、　Ｏｒ、　Ｌｏａｄ各Ｍａｓｋ命令であ
る又はこれらのいずれでもないことが分ると該デコーダ
はその旨を示す制御信号Ｓを出力する。

これにより第２図では次の制御が行なわれる。

（ａ）Ａｎｄ　Ｍａｓｋｌｏｒ　　Ｍａｓｋ／Ｌｏａｄ
　　Ｍａｓｋ命令以外の場合：第２図の■の経路が選択
され、レジスタ１２の内容が再びレジスタ１２に書込ま
れるだけで、拡張したマスクビットＢの値は変化しない
。

（ｂｌＡｎｄ　Ｍａｓｋ命令の場合二〇の経路が選択さ
れ、拡張したマスクビットＢとフラグビットＦの論理積
が、レジスタ１２に格納され、これが新しい拡張マスク
ビットＢになる。

（ｃｌｏｒ　　Ｍａｓｋ命令の場合：■の経路が選択さ
れ、拡張したマスクビットＢとフラグビットＦの論理和
が、新しい拡張したマスクビットＢになる。

（ｄｉ　Ｌｏａｄ　　Ｍａｓｋ命令の場合：■の経路が
選択され、レジスタ１４の内容がレジスタ１２へ送られ
て、フラグビットＦがそのまま拡張マスクビットＢにな
る。

レジスタ１４のフラグビットＦは上記制御の前に、別の
命令によりセットしておく。こうして、フラグビットを
あらかじめ設定することにより、既存のＡｎｄ　Ｍａｓ
ｋｌｏｒ　　Ｍａｓｋ／Ｌｏａｄ　　Ｍａｓｋ命令によ
って、拡張したマスクビットを自然に更新することがで
きる。

制御信号Ｓは第３図の演算器３０及びレジスタ１０へも
与えられ、また前記システムバスインタフェース２０を
通して送られた命令のオペランドはレジスタ２８に取込
まれ、マスクレジスタ１０の内容と、制御信号Ｓにより
指定される演算（ＡｎｄＯｒ、　Ｌｏａｄ、スルー）が
行なわれ、結果がマスクレジスタ１０に格納される。こ
の第３図の処理と第２図の処理は制御信号Ｓにより同時
に行なわれ、こうして拡張割込みマスクの各ビットの同
時更新が可能になる。

割込みマスクの各ビットは同時更新が要求される。逐次
更新であると、更新中に同時に２つの割込みが入ったと
き、更新済みの経路のものは更新後の、更新未了の経路
のものは更新前の割込み処理になり、予期しない動作に
なる。

〔発明の効果〕

以上説明した様に、本発明によれば、新たなマシン語命
令をつくることなしに拡張した割込みマスクを制御する
ことができる。変更する部分は、第２図の回路を付加し
て、命令デコーダ２６が出力する制御信号Ｓをこの第２
図の回路へも加えるだけである。この方法によって拡張
した割込みマスクの制御を行えば、既存のマシン語命令
の実行速度も変らない上、マシン語の命令体系を変える
必要がなくなり、デバッグが困難になることもない。こ
のためプログラミング効率の向上に寄与するところが大
きい。

【図面の簡単な説明】

第１図は本発明のマスクレジスタの説明図、第２図は本
発明で追加する部分を示す回路図、第３図は既存部分の
構成を示すブロック図である。 第１図〜第３図で、１０は既存のマスクレジスタ、１２
は追加マスクレジスタ、１４はフラグビットを収容する
レジスタ、Ｇｌ、Ｇ２はゲート回路、３２はセレクタ、
２６は命令デコーダである。

Claims (1)

1. 【特許請求の範囲】 １、既存のマスクレジスタ（１０）に割付けし切れない
   割込み経路拡張を行なう場合の割込みマスク制御方法に
   おいて、 拡張マスクビット（Ｂ）を収容するレジスタ（１２）、
   該マスクビットに対するオペランドであるフラグビット
   （Ｆ）を収容するレジスタ（１４）、および命令デコー
   ダ（２６）が出力する制御信号（Ｓ）に従って該フラグ
   ビットにより拡張マスクビットを更新する回路（Ｇ＿１
   、Ｇ＿２、３２）を設けて、既存のマシン語命令の実行
   で、前記既存のマスクレジスタと拡張マスクビット収容
   レジスタの更新を同時に行なうことを特徴とする割込み
   マスク制御方法。