JPH01236327A - 割込みマスク制御方法 - Google Patents
割込みマスク制御方法Info
- Publication number
- JPH01236327A JPH01236327A JP6297488A JP6297488A JPH01236327A JP H01236327 A JPH01236327 A JP H01236327A JP 6297488 A JP6297488 A JP 6297488A JP 6297488 A JP6297488 A JP 6297488A JP H01236327 A JPH01236327 A JP H01236327A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- register
- bit
- interruption
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
中央処理装置(CP U)に対する割込みを制御するマ
スクの制御方法に関し、 既存の命令の動作を自然に拡張することにより、拡張し
た割込みマスクをも制御することを目的とし、 既存のマスクレジスタに割付けし切れない割込み経路拡
張を行なう場合の割込みマスク制御方法において、拡張
マスクビットを収容するレジスタ、該マスクビットに対
するオペランドであるフラグビットを収容するレジスタ
、および命令デコーダが出力する制御信号に従って該フ
ラグビットにより拡張マスクビットを更新する回路を設
けて、既存のマシン語命令の実行で、前記既存のマスク
レジスタと拡張マスクビット収容レジスタの更新を同時
に行なうように構成する。
スクの制御方法に関し、 既存の命令の動作を自然に拡張することにより、拡張し
た割込みマスクをも制御することを目的とし、 既存のマスクレジスタに割付けし切れない割込み経路拡
張を行なう場合の割込みマスク制御方法において、拡張
マスクビットを収容するレジスタ、該マスクビットに対
するオペランドであるフラグビットを収容するレジスタ
、および命令デコーダが出力する制御信号に従って該フ
ラグビットにより拡張マスクビットを更新する回路を設
けて、既存のマシン語命令の実行で、前記既存のマスク
レジスタと拡張マスクビット収容レジスタの更新を同時
に行なうように構成する。
本発明は、中央処理装置(CP U)に対する割込みを
制御するマスクの制御方法に関する。
制御するマスクの制御方法に関する。
割込みマスクは例えば8ビツトのレジスタで構成され、
このレジスタにデータ00101101を書込んで、3
.5.6.8番の割込みは受付け、それ以外の割込みは
受付けない、という制御をする。レジスタに書込むデー
タを変えて例えば11010010にすれば、上記とは
逆になる。
このレジスタにデータ00101101を書込んで、3
.5.6.8番の割込みは受付け、それ以外の割込みは
受付けない、という制御をする。レジスタに書込むデー
タを変えて例えば11010010にすれば、上記とは
逆になる。
多数の入出力装置(Ilo)の要求を複数のCPUで分
担して処理するシステムがあるが、か\るシステムでは
割込みマスクは各CPUが受持つIloを決定し、割込
みマスクのデータの変更はその受持つし0の変更になる
、等の制御を行なう。
担して処理するシステムがあるが、か\るシステムでは
割込みマスクは各CPUが受持つIloを決定し、割込
みマスクのデータの変更はその受持つし0の変更になる
、等の制御を行なう。
CPUに対する割込み経路を拡張する場合、例えば上記
の8経路を9経路にする場合、その9経路の割込みを制
御するために、新たな割込みマスクを設けなくてはなら
ない。だが、割込みマスクのあるレジスタ(以後、レジ
スタAと呼ぶ)に新たなマスクビットを設ける空ビット
がない場合、新たなマスクは別のレジスタ(以後、レジ
スタBと呼ぶ)に設けることになる。レジスタBは、本
例では9ビツト以上のビット数を持つ1個のレジスタと
され、或いは今までの8ビツトレジスタと他のレジスタ
との2個とされたりする。
の8経路を9経路にする場合、その9経路の割込みを制
御するために、新たな割込みマスクを設けなくてはなら
ない。だが、割込みマスクのあるレジスタ(以後、レジ
スタAと呼ぶ)に新たなマスクビットを設ける空ビット
がない場合、新たなマスクは別のレジスタ(以後、レジ
スタBと呼ぶ)に設けることになる。レジスタBは、本
例では9ビツト以上のビット数を持つ1個のレジスタと
され、或いは今までの8ビツトレジスタと他のレジスタ
との2個とされたりする。
いずれにしてもレジスタAを制御するために用意された
既存のマシン語命令のオペランドはレジスタAにしか対
応していないため、このマシン語命令ではレジスタBを
制御するために必要なオペランドを得ることができない
。このため他の方法でレジスタBに対するオペランドを
得る必要がある。
既存のマシン語命令のオペランドはレジスタAにしか対
応していないため、このマシン語命令ではレジスタBを
制御するために必要なオペランドを得ることができない
。このため他の方法でレジスタBに対するオペランドを
得る必要がある。
この問題に対して従来は、レジスタAを制御するための
既存のマシン語命令と、レジスタA及びレジスタBの両
方を制御できる新たなマシン語命令を併用することによ
って対処していた。つまり、レジスタAのみを制御する
際には既存のマシン語命令を用いて、必要なオペランド
はこれまで通り該既存のマシン語命令によって得るよう
にし、これに対して拡張した割込みマスクのあるレジス
タBをも同時に制御したい場合には新たなマシン語命令
を用い、これによってオペランドを得ていた。
既存のマシン語命令と、レジスタA及びレジスタBの両
方を制御できる新たなマシン語命令を併用することによ
って対処していた。つまり、レジスタAのみを制御する
際には既存のマシン語命令を用いて、必要なオペランド
はこれまで通り該既存のマシン語命令によって得るよう
にし、これに対して拡張した割込みマスクのあるレジス
タBをも同時に制御したい場合には新たなマシン語命令
を用い、これによってオペランドを得ていた。
このように2つのマシン語命令を用いる方式では、マシ
ン語命令を作る作業が増大する、新たに作ったマシン語
命令の速度が従来からの命令に比較して遅くなりがちで
ある、マシン語の命令体系が複雑になる、デバッグが困
難になる、等の問題を生じる。
ン語命令を作る作業が増大する、新たに作ったマシン語
命令の速度が従来からの命令に比較して遅くなりがちで
ある、マシン語の命令体系が複雑になる、デバッグが困
難になる、等の問題を生じる。
本発明は、既存の命令の動作を自然に拡張することによ
り、拡張した割込みマスクをも制御することを目的とす
る。
り、拡張した割込みマスクをも制御することを目的とす
る。
(課題を解決するための手段〕
第1図にマスクレジスタを示す。このマスクレジスタl
Oは8ビツトを持ち、各ビットは順に、110割込みマ
スク0.110割込みマスク1、i10割込みマスク2
、I/1割込みマスク3、外部割込みマスク、プログラ
ム割込みマスク、マシンチエツク割込みマスク、アドレ
ス変換制御ビ・ノドである。このようにマスクレジスタ
が一杯に使用されているとき、更に割込みマスクを増加
するには、別のレジスタを使用するが、12はその付加
レジスタであり、これに拡張マスクビットBを収容する
。
Oは8ビツトを持ち、各ビットは順に、110割込みマ
スク0.110割込みマスク1、i10割込みマスク2
、I/1割込みマスク3、外部割込みマスク、プログラ
ム割込みマスク、マシンチエツク割込みマスク、アドレ
ス変換制御ビ・ノドである。このようにマスクレジスタ
が一杯に使用されているとき、更に割込みマスクを増加
するには、別のレジスタを使用するが、12はその付加
レジスタであり、これに拡張マスクビットBを収容する
。
マスクレジスタ10へのデータ書込みまたはデータ更新
はマシン語命令で行なうが、本発明ではこのマシン語命
令は既存のもの(マスクレジスタ10に対するもの)を
使用する。
はマシン語命令で行なうが、本発明ではこのマシン語命
令は既存のもの(マスクレジスタ10に対するもの)を
使用する。
また本発明では拡張マスクビットBを収容するレジスタ
12へ書込み/更新データ(フラグピッ1−F)を供給
するレジスタ14を設ける。
12へ書込み/更新データ(フラグピッ1−F)を供給
するレジスタ14を設ける。
第2図に拡張マスクビットBに対する追加回路を示し、
第3図にマスクレジスタ10に対する書込み/更新回路
を示す。この第2図の回路は第3図の回路に併設する。
第3図にマスクレジスタ10に対する書込み/更新回路
を示す。この第2図の回路は第3図の回路に併設する。
上記構成によれば、修正されたマシン語命令を実行する
ことで、レジスタ10と12を同時に更新することがで
き、こうして拡張した場合も割込みマスクの各ビットの
同時更新が可能になる。但し、レジスタ12に対する更
新データはマシン語命令のオペランドでは与えられない
ので、これは予めレジスタ14にデータ(フラグビット
F)を書込んでおいてこれより供給する。従って動作と
しては2段型であるが、マスクレジスタの更新は1度に
行なわれる。
ことで、レジスタ10と12を同時に更新することがで
き、こうして拡張した場合も割込みマスクの各ビットの
同時更新が可能になる。但し、レジスタ12に対する更
新データはマシン語命令のオペランドでは与えられない
ので、これは予めレジスタ14にデータ(フラグビット
F)を書込んでおいてこれより供給する。従って動作と
しては2段型であるが、マスクレジスタの更新は1度に
行なわれる。
第2図、第3図を参照してマスクデータの書込み/更新
を詳細に説明する。
を詳細に説明する。
第3図は既存の部分であり、20はシステムバスインタ
フェースであり、これにはメモリ22、命令コードレジ
スタ24、およびリードオペランドレジスタ28が接続
する。26は命令デコーダであり、レジスタ24に取込
んだ命令コードを解読し、制御信号Sなどを出力する。
フェースであり、これにはメモリ22、命令コードレジ
スタ24、およびリードオペランドレジスタ28が接続
する。26は命令デコーダであり、レジスタ24に取込
んだ命令コードを解読し、制御信号Sなどを出力する。
30は演算器で、レジスタ28とレジスタ10の内容を
演算してその結果を再びレジスタ10に格納する等の処
理を行なう。
演算してその結果を再びレジスタ10に格納する等の処
理を行なう。
第2図は本発明で追加した部分で、セレクタ32、アン
ドゲートG1、オアゲートG2、レジスタ12,14を
備える。レジスタ12.14従ってビットB、Fはこ−
では1ビツトを想定しているが、勿論複数ビットであっ
てもよく、複数ビットの場合は第2図回路を複数個設け
る。
ドゲートG1、オアゲートG2、レジスタ12,14を
備える。レジスタ12.14従ってビットB、Fはこ−
では1ビツトを想定しているが、勿論複数ビットであっ
てもよく、複数ビットの場合は第2図回路を複数個設け
る。
マスクレジスタ10は第1図の8ビツトを持ち、これに
lビットを追加して全体で9ピントのマスクレジスタに
する、とする。またマスクレジスタの更新は次の3種の
命令で行なうとする。
lビットを追加して全体で9ピントのマスクレジスタに
する、とする。またマスクレジスタの更新は次の3種の
命令で行なうとする。
■And Mask命令:オペランドの値とマスクレジ
スタの値の論理積を求め、この値をマスクレジスタにセ
ントする。
スタの値の論理積を求め、この値をマスクレジスタにセ
ントする。
■Or Mask命令:オペランドの値とマスクレジス
タの値の論理和を求め、この値をマスクレジスタにセン
トする。
タの値の論理和を求め、この値をマスクレジスタにセン
トする。
■Load Mask命令:オペランドの値をマスクレ
ジスタに読込む。
ジスタに読込む。
追加した1ビツトのマスクビットBに対し、1ビツトの
フラグビットFを設ける。このフラグビットFはCPU
内のコントロールレジスタ(レジスタ14)に割り付け
、既存のLoad Control命令によって更新す
る。拡張したマスクビットに対し、第2図の回路を設け
る。
フラグビットFを設ける。このフラグビットFはCPU
内のコントロールレジスタ(レジスタ14)に割り付け
、既存のLoad Control命令によって更新す
る。拡張したマスクビットに対し、第2図の回路を設け
る。
システムバスインタフェース20を通シて送られた命令
をレジスタ24が取込み、デコーダ26が解読した結果
これはAnd、 Or、 Load各Mask命令であ
る又はこれらのいずれでもないことが分ると該デコーダ
はその旨を示す制御信号Sを出力する。
をレジスタ24が取込み、デコーダ26が解読した結果
これはAnd、 Or、 Load各Mask命令であ
る又はこれらのいずれでもないことが分ると該デコーダ
はその旨を示す制御信号Sを出力する。
これにより第2図では次の制御が行なわれる。
(a)And Masklor Mask/Load
Mask命令以外の場合:第2図の■の経路が選択
され、レジスタ12の内容が再びレジスタ12に書込ま
れるだけで、拡張したマスクビットBの値は変化しない
。
Mask命令以外の場合:第2図の■の経路が選択
され、レジスタ12の内容が再びレジスタ12に書込ま
れるだけで、拡張したマスクビットBの値は変化しない
。
(blAnd Mask命令の場合二〇の経路が選択さ
れ、拡張したマスクビットBとフラグビットFの論理積
が、レジスタ12に格納され、これが新しい拡張マスク
ビットBになる。
れ、拡張したマスクビットBとフラグビットFの論理積
が、レジスタ12に格納され、これが新しい拡張マスク
ビットBになる。
(clor Mask命令の場合:■の経路が選択さ
れ、拡張したマスクビットBとフラグビットFの論理和
が、新しい拡張したマスクビットBになる。
れ、拡張したマスクビットBとフラグビットFの論理和
が、新しい拡張したマスクビットBになる。
(di Load Mask命令の場合:■の経路が
選択され、レジスタ14の内容がレジスタ12へ送られ
て、フラグビットFがそのまま拡張マスクビットBにな
る。
選択され、レジスタ14の内容がレジスタ12へ送られ
て、フラグビットFがそのまま拡張マスクビットBにな
る。
レジスタ14のフラグビットFは上記制御の前に、別の
命令によりセットしておく。こうして、フラグビットを
あらかじめ設定することにより、既存のAnd Mas
klor Mask/Load Mask命令によ
って、拡張したマスクビットを自然に更新することがで
きる。
命令によりセットしておく。こうして、フラグビットを
あらかじめ設定することにより、既存のAnd Mas
klor Mask/Load Mask命令によ
って、拡張したマスクビットを自然に更新することがで
きる。
制御信号Sは第3図の演算器30及びレジスタ10へも
与えられ、また前記システムバスインタフェース20を
通して送られた命令のオペランドはレジスタ28に取込
まれ、マスクレジスタ10の内容と、制御信号Sにより
指定される演算(AndOr、 Load、スルー)が
行なわれ、結果がマスクレジスタ10に格納される。こ
の第3図の処理と第2図の処理は制御信号Sにより同時
に行なわれ、こうして拡張割込みマスクの各ビットの同
時更新が可能になる。
与えられ、また前記システムバスインタフェース20を
通して送られた命令のオペランドはレジスタ28に取込
まれ、マスクレジスタ10の内容と、制御信号Sにより
指定される演算(AndOr、 Load、スルー)が
行なわれ、結果がマスクレジスタ10に格納される。こ
の第3図の処理と第2図の処理は制御信号Sにより同時
に行なわれ、こうして拡張割込みマスクの各ビットの同
時更新が可能になる。
割込みマスクの各ビットは同時更新が要求される。逐次
更新であると、更新中に同時に2つの割込みが入ったと
き、更新済みの経路のものは更新後の、更新未了の経路
のものは更新前の割込み処理になり、予期しない動作に
なる。
更新であると、更新中に同時に2つの割込みが入ったと
き、更新済みの経路のものは更新後の、更新未了の経路
のものは更新前の割込み処理になり、予期しない動作に
なる。
以上説明した様に、本発明によれば、新たなマシン語命
令をつくることなしに拡張した割込みマスクを制御する
ことができる。変更する部分は、第2図の回路を付加し
て、命令デコーダ26が出力する制御信号Sをこの第2
図の回路へも加えるだけである。この方法によって拡張
した割込みマスクの制御を行えば、既存のマシン語命令
の実行速度も変らない上、マシン語の命令体系を変える
必要がなくなり、デバッグが困難になることもない。こ
のためプログラミング効率の向上に寄与するところが大
きい。
令をつくることなしに拡張した割込みマスクを制御する
ことができる。変更する部分は、第2図の回路を付加し
て、命令デコーダ26が出力する制御信号Sをこの第2
図の回路へも加えるだけである。この方法によって拡張
した割込みマスクの制御を行えば、既存のマシン語命令
の実行速度も変らない上、マシン語の命令体系を変える
必要がなくなり、デバッグが困難になることもない。こ
のためプログラミング効率の向上に寄与するところが大
きい。
第1図は本発明のマスクレジスタの説明図、第2図は本
発明で追加する部分を示す回路図、第3図は既存部分の
構成を示すブロック図である。 第1図〜第3図で、10は既存のマスクレジスタ、12
は追加マスクレジスタ、14はフラグビットを収容する
レジスタ、Gl、G2はゲート回路、32はセレクタ、
26は命令デコーダである。
発明で追加する部分を示す回路図、第3図は既存部分の
構成を示すブロック図である。 第1図〜第3図で、10は既存のマスクレジスタ、12
は追加マスクレジスタ、14はフラグビットを収容する
レジスタ、Gl、G2はゲート回路、32はセレクタ、
26は命令デコーダである。
Claims (1)
- 【特許請求の範囲】 1、既存のマスクレジスタ(10)に割付けし切れない
割込み経路拡張を行なう場合の割込みマスク制御方法に
おいて、 拡張マスクビット(B)を収容するレジスタ(12)、
該マスクビットに対するオペランドであるフラグビット
(F)を収容するレジスタ(14)、および命令デコー
ダ(26)が出力する制御信号(S)に従って該フラグ
ビットにより拡張マスクビットを更新する回路(G_1
、G_2、32)を設けて、既存のマシン語命令の実行
で、前記既存のマスクレジスタと拡張マスクビット収容
レジスタの更新を同時に行なうことを特徴とする割込み
マスク制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6297488A JPH01236327A (ja) | 1988-03-16 | 1988-03-16 | 割込みマスク制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6297488A JPH01236327A (ja) | 1988-03-16 | 1988-03-16 | 割込みマスク制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01236327A true JPH01236327A (ja) | 1989-09-21 |
Family
ID=13215834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6297488A Pending JPH01236327A (ja) | 1988-03-16 | 1988-03-16 | 割込みマスク制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01236327A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432943A (en) * | 1992-04-30 | 1995-07-11 | Hitachi, Ltd. | Data processing apparatus having interruption control unit |
-
1988
- 1988-03-16 JP JP6297488A patent/JPH01236327A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432943A (en) * | 1992-04-30 | 1995-07-11 | Hitachi, Ltd. | Data processing apparatus having interruption control unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09212371A (ja) | レジスタ退避及び復元システム | |
US5757685A (en) | Data processing system capable of processing long word data | |
JPH10207717A (ja) | マイクロコンピュータ | |
US5680632A (en) | Method for providing an extensible register in the first and second data processing systems | |
JPH10161871A (ja) | プロセッサ | |
JPH034936B2 (ja) | ||
JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
JPH01236327A (ja) | 割込みマスク制御方法 | |
JPS63214804A (ja) | Plc用プロセツサ及びplc | |
US20050216708A1 (en) | Processor for performing context switching, a method for performing context switching, a computer program for perform context switching | |
JPS63111535A (ja) | デ−タ処理装置 | |
JP3601758B2 (ja) | 情報処理装置及びその処理方法 | |
JP2918570B2 (ja) | 中央演算処理装置 | |
JPS6148174B2 (ja) | ||
JPH0535472A (ja) | マイクロコンピユータ | |
JPS5839347A (ja) | プロセツサ | |
JPH0233173B2 (ja) | ||
JP3588368B2 (ja) | タイマー更新アシスト方法およびタイマー装置 | |
JPH0683618A (ja) | フラグ制御回路 | |
JPH033047A (ja) | 演算機能付きメモリ | |
JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 | |
JPS61253503A (ja) | シ−ケンス制御装置 | |
JPH03105527A (ja) | パイプライン計算機におけるプログラムカウンタの構成方式 | |
JPH03184127A (ja) | レジスタ退避制御方法 | |
JPH01201730A (ja) | 情報処理装置 |