JPH01235172A - セラミック基板と入出力用ピンの接合方式 - Google Patents

セラミック基板と入出力用ピンの接合方式

Info

Publication number
JPH01235172A
JPH01235172A JP63061498A JP6149888A JPH01235172A JP H01235172 A JPH01235172 A JP H01235172A JP 63061498 A JP63061498 A JP 63061498A JP 6149888 A JP6149888 A JP 6149888A JP H01235172 A JPH01235172 A JP H01235172A
Authority
JP
Japan
Prior art keywords
input
output pin
ceramic substrate
thin film
film conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63061498A
Other languages
English (en)
Other versions
JP2711848B2 (ja
Inventor
Kiyokazu Moriizumi
清和 森泉
Mikio Nishihara
西原 幹雄
Kiyotaka Seyama
清隆 瀬山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63061498A priority Critical patent/JP2711848B2/ja
Publication of JPH01235172A publication Critical patent/JPH01235172A/ja
Application granted granted Critical
Publication of JP2711848B2 publication Critical patent/JP2711848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 ガラスセラミック基板と入出力用ピンとの接合方式に関
し、 ガラスセラミック基板と入出力用ピンとの接合力を強化
し、かつガラスセラミックにかかる応力を分散すること
を目的とし、 内部薄膜導体金属のパターンの領域外の基(反面に入出
力用ピンを着接させるように構成する。
〔産業上の利用分野〕
本発明は、ガラスセラミック基板と入出力用ピンとの接
合方式に関し、特に、接合強度の強化を図った接合方式
に関する。
〔従来の技術〕
現在、大型計算機の実装構造の一船的な傾向として、有
機材料の基板よりも耐熱性や熱膨張率に優れた多層セラ
ミックを回路基板に用い、基板の片面に素子を搭載し、
反対側の面に電源供給及び外部信号入出力用の110ピ
ンを接合する構造が採用されている。
第3図はそのようなLSIの構造の一例を示す側面図で
あって、入出力用のI10ピン31は、セラミック基板
32の表面の薄膜パターンにハンダ付けされている。セ
ラミック基板320反対側の表面には素子もしくはコネ
クタ33が挿脱自在に搭載されるようになっている。
〔発明が解決しようとする課題] 上記従来のLSI構造では、コネクタの挿入や引抜きの
際にかなりの荷重がかかり、基板と薄膜パターンとの間
に十分な密着力が要求される。この密着力を強化し、弾
力性を高めるため、薄膜とI10ピンとの間にポリイミ
ド層を設けるなどの工夫もなされているが、近時、基板
材料にガラスセラミックが多用されるという問題が起こ
った。
従来のアルミナセラミックは、基板材料としてのバラン
スは良いものの誘電率が高いため、ガラスセラミックが
多用される傾向が強まり、その場合は密着力が強化され
たとしても、従来のアルミナセラミックよりも曲げ強度
が2/3〜1/2低いので、I10ピンに荷重がかかっ
たとき、根元のガラスセラミックがちぎれて欠は落ちて
しまう。
第4図は、従来のセラミック基板の接着構造の一例を示
す断面図である。第4図において、1はI10ビン、2
はハンダ、3はハンダの濡れ性のよいN iAu等のメ
ンキ金属、4は表面薄膜導体金属、5は絶縁用ポリイミ
ド、6はポリイミド層薄膜の導電媒体(VIA)、7は
セラミック基板の焼成収縮を補正するための内部薄膜導
体金属、8はガラスセラミック基板、9は内部導電媒体
部(内部VIA)である。
このような構造で、図中矢印で示す方向に荷重Fが印加
されたとすると、第5図に示すように、ガラスセラミッ
ク基板8の部分で、内部薄膜導体金属7のパターン形状
に沿ってマイクロクランクが発生し、ちぎれてしまう。
本発明は、このような課題を解決するために創案された
もので、セラミック基板と入出力用ピンとの接合力を強
化し、ガラスセラミンクにががる応力を分散するセラミ
ック基板と入出力用ピンの接合方式を提供することを目
的とする。
〔課題を解決するための手段] 本発明において、上記の課題を解決し、目的を達成する
ための手段は、ガラスセラミンク基板の内部導電媒体部
に内部薄膜導体金属で電気的に接続される入出力用ピン
と該ガラスセラミック基板との接合方式において、内部
薄膜導体金属のパターンの領域外の基板面に入出力用ピ
ンを着接するセラミック基板と入出力用ピンの接合方式
によるものとする。
尚、本明細書で、入出力用ピンを着接する基板面の指定
は位置関係を示すものであり、例えば、ポリイミド層等
を介して着接することを制限するものではない。
〔作 用〕
ガラスセラミック基板が、内部薄膜導体金属のパターン
形状に沿ってマイクロクランクを発生させるのは、ガラ
スセラミックの曲げ強度及び弾力性が不足していると、
導体金属パターンのエツジ部分に応力が集中してしまう
ことに大きな原因がある。
そこで、本発明では、入出力用ピンと電気的に接続する
内部薄膜導体金属パターンの位置が入出力用ピンの取付
は位置と重ならないようにずらすことによって、入出力
用ピンに何らかの力が加わった場合に、前記パターンの
エツジ部分に応力が集中しないようにしたものである。
〔実施例〕
以下、図面を参照して、本発明の実施例を詳細に説明す
る。
第1図は、本発明を実施したセラミック基板の接着構造
の一例を示す断面図である。第1図において、1は入出
力用のI10ビン、2はハンダ、3はメツキ金属、4は
表面薄膜導体金属、5は絶縁用ポリイミド、6はポリイ
ミドJi21m膜の導電媒体(以下、ポリイミドVIA
と呼称する)、7はセラミック基板の焼成収縮を補正す
るための内部薄膜導体金属、8はガラスセラミック基板
、9は内部導電媒体部(以下、内部VIAと呼称する)
で、それぞれ第4図に示した従来例の各部分に対応する
ものである。但し、本実施例では、I10ピン1は内部
薄膜導体金属7のパターンの領域外の基板面に着接され
ている。I10ピン1の位置は、外部装置の仕様に対応
させなければならないので、設計上はパターン側の位置
をずらすという処置になり、それに伴って内部VIA9
の位置もずらすという処置になる。そして、内部薄膜導
体金属7のパターン上にポリイミドVIA6を形成し、
表面薄膜導体金属4を展長することによって上下の電気
的な導通を得ている。このとき、表面薄膜導体金属4の
表面には、ハンダ2が流れない金属、例えばCr、Ti
等を用いてダム構造部とし、更にメツキ金属3の外周よ
りはみ出るように面積を大きくして、パターン密着性低
下の一因となるパターンエツジ部分のオーバーエツジン
グやハンダ食われに対処する。また、このハンダダムに
絶縁用ポリイミド10をかぶせることにより、密着の強
化及び応力の分散を図ることもできる。
更に、ポリイミドVIA6にもメツキ金属11を配設し
て、導体接続の強化を図るとともに、改造ワイヤボンデ
ィングのパッドとしても使用する。
第2図は、そのような本発明の一応用例を示す平面図で
ある。第2図に示す如く、I10ピンを立設されるメツ
キ金属3の周囲に広くダム構造部12を設け、パターン
密着力低下の一因となるパターンエツジ部分のオーバー
エツジングやハンダ食われに対処する。また、I10ピ
ンを立設するメツキ金属3以外の領域には、ポリイミド
VIA  ゛及び表面薄膜導体金属4を展開して上下の
電気的な導通を図っている。そのうえ、ダム構造部12
を絶縁用ポリイミド10で押え込むことにより、I10
ピンの接着力を強化し、ガラスセラミックにかかる応力
を分散している。
このように本実施例では、7はセラミンク基(1実の焼
成収縮を補正するための内部薄膜導体金属のパターンを
110ピンの位置からずらすと共に、かつI10ピンの
ための表面メンキ部パターンの周囲にダム構造部を大き
く設け、その領域以外の部分にポリイミドVIAを展開
して上下の導通を図り、更にダム構造部を絶縁用ポリイ
ミドで押え込むことにより、I10ピンの接着力を強化
し、ガラスセラミックにかかる応力を分散している。
〔発明の効果〕
以上、説明したとおり、本発明によれば、セラミック基
板と入出力用ピンとの接合力を強化し、ガラスセラミッ
クにかかる応力を分散したセラミック基板と入出力用ビ
ンとの接合方式を提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、 第2図は本発明の一応用例の平面図、 第3図は一般的なLSIの側面図、 第4図及び第5図は従来例の断面図である。 1;入出力用I10ピン、 2;ハンダ、 3.11;メツキ金属、 4;表面薄膜導体金属、 5.10;絶縁用ポリイミド、 6;ポリイミドVIA(導電媒体部)、7;内部薄膜導
体金属、 8;ガラスセラミック基板、 9;内部VIA(導電媒体部)。 精明の−I抛仕鍾所動口 第1図 第2図 一癒8匂プJLSILl)順1幻日 第3図

Claims (1)

  1. 【特許請求の範囲】  ガラスセラミック基板の内部導電媒体部(9)に内部
    薄膜導体金属(7)で電気的に接続される入出力用ピン
    (1)と該ガラスセラミック基板との接合方式において
    、 内部薄膜導体金属(7)のパターンの領域外の基板面に
    入出力用ピン(1)を着接させることを特徴とするセラ
    ミック基板と入出力用ピンの接合方式。
JP63061498A 1988-03-15 1988-03-15 ガラスセラミック基板と入出力用ピンの接合構造 Expired - Fee Related JP2711848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63061498A JP2711848B2 (ja) 1988-03-15 1988-03-15 ガラスセラミック基板と入出力用ピンの接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63061498A JP2711848B2 (ja) 1988-03-15 1988-03-15 ガラスセラミック基板と入出力用ピンの接合構造

Publications (2)

Publication Number Publication Date
JPH01235172A true JPH01235172A (ja) 1989-09-20
JP2711848B2 JP2711848B2 (ja) 1998-02-10

Family

ID=13172820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63061498A Expired - Fee Related JP2711848B2 (ja) 1988-03-15 1988-03-15 ガラスセラミック基板と入出力用ピンの接合構造

Country Status (1)

Country Link
JP (1) JP2711848B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129502A (ja) * 1991-10-31 1993-05-25 Nec Ibaraki Ltd Lsiのパツケージ構造

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154260A (ja) * 1974-11-07 1976-05-13 Ngk Spark Plug Co

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154260A (ja) * 1974-11-07 1976-05-13 Ngk Spark Plug Co

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129502A (ja) * 1991-10-31 1993-05-25 Nec Ibaraki Ltd Lsiのパツケージ構造

Also Published As

Publication number Publication date
JP2711848B2 (ja) 1998-02-10

Similar Documents

Publication Publication Date Title
JP2664873B2 (ja) 電子パッケージおよびその作製方法
US20050280018A1 (en) Light-emitting diode
JP4782964B2 (ja) プローブ装置及びそれの製造方法並びにそれを用いる基板検査方法
JP2003501812A (ja) インテリジェント型のパワーモジュール
US20080029888A1 (en) Solder Interconnect Joints For A Semiconductor Package
US4538143A (en) Light-emitting diode displayer
US5973927A (en) Mounting structure for an integrated circuit
JPS6127089Y2 (ja)
JPH01235172A (ja) セラミック基板と入出力用ピンの接合方式
JPH10261852A (ja) ヒートシールコネクタとフレキシブル配線板
US4860443A (en) Method for connecting leadless chip package
JPH06275766A (ja) 半導体装置の電気的接続構造及び方法
JPH0440277Y2 (ja)
JPH0445253Y2 (ja)
JPS63122135A (ja) 半導体チツプの電気的接続方法
JPH0618909A (ja) 異方性導電膜を有するフレキシブル回路基板
JPS62195137A (ja) 半導体装置
JPH10261853A (ja) 基板端子の構造およびそれを具備したテープキャリアパッケージ、プリント配線板
JP3106846B2 (ja) 半導体チップ実装基板の製造方法
JPH0745665A (ja) 半導体装置
JPH0639483Y2 (ja) 混成集積回路
JP2005217134A (ja) 複合配線基板及び複合配線基板装置
JPH0634437B2 (ja) 基板接続構造
JP2526982B2 (ja) Icチップリ―ドの接合方法
JPS61196594A (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees