JPH01214110A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01214110A
JPH01214110A JP63040098A JP4009888A JPH01214110A JP H01214110 A JPH01214110 A JP H01214110A JP 63040098 A JP63040098 A JP 63040098A JP 4009888 A JP4009888 A JP 4009888A JP H01214110 A JPH01214110 A JP H01214110A
Authority
JP
Japan
Prior art keywords
film
thin film
silicon thin
crystal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63040098A
Other languages
English (en)
Other versions
JP2687393B2 (ja
Inventor
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63040098A priority Critical patent/JP2687393B2/ja
Publication of JPH01214110A publication Critical patent/JPH01214110A/ja
Application granted granted Critical
Publication of JP2687393B2 publication Critical patent/JP2687393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁基板上に形成される半導体装置の製造方
法に関する。
〔従来の技術〕
絶縁膜上に結晶粒の大きな多結晶シリコン薄膜あるいは
、単結晶シリコン薄膜を半成する方法は、SO工(5l
icon On工n5uLator )  技術としで
知られている。例えば、固相成長法、レーザービーム再
結晶化法などの方法がある。(参考文献応用物理 第5
4巻 第12号 1274ペ一ジ1985年)また、固
相成長法として、シリコン薄膜にシリコンイオンをイオ
ン注入し、その後約6001]N度の低温でアニールす
ると結晶成長するという方法も報告されている。(参考
文献 J。
Appl、 Phys、 59(7)、 I Apri
l、 2422ページ1;986年) 〔発明が解決しようとする課題〕 前記固相成長法においては、結晶成長の種となる核が、
多数存在する為に数多くの結晶粒が成長し該結晶粒のひ
とつひとつは大きく成長しない。
また、結晶粒がランダムに成長する為に、結晶粒界がど
こに存在するのかわからない。従って、このような従来
の方法で得られた多結晶シリコン膜を用いて簿膜トラン
ジスタを作製すると′t!を気的特性のバラツキが大き
く実用化できない。例えば、結晶粒径の大きさが2μm
程度に成長した多結晶シリコン薄膜にチャネル長1μm
の薄膜トランジスタを作製した場合を考える。従来の方
法では、これまで述べてきたように、結晶粒界がランダ
ムに存在する為に、基板上の場所によって、薄膜トラン
ジスタのチャネル内に結晶粒界が1個存在する場合と、
結晶粒界がまったく存在しない場合があり、この2つの
薄膜トランジスタの電気的特性はまったく異なる。一方
、レーザービーム再結晶化法においては、レーザービー
ムのくり返し走査が必゛要な為に大面積を一括して結晶
成長させる事はbすかしい。さらにレーザービーム内の
エネルギー分布をも制御する必要がある為大がかりで高
価な装置が要求される。
本発明は、上記のような従来のSOI法の問題点を解決
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する事を目的とする。非常に簡嚇で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
〔課題を解決する為の手段〕
本発明の半導体装置の製造方法は、絶縁基板上に、シリ
コン薄膜を堆積させる第一の工程と、該シリコン薄膜上
に島状酸化膜を形成する第二の工程と、前記シリコン薄
膜において、該島状酸化膜におおわれていない領域を酸
化させる第三の工程と、前記島状酸化膜をエツチング除
去してシリコン表面を露出させる第四の工程と、非晶質
シリコン薄膜を堆積させる第五の工程と、前記第四の工
程で露出されたシリコン表面を核とし、前記非晶質シリ
コン薄膜を結晶成長させて多結晶シリコン薄膜を形成す
る第六の工程と、該多結晶シリコン薄膜の結晶粒界部分
を除く結晶領域内に半導体装置を形成する第七の工程を
少なくとも有することを特徴とする。
〔実施例〕
ここでは、アクティブマトリクス基板あるいは密着型イ
メージセンサ−などに本発明を用いた場合を例として本
発明の詳細な説明する。従って絶縁基板は可視光を透過
する透明性絶縁基板を用いる。第1図(α)において、
石英基板などの透明性絶縁基板1−1上に、シリコン薄
膜1−2を堆積させる。該シリコン薄膜1−2は結晶性
の良好な膜である事が望ましい。堆積方法としては、E
B蒸着法(Electron Beam蒸着法)、スパ
ッタ法、 M B E (Mo1ecular Bea
m Epitaxy )法、常圧CVD法、プラズマc
vD法、光励起cvD法などがある。堆積させたままで
もよいが再結晶化させる為の熱処理工程を入れてもよい
。例えば、KB蒸着法やスパッタ法やMBE法により堆
積させられたシリコン薄膜は、5oot+から700’
0の低温アニールにより結晶粒が1〜2μmに結晶成長
する。また減圧OVD法などで堆積させられたシリコン
薄膜は、シリコンイオン注入を行ないシリコン薄膜を一
担非晶質化させ、その後500℃から700℃の低温ア
ニールすると結晶粒が1〜2μmに結晶成長する。また
プラズマCVD法などで堆積させられたシリコン薄膜は
、膜中に多量の水素を含んでいるので、500℃から4
50℃程度のアニールで水素を放出させ、その後5゜0
℃から700℃の低温アニール1〜2μmの結晶粒に結
晶成長させる。
このようにして得られたシリコン薄膜1−2上に島状酸
化膜1−5を形成する。例えば減圧CVD法、常圧OV
D法、プラズマcvD法などの方法で前記シリコン薄膜
1−2上に酸化膜(StO2)を堆積させホ) IJソ
グラフィ法で該島状酸化膜1−3を形成する。酸化膜で
はなく窒化膜でもよいことはもちろんである。該島状酸
化膜1−3ひとつひとつの大きさ(以後tと呼ぶ)と、
該島状酸化膜間の距離(以後Xと呼ぶ)とは、本発明の
目的とする結晶性の良好な多結晶シリコン薄膜を作製す
る上で重要なファクターとなるので以降必要に応じて説
明する。概略を述べるとLを1〜2μm、Xを50μm
程度となる。
次に熱澱化を行ない、前記シリコン薄膜1−2において
島状酸化膜1−5におおわれていない領域をすべて酸化
膜とする。このように形成された酸化膜をここではフィ
ールド酸化層1−4と呼ぶ。一方、シリコン薄膜1−2
において、島状酸化膜1−5におおわれていた領域は、
島状シリコン薄膜1−5として残る。前記フィールド哨
化層1−4の形成方法としては乾燥酸素中で700℃か
ら1400℃に加熱するdry 酸化法、酸化速度のよ
り速い方法としては水蒸気を導入して加熱するwet 
酸化法などの方法がある。これらの熱酸化は、フィール
ド酸化層が透明性絶縁基板表面に達するまで行なう。従
って、この工程まで終了した基板はほぼ透明となってお
り、透明性絶縁基板として扱っても何ら問題はない。ま
た、島状酸化膜1−3の部分は、くぼんだ形状となって
いる。一方、熱酸化工程は上述したように高温熱処理で
あるので、前記島状シリコン薄膜1−5は、前工程での
状態と比べてさらに結晶化が進んでいる。
続いて基板表面の酸化膜をエツチングして、島状酸化膜
1−5を除去し、島状シリコン薄膜1−5の表面1−6
を露出させる。この工程まで終了した時の基板の状態を
第1図Cd)に示す。島状シリコン薄膜の表面1−6が
清浄に保たれているうちに非晶質シリコン薄膜1−7を
堆積させる。
該非晶質シリコン薄膜1−7は、膜質が均一であること
が望ましい。堆積方法としては、前にも述べたように、
KB蒸着法、スパッタ法、MBE法、減圧OVD法、常
圧CVD法、プラズマCvD法、光励起CVD法などの
方法がある。いずれの方法においても堆積温度を高くす
ると小さな結晶粒の存在する多結晶となってしまうので
高くても700℃以下としたほうがよい。水素が膜中に
含まれないという点でEB蒸着法tスパッタ法eMBE
法などが有効である。その他の方法で堆積し膜中に水素
が含まれている場合は550℃から400℃の低温アニ
ールで水素をゆっくりと放出させる。
続いて、前記島状シリコン簿膜1−5を結晶成長の核と
して、該非晶質シリコン薄膜1−7を結晶成長させる。
前記島状シリコン薄膜1−5は、前に述べたように大き
さtが1〜2μ扉で、結晶粒径が1〜2μmであるので
、核島状シリコン薄膜1−5には結晶粒界がまったく含
まれないか、あるいは多くても1個含まれるだけである
。結晶成長は島状シリコンN膜1−5に重なっている部
分を中心として放射状にすすむ。そして島状シリコン薄
膜1−5間の中間点で両方向から成長してきた結晶粒が
ぶつかり合い、結晶粒界1−8が生じる。結晶粒の成長
は100μm程度に達する。
従って前記島状シリコン薄膜1−5の間の距離XをIO
Dμm以下にしておけば、前記島状シリコン薄膜1−5
と結晶粒界1−8との間の領域は完全な結晶領域1−9
となる。結晶粒の成長が100μm以上に達成される場
合にはXをさらに大きくする事ができ、より大きな結晶
領域を実現できる。結晶成長の方法は、SOO℃から7
00℃の低温アニールで、前記島状シリコン薄膜1−5
を核として結晶成長させる。一種の固相エピタキシャル
成長ということもできる。非晶質シリコン薄膜1−7を
堆積させた状態で結晶成長させてもよいが、該非晶質シ
リコン薄膜1−7上に酸化膜などをキャッピングしてか
ら結晶成長させる事も考えられる。この場合は結晶領域
1−9の表面の平担性を保つ点で効果がある。もちろん
結晶成長後、該酸化膜は除去してもよいし、あるいはそ
の後作製する半導体装置の一部として利用してもよいこ
のようにして島状シリコン薄膜1−5と結晶粒界1−8
との間に形成された結晶領域1−9の部分を利用して半
導体装置を作製する。核となる島状シリコン薄膜1−5
には多くても1個の結晶粒界しか含まれないので、本発
明において半導体装置を作製する点において何ら問題に
ならない。
本実施例においては薄膜トランジスタを作製する場合を
例として説明する。結晶領域1−9の中にホトリソグラ
フィ法により単結晶能動領域1−10をパターニングし
、続いてゲートm化膜1−1′Fを形成する。ゲート酸
化膜は熱酸化法で形成する。その後多結晶シリコンなど
でゲートを極1−12を形成し該ゲート電11−12を
マスクとして、ソース及びドレイン領域1−15を形成
する。Pチャネルの場合はB(ポロン)Nチャネルの場
合は、P (IJン)TAB(ヒ素)を不純物添加する
。添加方法としてはイオン注入法あるいは拡散法などが
ある。次に層間絶縁膜1−14として戯化辰あるいは窒
化膜を堆積させ、コンタクトホールを形成して金属電極
1−15を形成する。
実施例では薄膜トランジスタの場合を例にとって説明し
たが、バイポーラ型トランジスタナどその他の半導体装
置にももちろん応用することができる。
〔発明の効果〕
種結晶の上に非晶質シリコン薄膜を堆積し、該非晶質シ
リコン薄膜を低温で固相成長させることができるので絶
縁基板、特に石英基板のような透明性絶縁基板上にほぼ
単結晶に近いシリコン薄膜を作成することができる。結
晶粒界の位置及び結晶領域の位置を基板上所定の場所に
形成することができるので、結晶領域のみを用いて半導
体装置を作製することができ、単結晶シリコン薄膜を用
いた半導体装置と同等の特性が得られる。
本発明を薄膜トランジスタに応用すれば、ドライバー回
路を同一基板内に作り込んだアクティブ了トリクス基板
の高速化が実現できる。さらに電源電圧の低減、消費電
流の低減、信頼性の向上に関しても大きな効果がある。
本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取シ速度の高速化、高解像度化、及び階調を取る
場合に非常に大きな効果を生み出す。電源電圧の低減、
消費電流の低減、信頼性の向上にも効果は大きい。高解
像度化が達成されるとカラー読み取シ用密着型イメージ
センサ−への応用も容易となる。
レーザービーム照射装置などの精巧で高価な装置を必要
としないので、作製が簡単であり、費用の低減化に役た
つ。
以上述べたように、本発明は、絶縁基板特に透明性絶縁
基板上に屯結晶シリコン薄膜を作製する場合に、非常に
有効なものである。
【図面の簡単な説明】
第1図(α)から(9)は、本発明における半導体装置
の製造方法を示す工固図である。 1−6・・・・・・島、伏酸化膜 1−4・・・・・・フィールド酸化層 1−5・・・・・・島状シリコン薄膜 1−6・・・・・・島状シリコン薄膜の表面1−8・・
・・・・結晶粒界 1−9・・・・・・結晶領域 以上 出願人 セイコーエプソン株式会社 代理人 弁理士最上筋(他1名) (^) (b) ン CC)              ノーl、dン  
            ′−′、)/−1

Claims (1)

    【特許請求の範囲】
  1.  絶縁基板上に、シリコン薄膜を堆積させる第一の工程
    と、該シリコン薄膜上に島状酸化膜を形成する第二の工
    程と、前記シリコン薄膜において、該島状酸化膜におお
    われていない領域を酸化させる第三の工程と、前記島状
    酸化膜をエッチング除去してシリコン表面を露出させる
    第四の工程と、非晶質シリコン薄膜を堆積させる第五の
    工程と、前記第四の工程で露出されたシリコン表面を核
    とし、前記非晶質シリコン薄膜を結晶成長させて多結晶
    シリコン薄膜を形成する第六の工程と、該多結晶シリコ
    ン薄膜の結晶粒界部分を除く結晶領域内に半導体装置を
    形成する第七の工程を少なくとも有することを特徴とす
    る半導体装置の製造方法
JP63040098A 1988-02-23 1988-02-23 半導体装置の製造方法 Expired - Fee Related JP2687393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63040098A JP2687393B2 (ja) 1988-02-23 1988-02-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63040098A JP2687393B2 (ja) 1988-02-23 1988-02-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01214110A true JPH01214110A (ja) 1989-08-28
JP2687393B2 JP2687393B2 (ja) 1997-12-08

Family

ID=12571392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63040098A Expired - Fee Related JP2687393B2 (ja) 1988-02-23 1988-02-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2687393B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081433A (ja) * 2007-09-26 2009-04-16 Sharp Corp 結晶化方法および活性半導体膜構造体
JP2009283923A (ja) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2010034539A (ja) * 2008-06-26 2010-02-12 Semiconductor Energy Lab Co Ltd 光電変換装置モジュールおよび光電変換装置モジュールの作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081433A (ja) * 2007-09-26 2009-04-16 Sharp Corp 結晶化方法および活性半導体膜構造体
JP2009283923A (ja) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2010034539A (ja) * 2008-06-26 2010-02-12 Semiconductor Energy Lab Co Ltd 光電変換装置モジュールおよび光電変換装置モジュールの作製方法

Also Published As

Publication number Publication date
JP2687393B2 (ja) 1997-12-08

Similar Documents

Publication Publication Date Title
JPH02140915A (ja) 半導体装置の製造方法
JPH113860A (ja) 薄膜トランジスタの製造方法
JPH06177036A (ja) 半導体薄膜結晶の成長方法
JPH02191320A (ja) 結晶物品及びその形成方法
JPH02103925A (ja) 半導体装置の製造方法
JPH02283036A (ja) 半導体装置の製造方法
JPH01214110A (ja) 半導体装置の製造方法
JPH02275641A (ja) 半導体装置の製造方法
JP2638868B2 (ja) 半導体装置の製造方法
JP2687394B2 (ja) 半導体装置の製造方法
JP2720473B2 (ja) 薄膜トランジスタ及びその製造方法
JP2718074B2 (ja) 薄膜半導体層の形成方法
JPH02140916A (ja) 薄膜トランジスタの製造方法
JPH0555142A (ja) 非晶質半導体層の結晶化方法
JPH01220820A (ja) 半導体装置の製造方法
JP2876598B2 (ja) 半導体装置の製造方法
JPH01216519A (ja) 半導体装置の製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JPH01276617A (ja) 半導体装置の製造方法
JPH0284772A (ja) 半導体装置の製造方法
JP2699578B2 (ja) 半導体薄膜の製造方法およびこれを用いた薄膜トランジスタの製造方法
JPH04373171A (ja) 半導体素子の作製方法
JPS63281418A (ja) 半導体装置の製造方法
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법
JPS61116821A (ja) 単結晶薄膜の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees