JPH01276617A

JPH01276617A - 半導体装置の製造方法

Info

Publication number: JPH01276617A
Application number: JP10482488A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-04-27
Filing date: 1988-04-27
Publication date: 1989-11-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体素子の製造方法に関する。

〔従来の技術〕

ガラス、石英等の絶縁性非晶質基板や、ＮＳＣ等の絶縁
性非晶質層上に高性能な半導体素子（例えば薄膜トラン
ジスタ等）を形成する試みが成されている。特に、近年
、大型で高解像度の液晶表示パネルや高速、高解像度の
密着型イメージセンサや三次元ＩＣ等へのニーズが高ま
るにつれて、上述の様な高性能な半導体素子の実現が待
望されている。

絶縁性非晶質材料上に薄膜トランジスタ（”ｒ”　ＦＴ
）を形成する場合を例にとると、（１）プラズマＣＶＤ
法等による非晶質シリコンを素子材としたＴＰＴ、（２
）ＣＶＤ法等による多結晶シリコンを素子材としたＴＰ
Ｔが、それぞれ液晶パネル等に応用され、実用化されて
いる。ところが、これらのＴＰＴの電界効果移動度は、
単結晶シリコンを素子材としたＭＯＳトランジスタに比
べて大巾に低く、（非晶質シリコンＴＰＴ＜ＩＣＩＩＩ
／Ｖ。

ｖ、ｓｅｃ、多結晶ソリコンＴＦＴ　〜ＩＯＪ／Ｖ。

！；　ｅ　ｃ　）　、高性能なＴ　Ｐ　Ｔ”の実現は困
雑であった。

そこで、大粒径（１〜数十μｍ程度）の多結晶シリコン
を固相成長させる方法か注目され、研究が進められてい
る。Ｎｈｉｎ　５ｏｌｉｄ　Ｆｉｌｉｓ、１００（１９
８Ｂ）Ｐ、２２７、ＪＪＡＰ　　ＶＯｌ、２５　　Ｎｏ
、２　（１９８６）Ｐ、Ｌ１２１等）〔発明が解決しよ
うとする課題〕しかし、従来技術では、多結晶シリコンの粒径結晶粒界
が存在する場所を十分に制御することが困雑であった。

仮に、１００μｍ程度の大粒径の多結晶シリコンが形成
できたとしても、結晶粒の内部に形成されたＴＰＴと結
晶粒界部にＴ　Ｐ　Ｔのチャンネル領域が位置したＴＰ
Ｔの間で、特性が大ｒｉＪに異なる為、ＴＦＴ′″Ｃ″
構成された走査回路の動作速度か、特性の悪い、結晶粒
界部に位置するＴ’　Ｆ　Ｔの特性で制限されたり、最
悪の場合には、回路が動作しない等の重大な問題が発生
した。

そこで、本発明は、結晶粒界が存在する位置を制御すべ
く、シード領域を形成し、非晶質層を選択的に結晶成長
させることを目的とする６その結果、半導体素子を結晶
領域に選択的に形成できるようになった。

〔課Ｕを解決するための手段〕

本発明の半導体装置の製造方法は、絶縁線非晶質材料上
に多結晶シリコン層を形成する第一の工程、該多結晶シ
リコン層の一部に絶縁領域を形成する第二の工程、非晶
質シリコン層を積層する第三の工程、該非晶質シリコン
層を該多結晶シリコン層の未絶縁領域をシードとして結
晶成長させる第四の工程、結晶化された領域に半導体素
子を形成する第五の工程を少なくとも有することを特徴
とする。

〔実　施　例〕

第１図及び第２図は本発明の実施例における半導体装置
の製造工程図であり、第１図は断面図を第２図は平面図
を示す。尚、本実施例では、半導体素子とし２てＴＰＴ
’（薄膜トランジスタ）を形成する場合を例として採り
上げている。

第１図及び第２図において、（ａ）は、ガラス、ろ英等
の絶縁性非晶質基板、若しくは、ＮＳＣ等の絶縁性非晶
質材料１０１上に多結晶シリコン層１０２を形成する工
程である。（ｂ）は、イオン７＋人法により該多結晶シ
リコン層の一部に酸化シリコン領域１０３を形成し、シ
ード領域１０４をｉパ択的に形成する工程である。（Ｃ
）は、酸化シリコン領域及びシード領域上に非晶質シリ
コン層１０６を形成する工程である。尚、本実施例では
、該非晶質シリコン層１０６を形成後、該非晶質シリコ
ン層に溝１０７を形成する場合を例としている。　（ｄ
）は、シード領域（すなわち、該多結晶シリコン層の未
酸化領域）をシードとして、該非晶質シリコン層を結晶
成長させる工程である。

（ｅ）は、結晶化された領域１０８に、半導体素子を形
成する工程である。尚、第１図（ｅ）では、半導体素子
としてＴＰＴを形成する場合を例として採り上げている
４図において、１０９はゲート電極、１１０はソース・
ドレイン領域、１１１は層間絶縁膜、１１２はコンタク
ト穴、１１３は配線、１１４はゲート絶縁膜である。

続いて、各工程の製造条件及び技術的ポイントを述べる
。

工程（ａ）は、ガラス、石英等の絶縁性非晶質基板、若
しくは、ＮＳＣ等の絶縁性非晶質材料層１０１上に、多
結晶シリコン層１０２を形成する工程である０本発明の
特徴の一つは、該多結晶シリコン層の一部をシード領域
とし、残りをイオン注入法で酸化シリコン領域にして、
結晶成長を行なう点にある。従って、該多結晶シリコン
の結晶粒径、配向性が重要なパラメータとなる。すなわ
ち、多結晶シリコンの結晶粒径が大きく、その配向性が
優れている程、シードとして単結晶シリコンを用いた場
合に近い結晶成長か成される。多結晶シリコンの形成方
法としては、ＣＶＤ法等で多結晶シリコン膜を形成する
方法がある。この方法は、最も一般的な成膜法であり、
簡便な方法で多結晶シリコンが形成できる点では（憂れ
ているが、結晶粒径が数百人程度と小さい点が難点であ
る重大粒径の多結晶シリコンを形成するには、（１）非
晶質シリコンをプラズマＣＶＤ法、蒸着法、ＥＢ蒸着法
、Ｍ　Ｂ　方法、ＣＶＤ法、スパッタ法等の方法で形成
し、５００〜７００°Ｃ程度の熱処理等で多結晶化する
方法、（２）微結晶シリコン、多結晶シリコン等をプラ
ズマＣＶＤ法、ＣＶＤ法、蒸着法、ＭＢＥ法、ＥＢ蒸着
法、スパッタ法等の方法で形成後、Ｓｔ、Ａｒ、Ｂ、Ｐ
、Ｎ、Ｈｅ、Ｎｅ、Ｋｒ、Ｈ等の元素をイオン打込みし
、該微結晶シリコン、多結晶シリコン等を非晶質化した
後で、５００〜７００℃程度の熱処理等で多結晶化する
方法がある。これらの方法で形成した多結晶シリコンは
、配向性が良好で、しかも結晶粒径も約１μＴｎ〜数十
μｒｎ以上と大きいことから、多結晶シリコン層の形成
方法として有効である。中でも、蒸着法、ＥＢ蒸着法、
ＭＢＥ法等で形成した非晶質シリコンを５００℃〜６０
０℃程度で熱処理することによって得られる多結晶シリ
コンは、粒径を数十μｍ以上にすることら可能で、又、
結晶の配向性も良好であることから、多結晶シリコン層
の形成方法として特に有効である。又、非晶質シリコン
層に１０１９〜１０”ａｎ−’程度の不純物（例えばＰ
）をドープすることで、多結晶化に要する時間を短縮（
最大で約１０分の１）することら可能である。さらに、
上述の方法は結晶粒径の増大にも効果が有る。尚、次の
工程（ｂ）でシード領域以外の部分に酸化シリコン領域
を形成する関係上、非晶質シリコン層に添加する不純物
のプロファイルは非晶質シリコン層の表面付近で低く５
非晶質材料層１０１（例えば石英基板）寄りの領域で高
くなる様にドープすることか望ましい、これは、例えば
、イオン注入法で不純物をドープする際の加速な庄等を
最適化することで容易に実現される。

工程（ｂ）は、イオン注入法により該多結晶シリコン層
の一部に酸化シリコン領域１０３を形成し、シード領域
１０４を選択的に形成する工程である。工程（ａ）で形
成された多結晶シリコン層１０２のうちでシード領域と
なる部分に、まずマスク１０５（例えば、レジスト、金
属、酸化シリコン、窒化シリコン、多結晶シリコン等を
マスクの材料とすることができる。）を形成する。続い
て、イオン注入法により、酸素イオンを注入し、マスク
で覆われたシード領域１０４以外の領域に酸化シリコン
領域１０３を形成する。この場合、多結晶シリコン層１
０２の表面付近に化学量論的なＳｉＯ□に近い組成の酸
化シリコン層か形成されることが望ましく。ドーズ量１
０１７〜１０”ｉｏ　ｎ　ｓ　／　ｃｌ、加速電圧２０
〜８０　Ｋ　ｅ　Ｖ程度か望ましい。特に、ドープ量１
０”　〜１０１９ｉ　ｏｎｓ／−１加速電圧２５〜４０
ＫｅＶの染件で、表面から数百ｎ　ｍの深さにわたって
良質のＳ　ｉ　Ｏ２が形成された。尚、イオン注入後、
窒素等の雰囲気中で、８００°Ｃ〜１２００°Ｃのアニ
ールを１〜３時間行なうと、熱酸化５ｉｎ２に近い特性
を有する酸化シリコン層が得られる。又、基板としてガ
ラス等の低融点材料を用いている場合は、上述のアニー
ルのかわりに、２５０°Ｃ〜７００℃程度のより低温で
、イオン注入後の基板に酸素プラズマ処理を施すことで
、特に、表面付近の酸化シリコンを熱酸化Ｓ　ｉ　Ｏ２
に近い特性を有する酸化シリコンに改質する方法も極め
て有効である。又、酸素プラズマ処理のみで酸化シリコ
ン領域を形成する方法、もある。

工程（ｃ）は、マスク１０５を除去した後、酸化シリコ
ン領域１０３及びシード領域１０４−Ｌに、非晶質シリ
コン層１０６を形成する工程である。

該非晶質シリコン層は、プラズマＣＶＤ法、蒸着法、Ｅ
Ｂ蒸着法、ＭＢＥ法、スパッタ法、ＣＶＤ法等の方法で
非晶質シリコンを成膜する方法と、微結晶シリコン、多
結晶シリコン等をプラズマＣＶＤ法、ＣＶＤ法、蒸着法
、ＥＢ蒸着法、ＭＢＥ法、ス・バッタ法等の方法で形成
後、Ｓｔ、Ａｒ、Ｐ、Ｎ、Ｈｅ、Ｎｅ、Ｋｒ、Ｈ等の元
素をイオン打込みすることで、該微結晶シリコン、多結
晶シリコン等を非晶質化する等の方法で非晶質シリコン
層を形成する方法がある。尚、本実施例では、該非晶質
シリコン層１０６に満１０７を形成する場合を例として
いる。

工程（ｄ）は、工程（ｂ）で形成されなシード領域１０
４をシードとして、非晶質シリコン層１０６を結晶成長
させる工程である。結晶成長させる方法としては、線状
加熱形帯域溶融再結晶化法、レーザービーム再結晶化法
、電子ビーム再結晶化法等の溶融再結晶化法により結晶
成長させることができる。池の方法としては、非晶質層
を溶融せずに、固相で結晶成長させる固相成長法がある
。

この方法は、５００℃〜７００°Ｃ程度の低温で結晶成
長が成される特徴と有し、基板として、安価なカラス基
板を使え、又、基板の大型化も容易である等の優れたメ
リットが有る。

上述の固相成長法におけるアニール条件は、非晶質シリ
コン層１０６の形成方法によって、最適条件か異なる。

熱処理温度は５００℃〜９００°Ｃの間に妓適値が存在
する。ただ、熱処理温度が高くなると、結晶化に要する
時間が短くなるが、シード領域以外の領域でも、核の生
成及び結晶成長が起こり易くなる。その結果、非晶質層
がランダムな多結晶シリコンに成長し易くなる。従って
、熱処理温度は５００℃〜７００℃程度が多結晶核の発
生が少なく、望ましい温度である。又、熱処理に要する
時間（すなわち、結晶化に要する時間）は、同一熱処理
温度でも、非晶質シリコン層１０６の形成方法によって
異なる。例えば、プラズマＣＶＤ法で形成した非晶質シ
リコン（特に、基板温度３５０°Ｃ程度以下で形成した
非晶質シリコン）は、６００°Ｃ程度の熱処理では結晶
化が起こり難く、７００°Ｃ程度の高温で十時間以上の
熱処理時間が必要で、シード領域以外からの核生成、結
晶成長も起こり易い、又、プラズマＣＶＤ法で形成した
非晶質シリコンにおいても、基板温度４５０℃〜６００
℃程度の比教的高温で成膜した膜は、上述の非晶質シリ
コンと異なり、６００℃程度の熱処理で結晶成長が起こ
り、シード領域からの選択的な結晶成長が成され易い、
プラズマＣＶＤ法で、３５０℃程度以下で形成した非晶
質シリコンは膜中に数％〜士数％程度の多欲の水素を含
有し、これらの水素が、６００℃程度のアニールでは完
全に抜けない為、残留した水素が結晶成長の妨げになる
ものと思われる。一方、基板温度４５０℃〜６００℃中
でも、５００℃〜５５０℃程度の高温で成膜した膜は、
非晶質でしかも膜中の水素量が極めて少ない為、６００
℃程度のアニールでも結晶成長か起こり易くなるものと
思われる。さらに、該非晶質シリコン層１０６を蒸着法
、ＥＢ蒸若法、ＭＢＥ法等で形成した場合は、５００℃
〜６００℃程度の比較的低温のアニールで結晶成長か起
こり、結晶成長に要する時間も数時間程度に短縮するこ
とら可能である。上述の方法では、蒸着時の真空度を高
くし望ましくは、１０−６〜１Ｏ−８Ｐａ程度）するこ
とで、水素や不純物等が混入していない非晶質シリコン
が形成できるメリットかある。

尚、上述の固相成長法では固相成長の距離がぜいぜい１
０μｍ程度と短い。この成長距離を仲ばす方法としては
非晶質シリコン層１０６のうちで、素子を形成しない領
域に１０＋９〜１０２′１−３程度のＰ等の不純物をド
ープする方法が有効である。

この場合、固相成長の成長距離は、２０μｍ〜３０μｍ
程度に拡大する。

最後に、シード領域１０４を本発明の如くイオン注入法
で形成したことによるメリットを述べる。

非晶質材料上にシリコンのシード領域を形成し、その上
に積層した非晶質シリコン層を結晶成長させる方法にお
いて、シード領域の最も簡便な形成方法は、該非晶質材
料（例えば、石英基板、ガラス基板、ＮＳＣ等）上に多
結晶シリコン層を形成し、該多結晶シリコン層をパター
ン形成して、シリコンの島を形成する方法がある。この
場合、該シリコンの島上に積層した非晶質シリコン層は
、シリコンの島による段差を被覆する必要があり、段差
部にクラック等の欠陥を生じ易いという問題があった。

又、熱処理による結晶成長時においても、段差部で多結
晶核が生成され易いという問題が有り、１つのシリコン
の島（シード）に単結晶では無く多結晶が成長し易いと
いう問題が有った。

一方、本発明による、イオン注入法を用いたシード領域
の形成方法では、シード領域と酸化シリコン領域との間
で大きな段差を生ずることも無く、酸素イオンの打ち込
み量及び打ち込み領域（例えは表面から数百ｎｍの間に
打ち込む）等を最適（ヒすることで、シード領域と酸化
シリコン領域をほぼ平面上に形成することも可能となる
。その結果、積層された非晶質シリコン層にクラック等
の欠陥を生ずることも無くなり、又、熱処理による結晶
成長時の多結晶核発生の問題も解決された。

工程（ｅ）は、結晶化された領域１０８に、半導体素子
を形成する工程である。非晶質シリコン層１０６に設け
られた溝１０７によって、結晶化された領域１０８の位
置を制御することができる。

本実施例では、この領域１０８に半導体素子としてＴＰ
Ｔを形成する場合を例として採り上げている。ＴＰＴ形
成法の一例としては、結晶化されたシリコン層をパター
ンニングし、続いて、ゲート絶縁膜１１４を形成する。

該ゲート絶縁膜は、熱酸化法により形成する方法（高温
プロセス）とＣＶＤ法若しくはプラズマＣＶＤ法等で６
００℃程度以下の低温（望ましくは、５００°Ｃ以下）
で形成する方法（低温プロセス）がある、低温プロセス
では、基板として安価なガラス基板を使用できる為、大
型な液晶表示パネル密着型イメージセンサ等の半導体装
置を低コストで作製できる池、三次元ＩＣ等を形成する
場合においても、下層部の素子に悪影響（例えば、不純
物の拡散等）を与えずに、上層部に半導体素子を形成す
ることができる。続いて、ゲート電極１０９を形成後、
ソース・ドレイン領域１１０をイオン注入法、熱拡散法
、プラズマドーピング法等の方法で形成し、層間絶縁膜
１１１をＣＶＤ法、スパッタ法、プラズマＣＶＤ法等の
方法で形成する。さらに、該層間絶縁膜１１１にコンタ
クト穴１１２を開け、配線１１３を形成することにより
、ＴＰＴが形成される。

続いて、本発明に基づく半導体装置の製造方法により作
製したＴＰＴの特性について述べる。本発明の製造方法
で作製したＮチャンネルＴＰＴの電界効果移動度は、３
００〜５００ｄｌ／Ｖ、　ｓ　ｅＣ程度になった。この
特性は、シリコンウェーハー上に形成したＭＯＳトラン
ジスタの特性に近い良好な特性である。さらに、ＴＰＴ
のチャンネル領域のシリコン層の厚さを薄膜化（例えば
、１００人〜３００Ａ程度）したＴＰＴにおいては、Ｍ
ＯＳトランジスタよりも優れた７００〜９０〇−／Ｖ、
ｓｅｃ程度のバルクＳｉに近い移動度が得られな。本発
明の製造方法は、薄い非晶質シリコン層を結晶成長させ
る場合に好適であり（段差部が無く、非晶質層にクラッ
ク等の欠陥が生じ難い為）、上述の様なチャンネル領域
を薄膜化したＴＰＴの製造方法として、本発明は特に優
れている。

〔発明の効果〕

以上述べた様に、本発明によれば、非晶質シリコン層を
シード領域によって、選択的に結晶成長させ、結晶粒界
が存在する位置を制御することが可能となった。その結
果、結晶化された領域に選択的に半導体素子を形成する
ことが可能となった。

本発明によれば、シリコンウェーハー上に形成したＭＯ
Ｓトランジスタ等に近い（場合によっては、それを上回
る）高性能なＴＰＴ等が実現された。

その結果、大型で高解像度の液晶表示パネル、高速で高
解像度の密着型イメージセンサが実現されたばかりでな
く、密着性イメージセンサを例にとるならば、従来型が
、走査回路をＴＰＴで形成し、受光部と同一基板上に集
積する程度がＴＰＴの特性からみて限界であったが、本
発明によれば、走査回路以外にも増ＩＪ回路、演算回路
、記憶回路等も集積化することができる。

又、ＴＰＴ等のＭＯＳ型の半導体素子を形成する場合に
おいて、ゲート絶縁膜を熱酸化法ではなく、ＣＶＤ法、
プラズマＣＶＤ法等の低温プロセスで形成すれば、基板
として安価なガラス基板等を使用でき、大型な液晶表示
パネル、密着型イメージセンサ等の半導体装置を低コス
トで作製できる。又、高温プロセスを通らない為、大型
基板では特に問題となる基板のそり、変型等も極めて少
ない、その他に、三次元ＩＣを形成する場合においても
、下層部の素子に悪影響（例えば、不純物の拡散等）を
与えずに、上層部に半導体素子を形成することもできる
。

尚、本発明の実施例では、半導体素子としてＴＰＴの場
合を述べたが、ＴＰＴ以外にも、Ｍ　Ｉ　Ｓ型Ｆ　Ｅ　
Ｔ、バイポーラ型トランジスタ、静電誘導型トランジス
タをはじめとする半導体素子全般に応用できることは言
うまでも無い。

又、本発明の実施例では、イオン注入法により酸化シリ
コン領域を形成する場合を述べたが、これに限らず、窒
化シリコン、酸素と窒素を含むシリコン層（ＳｉＯｘＮ
ｙ）等の絶縁層であればよい。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）及び第２図（ａ）〜（ｅ）は本発
明の実施例の半導体装置の製造工程図である。第１図は
断面図を、第２図は平面図を示す。１０１・・・絶縁性非晶質材料１０２・・・多結晶シリコン層１０３・・・酸化シリコン領域１０４・・・シード領域１０５・・・マスク１０６・・・非晶質シリコン層１０８・・・結晶化された領域１０９・　・　・ゲート電極１１０・・・ソース・ドレイン領域１１１・・・層間絶縁膜１１３・・・配線１１４・・・ゲート絶縁膜以上出願人　セイコーエプソン株式会社代理人　弁理士　上　柳　雅　誉（他１名）（ｂ）第１図（ｄ）第１図ＸＸＸＸＸＸＸＸＸＸＸＸｘｘｘｘｘ（ｂ）第２図（ｄ）第２図

Claims

【特許請求の範囲】

（１）絶縁性非晶質材料上に多結晶シリコン層を形成す
る第一の工程、該多結晶シリコン層の一部に絶縁領域を
形成する第二の工程、非晶質シリコン層を積層する第三
の工程、該非晶質シリコン層を該多結晶シリコン層の未
絶縁領域をシードとして結晶成長させる第四の工程、結
晶化された領域に半導体素子を形成する第五の工程を少
なくとも有することを特徴とする半導体装置の製造方法
。
（２）特許請求の範囲第一項記載の半導体装置の製造方
法において、絶縁領域をイオン注入法で形成したことを
特徴とする半導体装置の製造方法。