JPH0119180B2 - - Google Patents
Info
- Publication number
- JPH0119180B2 JPH0119180B2 JP56044844A JP4484481A JPH0119180B2 JP H0119180 B2 JPH0119180 B2 JP H0119180B2 JP 56044844 A JP56044844 A JP 56044844A JP 4484481 A JP4484481 A JP 4484481A JP H0119180 B2 JPH0119180 B2 JP H0119180B2
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- failure
- central processing
- processing unit
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 16
- 230000006870 function Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 9
- 238000012217 deletion Methods 0.000 description 5
- 230000037430 deletion Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000010200 validation analysis Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、オペレーテイング・システムをIPL
（初期プログラム・ローデイング）する前にシス
テムの障害検出、障害箇所の切離し等を行うよう
にしたシステムの初期設定制御方式に関するもの
である。
（初期プログラム・ローデイング）する前にシス
テムの障害検出、障害箇所の切離し等を行うよう
にしたシステムの初期設定制御方式に関するもの
である。
従来のシステムの稼動開始は、構成制御、シス
テムの初期化、オペレーテイング・システム（以
下、OSという）のIPLの順で行われている。シ
ステムの初期化とは、例えば論理回路のリセツ
ト、各種メモリ部のクリアなどを意味している。
OSのIPLした後におけるシステムの運用中に障
害が発生した場合には、ハードウエアによる障害
箇所の自動切離し又はソフトウエアによる装置の
自動切離しが行われる。しかしながら、システム
のIPL中に障害が発生した場合は、ソフトウエア
が完全にローデイングされていないため、マシ
ン・チエツク割込み等を処理できず、システム・
ダウンになつてしまう事が多い。システムのIPL
中に障害が起る確率は、下記の理由によつてかな
り高い。
テムの初期化、オペレーテイング・システム（以
下、OSという）のIPLの順で行われている。シ
ステムの初期化とは、例えば論理回路のリセツ
ト、各種メモリ部のクリアなどを意味している。
OSのIPLした後におけるシステムの運用中に障
害が発生した場合には、ハードウエアによる障害
箇所の自動切離し又はソフトウエアによる装置の
自動切離しが行われる。しかしながら、システム
のIPL中に障害が発生した場合は、ソフトウエア
が完全にローデイングされていないため、マシ
ン・チエツク割込み等を処理できず、システム・
ダウンになつてしまう事が多い。システムのIPL
中に障害が起る確率は、下記の理由によつてかな
り高い。
(イ) 例えばキヤツシユのようなメモリを内蔵して
いる処理装置では以前に検出された障害内容が
EREPリストに残つていても、間欠／固定の区
別ができないので、障害個所の修復が行われ
ず、そのまゝ、再度使用されることが多く、た
またま固定障害であると、それは必ずIPL中に
検出される。なお、EREPとはいわゆるError
Recovery Procedureの略である。
いる処理装置では以前に検出された障害内容が
EREPリストに残つていても、間欠／固定の区
別ができないので、障害個所の修復が行われ
ず、そのまゝ、再度使用されることが多く、た
またま固定障害であると、それは必ずIPL中に
検出される。なお、EREPとはいわゆるError
Recovery Procedureの略である。
(ロ) 稼動していない間に障害が発生した場合も、
障害が検出されるのはIPLの過程においてであ
る。
障害が検出されるのはIPLの過程においてであ
る。
本発明は、上記の考察に基づくものであつて、
固定的に障害が発生している個所がシステム内に
存在しても、システムの稼動開始（IPL）時に障
害個所の検出および障害個所の切離しを行い、し
かる後に本来のIPLを開始することによつて、
IPLの過程においてミステム・ダウンとなること
を防止し、システムの信頼性を向上させ得るよう
にしたシステムの初期設定制御方式を提供するこ
とを目的としている。また、本発明は、従来技術
においては障害内容がEREPリストに記録されて
いても、固定障害／間欠障害の区別が難しく、何
らの対処も行うことなく障害個所を含んだ装置を
そのまゝ使用してしまうこともあるに対し、固定
障害（或る特定の過程中に発生したということを
判断材料とする）とする基準を与えることの出来
るシステムの初期設定制御方式を提供することを
目的としている。そしてそのため、本発明のシス
テムの初期設定制御方式は、全体システムの中か
ら部分的システムの一部構成要素の切離しが行わ
れてもシステムとしての運用が可能な計算機シス
テムにおいて、システムの構成制御を行い、次い
でシステムの論理回路のリセツトや各種メモリ部
のクリアなどのシステム初期化処理を行い、次い
でシステムの障害個所の検出および障害個所の切
離しを行い、次いで障害個所を切離しを行つても
システムとして運用可能であることを条件として
オペレーテイング・システムの初期プログラム・
ローデイングを行うことを特徴とするものであ
る。以下、本発明を図面を参照しつつ説明する。
固定的に障害が発生している個所がシステム内に
存在しても、システムの稼動開始（IPL）時に障
害個所の検出および障害個所の切離しを行い、し
かる後に本来のIPLを開始することによつて、
IPLの過程においてミステム・ダウンとなること
を防止し、システムの信頼性を向上させ得るよう
にしたシステムの初期設定制御方式を提供するこ
とを目的としている。また、本発明は、従来技術
においては障害内容がEREPリストに記録されて
いても、固定障害／間欠障害の区別が難しく、何
らの対処も行うことなく障害個所を含んだ装置を
そのまゝ使用してしまうこともあるに対し、固定
障害（或る特定の過程中に発生したということを
判断材料とする）とする基準を与えることの出来
るシステムの初期設定制御方式を提供することを
目的としている。そしてそのため、本発明のシス
テムの初期設定制御方式は、全体システムの中か
ら部分的システムの一部構成要素の切離しが行わ
れてもシステムとしての運用が可能な計算機シス
テムにおいて、システムの構成制御を行い、次い
でシステムの論理回路のリセツトや各種メモリ部
のクリアなどのシステム初期化処理を行い、次い
でシステムの障害個所の検出および障害個所の切
離しを行い、次いで障害個所を切離しを行つても
システムとして運用可能であることを条件として
オペレーテイング・システムの初期プログラム・
ローデイングを行うことを特徴とするものであ
る。以下、本発明を図面を参照しつつ説明する。
第１図は本発明が適用される計算機システムの
構成を示す図、第２図はキヤツシユ・メモリの構
成を示す図である。
構成を示す図、第２図はキヤツシユ・メモリの構
成を示す図である。
第１図において、１は主メモリ、２はメモリ制
御ユニツト、３はサービス・プロセツサ、４はデ
イスプレイ、５はシステム電源制御装置、６−０
ないし６−Ｍは中央処理装置、７−０ないし７−
Ｎはチヤネル・プロセツサをそれぞれ示してい
る。
御ユニツト、３はサービス・プロセツサ、４はデ
イスプレイ、５はシステム電源制御装置、６−０
ないし６−Ｍは中央処理装置、７−０ないし７−
Ｎはチヤネル・プロセツサをそれぞれ示してい
る。
メモリ制御ユニツト２は、中央処理装置と主メ
モリとの間およびチヤネル・プロセツサと主メモ
リとの間のデータのやりとりを制御するものであ
る。サービス・プロセツサ２は、コントロール・
パネル機能、構成制御機能、システム制御機能、
オルタ／デイスプレイ機能、オペレータ・コンソ
ール機能、システム監視機能、保守診断機能など
を有している。コントロール・パネル機能とは電
源オン／オフの機能であり、構成制御機能とは中
央処理装置、チヤネル・プロセツサの接続／切離
しを行いシステムの構成を制御する機能である。
システム制御機能とは、例えばリセツト、リスタ
ート、IPLおよび命令アドレス・レジスタのセツ
トなどを行う機能である。オルタ／デイスプレイ
機能とは、実記憶、仮想記憶および各種レジスタ
の内容をデイスプレイに表示したり、これらの内
容を変更する機能である。
モリとの間およびチヤネル・プロセツサと主メモ
リとの間のデータのやりとりを制御するものであ
る。サービス・プロセツサ２は、コントロール・
パネル機能、構成制御機能、システム制御機能、
オルタ／デイスプレイ機能、オペレータ・コンソ
ール機能、システム監視機能、保守診断機能など
を有している。コントロール・パネル機能とは電
源オン／オフの機能であり、構成制御機能とは中
央処理装置、チヤネル・プロセツサの接続／切離
しを行いシステムの構成を制御する機能である。
システム制御機能とは、例えばリセツト、リスタ
ート、IPLおよび命令アドレス・レジスタのセツ
トなどを行う機能である。オルタ／デイスプレイ
機能とは、実記憶、仮想記憶および各種レジスタ
の内容をデイスプレイに表示したり、これらの内
容を変更する機能である。
システム監視機能とは、例えば
(イ) システムの一部又は全ての機能が停止したこ
とを検出する。
とを検出する。
(ロ) システムの誤動作によるマシン・チエツクの
発生を検出する。
発生を検出する。
(ハ) マシン・チエツクによつてシステムが停止し
たときの状態を記録する。
たときの状態を記録する。
などの機能である。図示しないが、各ユニツトに
は構成制御レジスタが設けられ、構成制御レジス
タによつて接続先の装置が指定される。
は構成制御レジスタが設けられ、構成制御レジス
タによつて接続先の装置が指定される。
従来のシステムの稼動開始は、構成制御、シス
テムの初期化、OSのIPLの順で行われていた。
本発明の１実施例においては、構成制御とOSの
IPLとの間で、障害個所検出プログラムを実行さ
せ、障害個所の検出および障害個所の切離し処理
（以下システム有効化処理という）を行い、しか
る後にOSのIPLを行う。つまり、システム有効
化処理は、システム初期化処理に含まれる１処理
と考えることが出来る。
テムの初期化、OSのIPLの順で行われていた。
本発明の１実施例においては、構成制御とOSの
IPLとの間で、障害個所検出プログラムを実行さ
せ、障害個所の検出および障害個所の切離し処理
（以下システム有効化処理という）を行い、しか
る後にOSのIPLを行う。つまり、システム有効
化処理は、システム初期化処理に含まれる１処理
と考えることが出来る。
システム初期化処理はサービス・プロセツサ３
を介して行われる。サービス・プロセツサ３には
システム初期化処理のための手順が記憶されてお
り、オペレータが所定のSVPコマンドを入力す
ることによつて実行させる。さきに述べたよう
に、システム有効化処理はシステム初期化処理の
中に含まれており、以下のようなシーケンスを有
している。
を介して行われる。サービス・プロセツサ３には
システム初期化処理のための手順が記憶されてお
り、オペレータが所定のSVPコマンドを入力す
ることによつて実行させる。さきに述べたよう
に、システム有効化処理はシステム初期化処理の
中に含まれており、以下のようなシーケンスを有
している。
１ サービス・プロセツサ３に記憶されている障
害検出用プログラムを主メモリ１にロードす
る。
害検出用プログラムを主メモリ１にロードす
る。
２ 中央処理装置に上記プログラムを実行させ
る。
る。
３−１ マシン・チエツクが発生せずに、障害個
所検出用プログラムが終了した場合は、その
中央処理装置の有効化処理が完了したことに
なる。
所検出用プログラムが終了した場合は、その
中央処理装置の有効化処理が完了したことに
なる。
３−２ マシン・チエツクが発生しないにも拘ら
ず、障害個所検出用プログラムの実行が終了
しない場合には、構成制御レジスタをセツト
してその中央処理装置を切離す。ただし、シ
ステム中に１台の中央処理装置しか存在しな
いときには、システム有効化処理不可の表示
を行う。
ず、障害個所検出用プログラムの実行が終了
しない場合には、構成制御レジスタをセツト
してその中央処理装置を切離す。ただし、シ
ステム中に１台の中央処理装置しか存在しな
いときには、システム有効化処理不可の表示
を行う。
３−３ マシン・チエツクが発生した場合にはサ
ービス・プロセツサ３がその内容を調査し、
調査結果からその中央処理装置の切離し又は
オペレーシヨン・ステート・レジスタ（以下
OPSRという）のセツトによる処理装置内の
一部構成要素の切離しを行い、その旨の表示
を行う。OPSRは中央処理装置内に設けら
れ、動作モードや処理装置内の一部構成要素
の切離しなどを指定するためのレジスタであ
り、中央処理装置がリセツトされても、
OPSRは以前の状態を保持することが出来
る。OPSRの書換えは、SVPの発行するコマ
ンドによつてのみ行われる。
ービス・プロセツサ３がその内容を調査し、
調査結果からその中央処理装置の切離し又は
オペレーシヨン・ステート・レジスタ（以下
OPSRという）のセツトによる処理装置内の
一部構成要素の切離しを行い、その旨の表示
を行う。OPSRは中央処理装置内に設けら
れ、動作モードや処理装置内の一部構成要素
の切離しなどを指定するためのレジスタであ
り、中央処理装置がリセツトされても、
OPSRは以前の状態を保持することが出来
る。OPSRの書換えは、SVPの発行するコマ
ンドによつてのみ行われる。
４ その中央処理装置の初期化を行う。
５ システムが複数の中央処理装置から構成され
ている場合には上記の２ないし４を繰返す。
ている場合には上記の２ないし４を繰返す。
６ 主メモリをクリアする。
上記のシステム有効化処理の終了時には、シス
テムから固定障害が除去され、IPL開始可能状態
となる。また、切離しが行われたことによつて、
構成制御レジスタやOPSRがサービス・プロセツ
サ３によつて書換えられているかも知れないが、
その旨はSVPデイスプレイ４に表示される。
テムから固定障害が除去され、IPL開始可能状態
となる。また、切離しが行われたことによつて、
構成制御レジスタやOPSRがサービス・プロセツ
サ３によつて書換えられているかも知れないが、
その旨はSVPデイスプレイ４に表示される。
次にキヤツシユ・メモリを例にして一部構成要
素の切離しについて説明する。第２図はキヤツシ
ユ・メモリの構成を示すものであつて、８は置換
回路、９−０ないし９−ｎはタグ部、１０−０な
いし１０−ｎはデータ部、１１−０ないし１１−
ｎは一致回路、１２−０ないし１２−ｎはパリテ
イ・チエツク回路、１３はセレクタ、１４−０な
いし１４−ｎは一致FF、１５−０ないし１５−
ｎはパリテイ・エラーFF、１６はフエツチ、デ
ータ・レジスタ、１７−０ないし１７−ｎは
AND回路、１８−０ないし１８−ｎもAND回
路、１９はパリテイ・チエツク回路、２０−０な
いし２０−ｎはOPSR、２１−０と２１−ｎは削
除FFをそれぞれ示している。
素の切離しについて説明する。第２図はキヤツシ
ユ・メモリの構成を示すものであつて、８は置換
回路、９−０ないし９−ｎはタグ部、１０−０な
いし１０−ｎはデータ部、１１−０ないし１１−
ｎは一致回路、１２−０ないし１２−ｎはパリテ
イ・チエツク回路、１３はセレクタ、１４−０な
いし１４−ｎは一致FF、１５−０ないし１５−
ｎはパリテイ・エラーFF、１６はフエツチ、デ
ータ・レジスタ、１７−０ないし１７−ｎは
AND回路、１８−０ないし１８−ｎもAND回
路、１９はパリテイ・チエツク回路、２０−０な
いし２０−ｎはOPSR、２１−０と２１−ｎは削
除FFをそれぞれ示している。
いま、タグ部９−０から読出されたタグ情報に
パリテイ・エラーがあると、パリテイ・エラー
FF１５−０がセツトされ、CHECKタイミング
で削除FF２１−０がセツトされる。削除FF２１
−０がセツトされると、置換回路３はそのウエイ
を置換えの対象から除外する。また、一致回路１
１−０に一致禁止信号INHMCHが加えられる。
データ部１０−０のデータがフエツチ・データ・
レジスタ１６にセツトされ、このデータの中にパ
リテイ・エラーが検出されると、削除FF２１−
０がセツトされる。
パリテイ・エラーがあると、パリテイ・エラー
FF１５−０がセツトされ、CHECKタイミング
で削除FF２１−０がセツトされる。削除FF２１
−０がセツトされると、置換回路３はそのウエイ
を置換えの対象から除外する。また、一致回路１
１−０に一致禁止信号INHMCHが加えられる。
データ部１０−０のデータがフエツチ・データ・
レジスタ１６にセツトされ、このデータの中にパ
リテイ・エラーが検出されると、削除FF２１−
０がセツトされる。
削除FF２１−０ないし２１−ｎは、中央処理
装置をリセツトすると、リセツトされる。
装置をリセツトすると、リセツトされる。
本発明においては、システム有効化処理の過程
において障害が検出された場合は固定障害とみな
し、セツトされた削除FF２１−ｉに対応する
OPSR２０−ｉをサービス・プロセツサ３からセ
ツトする。以後、ウエイｉはサービス・プロセツ
サ３がOPSR２０−ｉをオフにするまで切離され
ており、その中央処理装置がリセツトされても使
用可能状態とはならない。
において障害が検出された場合は固定障害とみな
し、セツトされた削除FF２１−ｉに対応する
OPSR２０−ｉをサービス・プロセツサ３からセ
ツトする。以後、ウエイｉはサービス・プロセツ
サ３がOPSR２０−ｉをオフにするまで切離され
ており、その中央処理装置がリセツトされても使
用可能状態とはならない。
以上の説明から明らかなように、本発明によれ
ば、OSのIPLを行う前に、システムの障害検出
および障害個所の切離しを行つているので、OS
のIPL中に固定障害からシステム・ダウンが発生
することはない。
ば、OSのIPLを行う前に、システムの障害検出
および障害個所の切離しを行つているので、OS
のIPL中に固定障害からシステム・ダウンが発生
することはない。
第１図は本発明が適用される計算機システムの
構成を示す図、第２図はキヤツシユ・メモリの構
成を示す図である。 １……主メモリ、２……メモリ制御ユニツト、
３……サービス・プロセツサ、４……デイスプレ
イ、５……システム監視制御装置、６−０ないし
６−Ｍ……中央処理装置、７−０ないし７−Ｎ…
…チヤネル・プロセツサ。
構成を示す図、第２図はキヤツシユ・メモリの構
成を示す図である。 １……主メモリ、２……メモリ制御ユニツト、
３……サービス・プロセツサ、４……デイスプレ
イ、５……システム監視制御装置、６−０ないし
６−Ｍ……中央処理装置、７−０ないし７−Ｎ…
…チヤネル・プロセツサ。
Claims (1)
- １ 全体システムの中から部分的システムの一部
構成要素の切離しが行なわれてもシステムとして
の運用が可能な計算機システムにおいて、システ
ムの構成制御を行い、次いでシステムの論理回路
のリセツトや各種メモリ部のクリアなどのシステ
ム初期化処理を行い、次いでシステムの障害個所
の検出および障害個所の切離しを行い、次いで障
害個所を切離しを行つてもシステムとして運用可
能であることを条件としてオペレーテイング・シ
ステムの初期プログラム・ローデイングを行うこ
とを特徴とするシステムの初期設定制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56044844A JPS57159317A (en) | 1981-03-27 | 1981-03-27 | Initial set control system for system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56044844A JPS57159317A (en) | 1981-03-27 | 1981-03-27 | Initial set control system for system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57159317A JPS57159317A (en) | 1982-10-01 |
| JPH0119180B2 true JPH0119180B2 (ja) | 1989-04-10 |
Family
ID=12702777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56044844A Granted JPS57159317A (en) | 1981-03-27 | 1981-03-27 | Initial set control system for system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57159317A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59111539A (ja) * | 1982-12-17 | 1984-06-27 | Fujitsu Ltd | 電子計算機システム |
| JPS60247750A (ja) * | 1984-05-23 | 1985-12-07 | Nec Corp | システム初期構成制御方式 |
-
1981
- 1981-03-27 JP JP56044844A patent/JPS57159317A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57159317A (en) | 1982-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912707A (en) | Checkpoint retry mechanism | |
| US20240012706A1 (en) | Method, system and apparatus for fault positioning in starting process of server | |
| JP2010086181A (ja) | 仮想計算機システム及びその管理方法、プログラム並びに記録媒体 | |
| JPH10283214A (ja) | 検査停止エラー処理の方法及びコンピュータ・システム | |
| JPH01269151A (ja) | 多重プロセツサシステム試験方法 | |
| JPS63277982A (ja) | 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体 | |
| KR20040047209A (ko) | 네트워크 상의 컴퓨터 시스템의 자동 복구 방법 및 이를구현하기 위한 컴퓨터 시스템의 자동 복구 시스템 | |
| EP0477385B1 (en) | Method of resetting adapter module at failing time and computer system executing said method | |
| US8032791B2 (en) | Diagnosis of and response to failure at reset in a data processing system | |
| JPH0119180B2 (ja) | ||
| JP2003186697A (ja) | 周辺デバイス試験システム及び方法 | |
| US5655072A (en) | Method and apparatus for testing a sytem component with test checkpointing | |
| JP2002049509A (ja) | データ処理システム | |
| JPH11120154A (ja) | コンピュータシステムにおけるアクセス制御装置および方法 | |
| TWI840907B (zh) | 偵測偏差的電腦系統及方法，及非暫態電腦可讀取媒體 | |
| JP3156987B2 (ja) | バス故障診断方式 | |
| JPS597982B2 (ja) | 計算機システムのシステム障害時の再開始方式 | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPS60247750A (ja) | システム初期構成制御方式 | |
| CN112486720A (zh) | 提高计算机***稳定性的方法及计算机*** | |
| JP3334174B2 (ja) | 障害処理検証装置 | |
| JPH0341852B2 (ja) | ||
| JP2896206B2 (ja) | 多重化メモリ装置のオンライン診断方式 | |
| JPH05342025A (ja) | 仮想計算機システムの障害処理方式 | |
| JPH04223534A (ja) | 情報処理システム |