JPH01185757A

JPH01185757A - データ転送装置

Info

Publication number: JPH01185757A
Application number: JP964188A
Authority: JP
Inventors: Fumio Usui; 文雄臼井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-01-21
Filing date: 1988-01-21
Publication date: 1989-07-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕本発明はプロセッサとデータを直接転送可能なハスマス
クが効率良（データ転送を行うデータ転送装置に関し、システムバスの他に別系統のバスをもう一組設け、シス
テムバスが使用されている時には別系統のバスを用いて
データを転送して、データ転送装置のデータ転送効率を
向上させることを目的とし、マイクロプロセッサを備え
、このマイクロプロセッサとデータ転送を行うメモリ及
び入出力装置がシステムバスにより連絡されており、こ
のシステムバスに前記メモリ及び入出力装置とデータを
直接転送可能なバスマスタが接続されているデータ転送
装置において、前記システムバスが使用中に、システム
バスを使用中でないマイクロプロセッサ或いは前記バス
マスタと、メモリまたは入出力装置とのデータ転送を可
能にするバイパスバスを設けてデータ転送装置を構成す
る。

〔産業上の利用分野〕

本発明はプロセッサの他にデータを直接転送可能なバス
マスタがデータ転送を行う。データ転送装置に関し、特
に、データ転送を行うシステムバスの他にバイパスバス
を設けてシステムの効率を向上させたデータ転送装置に
関する。

従来、マイクロプロセッサ・システムのバスには複数個
のデータを直接転送゛可能なバスマスタ、例えばダイレ
クト・メモリ・アクセス・コントローラ（ＤＭＡＣ）が
接続されており、それぞれがバスマスタとなって主記憶
装置と入出力装置との間で直接データの転送を行うこと
ができるようになっている。このように、１つのバスに
複数のデータを直接転送可能なバスマスタが接続されて
おり、それぞれが多重で動作しなければならない場合で
も、１つのバスを占有できるのは１つのプロセッサ或い
はバスマスタに限られるので、同時に転送要求がある場
合のより速いデータ転送が望まれている。

〔従来の技術〕

第４図は従来のデータ転送装置の構成を示すブロック図
であり、第５図は第４図の装置の動作を説明するための
タイムチャートである。

図において、１はマイクロプロセッサ（以後単にプロセ
ッサと言う）、２はデータを直接転送可能なバスマスタ
、３はメモリ制御回路、４はメモリ（ＲＡＭ）　、５は
システムバス調停回路、６は入出力装置（以後Ｉ１０と
いう）、７はシステムバス、ｌｌａ、　ｌｌｂはアドレ
ス−時保持回路、１２ａ。

１２ｂ、　１２ｃ、　１２ｄはそれぞれデータ方向切換
回路、１７はアドレスバスを示している。そして、プロ
セッサ１、バスマスタ２、メモリ４およびｌ１０６はそ
れぞれデータ方向切換回路１２ａ、　１２ｂ、　１２ｃ
。

１２ｄを介してシステムバス７に接続されており、プロ
セッサ１、バスマスタ２およびメモリ制御回路３はアド
レスバス１７で連絡されている。

例えば、プロセッサ１がｌ１０６をアクセスし、バスマ
スタ２がメモリ４を同時にアクセスしようとした場合、
第５図に示すようにプロセッサ１はシステムハス要求信
号■を時刻ｔｏでシステムバス調停回路５に出力し、バ
スマスタ２も時刻ｔ０でシステムバス要求信号■をシス
テムバス調停回路５に出力してシステムバス要求を行う
。プロセッサ１の優先順位の方がバスマスタ２より高い
場合、システムバス調停回路５は時刻１．でプロセラ４
す１に対してシステムバス応答信号■を返し、バスマス
タ２には応答しない。

システムバス応答信号■を受は取ったプロセッサ１は時
刻ｔ１でアドレス信号■をアドレスバス１７に出力し、
アドレス−時保持回路１）ａにこのアドレス信号■を一
時保持させた後に１）０６にアドレスを出力してシステ
ムバス７を使用してｌ１０６のアクセスを行う。プロセ
ッサ１は時刻ｔ２でｌ１０６へのアクセスを終了すると
システムバス要求信号■を取り下げる。システムハス要
求信号■が取り下げられると、システムバス調停回路５
は時刻ｔ、でプロセッサ１へのシステムバス応答信号■
を取り下げ、以前からバスマスタ２より出力されていた
システムハス要求信号■に対応して時刻ｔ４でシステム
バス応答信号■をバスマスタ２に返す。

応答を受けたバスマスタ２はアドレス信号■を出してア
ドレス−時保持回路１）ｂで一時保持してメモリ制御回
路３にアドレスを出し、システムバス７を使用してメモ
リ４のアクセスを行う。そして、バスマスタ２のメモリ
アクセスが終了すると、バスマスタ２は時刻ｔｓでシス
テムバス要求信号■を取り下げ、これに応答してシステ
ムバス調停回路５は時刻ｔ、でシステムバス応答信号■
を取り下げる。

〔発明が解決しようとする課題〕

ところが、従来のデータ転送装置は、プロセッサ１かバ
スマスタ２のどちらか一方がシステムバス７を使用して
いる時には、もう一方はシステムバス７が開放されるま
で待っていなければならず、システムの効率を向上させ
る上の課題となっていた。

本発明は前記従来のデータ転送装置の有する課題を解消
するためになされたものであり、システムバス７の他に
別系統のバスをもう一組設け、システムバス７が使用さ
れている時には別系統のバスを用いてデータを転送し、
システムの効率を向上させたデータ転送装置を提供する
ことを目的としている。

〔課題を解決するための手段〕

前記課題を解消する本発明のデータ転送装置の原理ブロ
ック図が第１図に示される。

図において、マイクロプロセッサ（１）とデータ転送を
行うメモリ（４）及び入出力装置（６）がシステムバス
（７）により連絡されており、このシステムバス（７）
に前記メモＩ月４）及び入出力装置（６）とデータを直
接転送可能なバスマスタ（２）が接続されている。バイ
パスバス（８）は前記システムバス（７）が使用中に、
システムバス（７）を使用中でないマイクロプロセッサ
（１）或いは前記バスマスタ（２）と、メモリ（４）ま
たは入出力装置（６）とのデータ転送を可能にする。

〔作　用〕

本発明のデータ転送装置によれば、プロセッサまたはバ
スマスタの一つがシステムバスを使用してデータ転送を
行っている時に、メモリまたはｌ１０６とのデータ転送
要求がシステムバスを使用していないプロセッサまたは
バスマスタから出力されると、バイパスバス調停回路に
よりバイパスバス応答があり、データ転送要求を出力し
たプロセッサまたはバスマスタはバイパスバスを使用し
てデータ転送を実行することができる。

〔実施例〕

以下添付図面を用いて本発明の実施例を詳細に説明する
が、従来装置と同じ構成要素については同じ符号を付し
て説明する。

第２図は本発明のデータ転送装置の一実施例の構成を示
すブロック図であり、この例はプロセッサ以外にＤＭＡ
転送を行えるバスマスタが２つある場合のものである。

図において、１はプロセッサ、１ａはプロセッサのバス
要求回路、３はメモリ制御回路、４はメモリ　（ＲＡＭ
）　、５はシステムバス調停回路、６は入出力装置（以
後Ｉ１０という）、７はシステムバス、８はバイパスバ
ス、９はバイパスバス調停回路、１０はバス使用状態監
視回路、ｌｌａ、　ｌｌｂ、　ｌｌｃ、　ｌｉｄ、　Ｉ
ｌｅはアドレス−時保持回路、１３ａ、　１３ｂ＋　１
３ｃ、　１３ｄ、　１３ｅ、　１３ｆ、　１３ｇ。

１３ｈ、　１３ｉはそれぞれデータ方向切換及び−時保
持回路、１７はアドレスバス、２０ａ、　２０ｂはバス
マスタのバス要求回路、２１は第１のバスマスタ、２２
は第２のバスマスタを示している。

そして、プロセッサ１、バスマスタ２１．２２、メモリ
４およびｌ１０６はそれぞれデータ方向切換回路及び−
時保持回路１３ａ、　１３ｂ、　１３ｃ、　１３ｄ、　
１３ｅを介してシステムバス７に接続されていると共に
、これらは全てアドレスバス１７で連絡されている。

尚、この実施例では前記バイパスバス８は使用頻度の高
いメモリ４をプロセッサ１とバスマスタ２１゜２２とを
それぞれデータ方向切換回路及び−時保持回路１３ｆ、
　１３ｇ、　１３ｈ、　１３ｉを介して接続している。

一方、ｌ１０６の方が使用頻度が高い場合にはバイパス
バス９をプロセッサ１、バスマスタ２Ｌ　２２及びｌ１
０６の接続に使用しても良く、また、プロセッサ１、バ
スマスタ２Ｌ　２２、メモリ４及びｌ１０６に全て接続
するようにバイパスバス９を設けても良い。

バス使用状態監視回路１０はシステムバス調停回路５及
びバイパスバス調停回路９に接続しており、システムバ
ス調停回路５及びバイパスバス調停回路９からのバス応
答信号の有無を監視している。

そして、システムバス調停回路５或いはバイパスバス調
停回路９がプロセッサ１またはバスマスタ２１．２２の
何れかにバス応答信号を出力すると、プロセッサのバス
要求回路１ａおよびバスマスタのバス要求回路２０ａ、
２０ｂに対してシステムバス７またはバイパスバス８の
使用状態を通知する。

この結果、プロセッサのバス要求回路１ａ及びバスマス
タのバス要求回路２０ａ、　２０ｂがデータ転送を行う
時には、バス使用状態監視回路１０からシステムバス７
の使用通知或いはバイパスバス８の使用通知に応じて、
システムバス要求信号或いはバイパスバス要求信号をそ
れぞれシステムバス調停回路５或いはバイパスバス調停
回路９に出力する。

この実施例ではバイパスバス８がメモリ４のみに接続さ
れているので、例えば、プロセッサ１はシステムバス７
を使用して優先的にメモリ４及びＩ１０６にアクセスで
きるようにし、バスマスタ２１゜２２はシステムバス７
がプロセッサ１に使用されている時にバイパスバス８を
使用してメモリ４とのデータ転送を行うことができるよ
うにできる。

以上のように構成された実施例のデータ転送装置の動作
の一例を第３図のタイムチャートを用いて説明する。

例えば、プロセッサ１がｌ１０６をアクセスし、バスマ
スタ２がメモリ４をアクセスしようとした場合について
説明する。第３図に示すように時刻Ｔ０においてはシス
テムバス使用信号及びバイパスバス使用信号はローレベ
ル″Ｌ″であるので、プロセッサｌはバス要求回路１ａ
を通じてシステムバス要求信号■をシステムバス調停回
路５に出力する。

すると、システムバス調停回路５は時刻Ｔ１でバス要求
回路１ａに対してシステムバス応答信号■を返し、シス
テムバス７の使用を許可する。バス使用状態監視回路１
０はこのシステムバス応答信号■を検出すると、システ
ムバス使用信号をハイレベル“Ｈ”にし、これをバスマ
スタ２１．２２のバス要求回路２Ｑａ、　２０ｂに通知
する。

システムバス応答信号■を受は取ったプロセッサ１は時
刻Ｔ１でアドレス信号■をアドレスバス１７に出力し、
アドレス−時保持回路１）ｂにこのアドレス信号■を一
時保持させた後に１）０６にアドレスを出力してシステ
ムバス７を使用してｌ１０６のアクセスを行う、この時
、アドレス−時保持回路１）ａ、　ｌｉｄ、　ｌｌｆは
機能抑止（ディスエーブル）状態となる。

プロセッサｌは時刻Ｔ４で１）０６へのアクセスを終了
するとシステムバス要求信号■を取り下げる。システム
バス要求信号■が取り下げられると、システムバス調停
回路５は時刻Ｔ、でプロセッサ１へのシステムバス・応
答信号■を取り下げる。この結果、バス使用状態監視回
路１０も同時刻Ｔ、でシステムバス使用信号を取り下げ
る。

一方、メモリ４をアクセスしようとするバスマスタ２１
のバス要求回路２０ａは、バス使用状態監視回路１０か
らのシステムバス使用信号により、時刻Ｔｔにおいてシ
ステムバス要求信号■は出力せずにバイパスバス要求信
号■をバイパスバス調停回路９に出力してバイパスバス
要求を行う。すると、バイパスバス調停回路９は時刻Ｔ
３でバス要求回路２０ａに対してバイパスバス応答信号
■を返し、バイパスバス８の使用を許可する。バス使用
状態監視回路１０はこのバイパスバス応答信号■を検出
すると、バイパスバス使用信号をハイレベル“Ｈ”にす
る。この時点でバスマスタ２１はアドレス信号［相］を
出してアドレス−時保持回路１）ｅで一時保持してメモ
リ制御回路３にアドレスを出し、システムバス７を使用
してメモリ４のアクセスを行う。この時、アドレス−時
保持回路１）ａ、　ｌｉｄ、　ｌｌｆはディスエーブル
状態である。

バスマスタ２１のメモリ４とのアクセスが終了すると、
バスマスタ２１は時刻Ｔ、でバイパスバス調停回路９へ
のバイパスバス要求信号■を取り下げ、時刻Ｔ、でバイ
パスバス調停回路９はバイパスバス８への応答信号■を
取り下げる。これに伴ってバス使用状態監視回路１０か
らのバイパスバス使用信号モロ−レベル″ビになる。

この後、暫くの間プロセッサ１がシステムバス７を使用
しない状態の時に、バスマスタ２１がｌ１０６をアクセ
スしようとする時は、バスマスタ２１は時刻Ｔ？でシス
テムバス調停回路５にバス要求信号■を出力する。する
と、システムバス調停回路５は時刻’ｒｓでバスマスタ
２１にシステムバス応答信号■を出力してシステムバス
７の使用を許可する。

この時、バス使用状態監視回路１０によりシステムバス
使用信号がハイレベル“Ｈ”にされる。バスマスタ２１
はアドレス信号［相］を出してアドレス−時保持回路１
）ｆで一時保持してｌ１０６にアドレスを出し、システ
ムバス７を使用してｌ１０６のアクセスを行う。この時
、アドレス−時保持回路１）ｂ。

ｌｉｄ、　ｌｉｅはディスエーブル状態である。

そして、バスマスタ２１のＩ１０アクセスが終了すると
、バスマスタ２１は時刻Ｔ、でシステムバス要求信号■
を取り下げ、これに応答してシステムバス調停回路５は
時刻Ｔ１゜でシステムバス応答信号■を取り下げ、バス
使用状態監視回路１０からのシステムバス使用信号もロ
ーレベル″Ｌ′になる。

このように、この実施例のデータ転送装置では、システ
ムバス７がプロセッサ１またはバスマスタ２１、２２の
何れかに使用されていても、システムバス７を使用中で
ないプロセッサ１またはバスマスタ２１．２２は、バイ
パスバス８を使用してメモリ４とのデータ転送を実行す
ることができる。

なお、プロセッサ１とバスマスタ２１とから同時にシス
テムバス要求信号■、■がシステムバス調停回路５に出
力された時は、システムバス調停回路５は優先順位の高
い方、例えばプロセッサ１にシステムバス応答信号■を
出力し、バスマスタ２１にはシステムバス応答信号■を
出力しない。このような状態の時はバスマスタ２１はバ
イパスバス８を使用してもデータ転送できる場合は、バ
イパスバス要求信号■をバイパスバス調停回路９に出力
し、バイパスバス８を使用してデータ転送を行うことが
できる。また、バイパスバス８の連絡先は、データ転送
の頻度に応じて決定すれば良く、システムバス７、バイ
パスバス８の使用優先順位は予め定めておけは良い。

〔発明の効果〕

以上説明したように、本発明のデータ転送装置は、シス
テムバスとは完全に独立したバイパスバスを設けること
により、プロセッサまたは複数のバスマスタのいずれか
がシステムバスを使用している時でも、システムバスを
使用中でないプロセッサまたは複数のバスマスタのいず
れかは、システムバスによるデータ転送先でなく、かつ
バイパスバスによって連絡されているメモリまたはＩｌ
ｏとデータ転送を行うことができるので、システムの効
率を向上させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明のデ
ータ転送装置の一実施例を示すブロック図、第３図は第
２図の装置の動作の一例を示すタイムチャート、第４図
は従来のデータ転送装置の構成を示すブロック図、第５
図は第４図の装置の動作を示すタイムチャート図である
。１・・・プロセッサ、　　　２．２１；２２・・・バス
マスタ、３・・・メモリ制御回路、４・・・メモリ、５
・・・システムバス調停回路、６・・・入出力装置（Ｉｌｏ）、７・・・システムバス、　８・・・バイパスバス、９・
・・バイパスバス調停回路、１０・・・バス使用状態監視回路、１）ａ　”ｌｌｆ・・・アドレス−時保持回路、１２ａ
〜１２ｄ・・・データ方向切換回路、１３ａ〜１３ｉ・
・・データ方向切換及び−時保持回路、１７・・・アド
レスバス。

Claims

【特許請求の範囲】　マイクロプロセッサ（１）を備え、このマイクロプロ
セッサ（１）とデータ転送を行うメモリ（４）及び入出
力装置（６）がシステムバス（７）により連絡されてお
り、このシステムバス（７）に前記メモリ（４）及び入
出力装置（６）とデータを直接転送可能なバスマスタ（
２）が接続されているデータ転送装置において、前記システムバス（７）が使用中に、システムバス（７
）を使用中でないマイクロプロセッサ（１）或いは前記
バスマスタ（２）と、メモリ（４）または入出力装置（
６）とのデータ転送を可能にするバイパスバス（８）を
設けたことを特徴とするデータ転送装置。