JPH01179341A - 複合絶縁分離基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積装置（ｒｃ）の基板に係り、特に複
数個のパワー素子を任意に制御できる複合絶縁分離基板
とその製造方法に関する。

〔従来の技術〕

近年、ＩＣの応用範囲が拡大し、それに伴い機能も多種
・多様になってきた。特に家電品・事務及び産業機器分
野では高耐圧（１００Ｖ以上）、大電流（ＬＡ以上）の
低コストパワーＩＣが要求されている。

従来この種の用途にはハイブリッドＩＣが用いられてい
たが、低コスト化に限界があるとか、小形・軽量化に限
界があるとか、結線個所が多いので信頼性が劣る等の理
由でモノリシック化が望まれていた。

これに対して、特開昭５５−６３８４０号公報は誘電体
分離基板を使いモノシリツク化を達成させことを開示し
ている。以下に従来例の製法を第２図により説明する。

まずｎ型（１００）面Ｓｉ単結晶基板（１×１０　”ｃ
ｍ−’）を選択エツチングし分離用溝を形成する。つい
で第１の酸化をし単結晶領域１を形成する部分をホトエ
ツチング除去し第２図（ａ）に示す形状とする。ついで
Ｓｉを気相エピタキシャル成長させ、成長面を研削・研
磨し第２図（ｂ）に示す形状にする。酸化膜除去部には
単結晶領域が、５ｉＯｚ膜上には多結晶領域が成長する
。両店の境界を点線で示す。次に基板側を研磨して所定
の厚さ１２０μｍとし、ついで第２の酸化をし、選択的
にボロンを拡散してＰ層を形成し第２図（ｃ）に示す形
状にする。多結晶領域のボロンの拡散速度は単結晶領域
に比べ約１桁大きい。従って単結晶領域に所定の深さの
ＰＭを形成する間に多結晶領域７では単結晶島底の分離
用Ｓ　ｉ　Ｏ２まで到達しさらに多結晶領域７赤ら単結
晶領域１に拡散し、Ｐ　−ｎ分離用の接合が形成される
。ついで第２の酸化膜及びボロン拡散の間に形成された
ボロン含有５ｉＯｚ膜をホトエツチングしてｎＪＦ７拡
散窓を開け、リンを拡散してｎ層を形成し第２図（ｄ）
に示す形状にする。以下の工程については図は省略する
が略記すると次のとおりである。

ＡΩコンタクト用の窓をホトエツチングで開け、Ａｆｌ
蒸着し、さらにホトエツチングによりＡＱ配線パターン
を形成する。ついで例えばポリイミド樹脂を被覆し、こ
の樹脂をホトエツチングしてリードボンディング用窓を
開け、ダイシングしチップ部を完成する。さらにステム
に鑞材にてダイボンデングし、ついでリープボンディン
グし、装置を完成する。

この方法によれば、基板を研磨して厚さ１２０μｍと薄
くした後にボロン拡散により素子形成プロセスの一工程
を利用してｐｎ分離する。ところが、厚さ１２０μｍの
薄い基板を使ってｏｎ分離接合形成等の素子形成プロセ
スを進めることは困難であり、歩留りを悪くしていた。

〔発明が解決しようとする課題〕

従来の技術による複合絶縁分離基板は、基板を取扱う時
の作業性の点について配慮がなされておらず、プロセス
途中で基板が割れる心配があった。

本発明の目的は、基板が割れることによるプロセス歩留
り低下を防ぐことのできる複合絶縁分離基板およびその
製造方法を提供することである。

〔課題を解決するための手段〕　　　　−上記目的は、
エビタキシキル工程後、基板を研削する工程の後に、ｐ
ｎ分離用の不純物を導入するのではなく、エビタキシキ
ル工程後、基板を研削・研磨する前に、ｐｎ接合分離の
ための不純物を導入することによって、達成される。

さらに、導入される不純物としては、半導体基板中にお
いて拡散速度の速い不純物、例えば、アルミニウム（Ａ
ｌｌｌ）等を用いることが望ましい。

〔作用〕

本発明によれば、エビタキシキル工程後、研削・研磨工
程前において素子分離のため、ｐｎ接合を形成するので
、素子分離用のｐｎ接合形成のための不純物拡散工程は
、基板が厚い状態で実施できるので、基板の破損が防止
できる。一方、基板が厚い状態における不純物拡散のた
め、拡散速度の大きな不純物、例えば、ＡＱなどを用い
ることで、拡散時間の増大を防止できる。

〔実施例〕

以下、本発明の実施例を第１図により説明する。

まず、ｎ形導電型を有しく１００）を主表面Ｓｉ単結晶
基板１　（Ｉ　Ｘ　１０１４ｃｍ−３）を酸化し、酸化
膜２を形成する（第１図（ａ）参照）。その酸化膜をホ
トエツチングにより選択的に除去する（第１図（ｂ））
。残った酸化膜をマスクにして、アルカリ系エッチャン
トにより選択エツチングしＶ字形の分離溝３を形成する
（第１図（Ｃ））。

次いで、再度酸化し酸化膜４を形成し、縦形の単結晶領
域を５１．５２を形成する酸化膜４の一部分をホトエツ
チングにより除去し、次いでＳｉ気相エピタキシャル成
長させる。ここで酸化膜４を除去した部分には単結晶５
ｉ５１，５２、酸化膜を残した部分には多結晶Ｓｉ７が
成長する（第１図（ｄ））。従来例によれば、この気相
エピタキシャル成長後、単結晶島６が互いに絶縁分離す
るまで研削・研磨し基板を完成させる。その後、素子形
成プロセスの一工程である、ボロン拡散を利用してｐｎ
分離する。この方法では、研削・研磨後の薄い半導体基
板の状態で、不純物拡散によるｐｎ接合分離を行なわね
ばならず、基板の破損の危険性が大きかった。

そこで、本実施例ではエピタキシャル成長後基板の研削
・研磨前に基板の厚さを保つため第１図（ｄ）の状態で
アルミニウムの拡散によりｐｎ分離した。黒点で表示し
た領域はＡＱが拡散されたｐ形半導体領域を示す。多結
晶Ｓｉ７内のＡＱの拡散速度は単結晶領域に比べて約２
桁大きい。従って、単結晶領域に多少拡散されている間
に分離用酸化膜まで到達し、更に多結晶領域から単結晶
領域に拡散しｐｎ分離用の接合が形成される（第１（ｅ
）図）。この時、基板表裏の単結晶部分にできたｐ形半
導体領域は、研削・研磨により除去するので後の素子形
成プロセスには何の問題はない。こうして、ｐｎ接合に
より絶縁分離された２つの縦形の単結晶領域と、酸化膜
で絶縁分離された単結晶島が一体化された複合絶縁分離
基板が完成する第１図（ｆ）。

以上により完成した基板の厚さは３５０μｍで従来の基
板より厚く、プロセス中の割れもなかった。

又ｐｎ接合耐圧は２００Ｖで１００Ｖ級のパワーＩＣに
充分使える。

第１図（ｇ）は上記の工程で形成された複合絶縁分離基
板の単結晶領域５１．５２にＭＯＳＦＥＴを、単結晶島
６にダイオードを形成した場合である。

ＭＯＳＦＥＴは、第１の主表面に面する側からボロン拡
散によりｎ形半導体領域９を、リン拡散によりｎ形半導
体領域１ｏを形成し、各々Ｇｌ、Ｇ２゜ＳＬ、Ｓ２のア
ルミニウム電極をホトエツチングおよびＡＱ蒸着によっ
て形成し、更に第２の主表面（島領域と反対の主表面）
側にドレイン？Ｉｔ極Ｄｉ、Ｄ２をホトエツチングおよ
びアルミ蒸着によって形成して成る。単結晶領域５１．
５２に形成したＭＯＳの分離は、ｐ形にした多結晶領域
７に電極１１を設けて、最低電位にすることで達成され
る。この様に、多結晶領域全面をｐ形化することにより
どこからでも電位がとれる。

本実施例では、単結晶領域５１．５２にＭＯＳＦＥＴ、
単結晶島６にダイオードを形成したが、それぞれに形成
される素子は、上記にとどまらず、単結晶領域５１．５
２に、ｐｎｐ　（ｎｐｎ）　　トランジスタ等でもよく
、仕様によって、適切に選択される。

また、単結晶島６には、ダイオードのような受動素子に
とどまらず、ｐｎｐ　（ｎｐｎ）　　トランジスタやサ
イリスタなどの能動素子を形成しても良い。

本実施例では、ｐｎ接合分離のために用いる不純物とし
てＡＱを用いたが、その他、多結晶半導体と単結晶半導
体中とで、拡散速度の差が大きく、かつ拡散速度が大き
いものであれば、ＡＱ以外の不純物を使用できる。

〔発明の効果〕

本発明によれば、複合絶縁分離基板の分離用ｐｎ接合を
形成等のプロセスを、基板が厚い状態において実施でき
るので、製造プロセス途中において基板が割れるという
危険性が低減できるので、歩留りが向上し、低コストの
複合絶縁分離基板を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例の複合絶縁分離基板の製造工程
を示す。第２図は従来の複合絶縁分離基板の製造工程を
示す。 １・・・ｎ形単結晶Ｓｉ基板、２・・・酸化膜、３・・
・分離溝１．４・・・分離用酸化膜、６・・・単結晶島
、７・・・多結晶領域、８・・・ｐｎ接合、９・・・ｐ
形半導体領域、１０・・・ｎ形半導体領域、１１・・・
多結晶用電極、５１．５２・・・縦型単結晶領域。 某　１　口

Claims (1)

1. 【特許請求の範囲】 １、単結晶半導体基板に所定の数及び形状の分離溝を形
   成する工程と、 形成した該分離溝面に絶縁膜を被着する工程と、該絶縁
   膜の一部を所定形状に選択的に除去する工程と、上記単
   結晶半導体基体の絶縁膜形成面に支持体層を形成する工
   程と、 該支持体層を形成した単結晶半導体基板を研削・研磨し
   て所定の単結晶島領域に分離する工程とを有し、 上記研削・研磨の工程前に、所定の不純物を上記支持体
   層を形成した単結晶半導体基板に拡散する工程を有する
   ことを特徴とする複合絶縁分離基板の製造方法。 ２、特許請求の範囲第１項記載の複合絶縁分離基板の製
   造方法において、 上記支持体層を気相エピタキシャル成長によつて形成す
   ることを特徴とする複合絶縁分離基板の製造方法。 ３、特許請求の範囲第１項記載の複合絶縁分離基板の製
   造方法において、 前記不純物の半導体中の拡散速度は、単結晶状態半導体
   と多結晶状態半導体とで異なることを特徴とする複合絶
   縁分離基板の製造方法。 ４、特許請求の範囲第１項記載の複合絶縁分離基板の製
   造方法において、 上記単結晶半導体は、シリコンであり、前記不純物は、
   アルミニウムであることを特徴とする複合絶縁分離基板
   の製造方法。 ５、特許請求の範囲第１項記載の複合絶縁分離基板の製
   造方法において、上記研削・研磨工程の後に、上記複合
   絶縁分離基板中の単結晶領域に、所定の能動素子又は受
   動素子を形成する工程を有することを特徴とする複合絶
   縁分離基板の製造方法。 ６、相互に電気的に絶縁され、各々に集積回路素子が形
   成される複数個の半導体単結晶島領域とこれら各半導体
   単結晶島領域を一方において支持する支持体層領域とを
   有し、 上記支持体層領域は、半導体単結晶層と半導体多結晶層
   との混成支持体層からなり、上記単結晶層と多結晶層と
   は、導電型が異なることを特徴とする複合絶縁分離基板
   。 ７、特許請求の範囲第６項記載の複合絶縁分離基板にお
   いて、 上記半導体は、シリコンであり、上記支持体層領域を構
   成する半導体多結晶層にはアルミニウムが拡散されてい
   ることを特徴とする複合絶縁分離基板。 ８、単結晶半導体基板に所定の数及び形状の分離溝を形
   成し、形成した該分離溝面に絶縁膜を被着し、該絶縁膜
   の一部を所定形状に選択的に除去し、上記単結晶半導体
   基体の絶縁膜形成面に支持体層を形成し、該支持体層を
   形成した単結晶半導体基板を研削・研磨して所定の単結
   晶島領域に分離し、上記研削・研磨の工程前に、所定の
   不純物を上記支持体層を形成した単結晶半導体基板に拡
   散することによつて、形成された複合絶縁分離基板。 ９、相互に電気的に絶縁され、各々に集積回路素子が形
   成される複数個の半導体単結晶島領域と、これら各半導
   体単結晶島領域を一方において支持する支持体層領域と
   を有し、 上記支持体層領域は、半導体単結晶層と半導体多結晶層
   とを混成した支持体層からなり、上記半導体多結晶層に
   は、上記半導体単結晶島領域を島領域に形成する工程の
   前に導入された不純物が含まれていることを特徴とする
   複合絶縁分離基板。