JPH06188307A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 素子形成用単結晶領域内に形成されるｎ＋バ
ッファ層が熱や研磨の影響を受けることなく指定の厚さ
にすることができること。 【構成】 支持基板２０上に絶縁膜２２を介して単結晶
領域２４が形成され、単結晶領域２４にｎ−単結晶層３
０とｎ＋埋込層３２が形成されている。支持基板２０は
ｐ型多結晶層５０とｐ型の単結晶層５２で構成されてお
り、多結晶層５０のうち貫通口４８を介して埋込層３２
と接続される領域にｐ型の単結晶層５６が形成されてい
る。ｎ＋の埋込層３２にｐ型の単結晶層５６が接合され
ているため、埋込層３２を研磨することなく支持基板２
０を接合することができる。 【効果】 生産時の歩留まりの向上及び製造コストの低
減を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に係り、特
に、シリコンで構成された支持基板を誘電体分離基板と
して用いるに好適な半導体装置に関する。

【０００２】

【従来の技術】半導体装置のうち高耐圧が要求されるパ
ワーＩＣの分野では支持基板として誘電体分離基板が広
く用いられている。誘電体分離基板は、多結晶Ｓｉから
成る支持体の表面に誘電体膜を介して複数の単結晶Ｓｉ
島を形成した構造となっている。この基板を利用して作
るパワーＩＣの出力用素子としては、絶縁ゲート型バイ
ポーラトランジスタ（以下、ＩＧＢＴと称する）が多く
採用されている。ＩＧＢＴはバイポーラトランジスタと
ＭＯＳトランジスタとを組み合わせて構成されており、
ＭＯＳトランジスタのゲート電圧によって大電流を制御
することができる。このためＩＧＢＴを出力素子として
採用すると、小さいチップ面積で大電流化が可能とな
る。ＩＧＢＴを出力素子として採用した半導体装置のう
ち基板の表面から裏面に亘る領域いわゆる縦型単結晶領
域にＩＧＢＴを形成したものとして、例えば特開平２−
１３５７５５号公報に記載されているものが知られてい
る。この装置によれば、より小さいチップ面積で大電流
化を図ることができる。

【０００３】しかし、従来のＩＧＢＴの場合は、図８に
示すように、支持基板４を形成するために、絶縁膜３上
に数百μ程度の多結晶シリコン層を堆積する必要があ
る。しかも、ｎ＋バッファ層８′及びｐ＋層９′を形成
するために、不純物の異なる多結晶シリコン層（ｎ型の
シリコン層８とｐ型のシリコン層９）を形成しなければ
ならず、基板が反りやすく、製造コストが高くなる。更
に、支持基板４を形成するのに長時間の高温熱処理が必
要であり、支持基板４を形成する過程で、ｎ＋バッファ
層８′がｎ−の単結晶層６側に広がり、単結晶層６の厚
さが薄くなって素子の耐圧が低下することがある。

【０００４】そこで、これらの問題点を解決するものと
して、例えば特開平３−１０５９４４号公報に記載され
ているものが提案されている。この装置においては、図
９に示すように、支持基板４を形成するに際して、絶縁
膜３上にｎ型のシリコン層８を堆積したあと、シリコン
層８の表面に単結晶シリコンによるｐ型基板７を張り合
わせる構成となっている。この装置によれば、支持基板
４を形成するのに基板が反るのを防止することができる
と共に、長時間の高温熱処理が不要となる。

【０００５】

【発明が解決しようとする課題】しかし、上記従来技術
では、ｎ＋バッファ層８′の厚さＬは、基板７の張り合
わせの際に必要な堆積層８の研磨の精度に大きく左右さ
れる。ｎ＋バッファ層８′の厚さＬが堆積層８の研磨に
よって換わると、堆積層８の研磨の精度が素子の出力電
流密度に影響を与えることになる。すなわち、図１０に
示すように、ｎ＋バッファ層８′の厚さＬと完成したＩ
ＧＢＴの出力電流密度との関係を測定したところ、図１
０に示すような特性結果が得られた。図１０から理解さ
れるように、目標の特性を有するＩＧＢＴを安定した状
態で製造するには、堆積層８の研磨としてμ単位での研
磨精度が要求されることになる。従って、ｎ＋バッファ
層８′の厚さＬが研磨精度で決まる従来構造では、製造
の歩留まりが低下し、製造コストの増大を招くことにな
る。

【０００６】本発明の目的は、素子形成用単結晶領域内
に形成されるｎ＋バッファ層が熱や研磨の影響を受ける
ことなく指定の厚さにすることができる半導体装置を提
供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の装置として、支持基板上に絶縁膜
を介して複数の素子形成用単結晶領域が形成され、各素
子形成用単結晶領域にｎ型単結晶層とこの単結晶層より
不純物の濃度が高いｎ型の埋込層が互いに接合された状
態で配され、ｎ型の埋込層が絶縁膜に接合され、ｎ型単
結晶層の表面側に電極用の拡散層が形成され、各素子形
成用単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを
結ぶ貫通口が形成されている半導体装置において、前記
支持基板は少なくともｎ型の埋込層と接合する領域がｐ
型結晶層で構成されていることを特徴とする半導体装置
を構成したものである。

【０００８】第２の装置として、支持基板上に絶縁膜を
介して複数の素子形成用単結晶領域が形成され、各素子
形成用単結晶領域にｎ型単結晶層とこの単結晶層より不
純物の濃度が高いｎ型の埋込層が互いに接合された状態
で配され、ｎ型の埋込層が絶縁膜に接合され、ｎ型単結
晶層の表面側に電極用の拡散層が形成され、各素子形成
用単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結
ぶ貫通口が形成されている半導体装置において、前記支
持基板は不純物の濃度が相異なる複数のｐ型結晶層を互
いに接合して構成されていることを特徴とする半導体装
置を構成したものである。

【０００９】第３の装置として、支持基板上に絶縁膜を
介して複数の素子形成用単結晶領域が形成され、各素子
形成用単結晶領域にｎ型単結晶層とこの単結晶層より不
純物の濃度が高いｎ型の埋込層が互いに接合された状態
で配され、ｎ型の埋込層が絶縁膜に接合され、ｎ型単結
晶層の表面側に電極用の拡散層が形成され、各素子形成
用単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結
ぶ貫通口が形成されている半導体装置において、前記支
持基板は不純物の濃度が相異なる複数のｐ型結晶層を互
いに接合して構成され、前記絶縁膜接合されたｐ型結晶
層のうち前記貫通口を介してｎ型の埋込層を臨む領域が
単結晶シリコンで形成され、それ以外の領域が多結晶シ
リコンで形成され、他方のｐ型結晶層が単結晶シリコン
で形成されていることを特徴とする半導体装置を構成し
たものである。

【００１０】第４の装置として、支持基板上に絶縁膜を
介して複数の素子形成用単結晶領域が形成され、各素子
形成用単結晶領域にｎ型単結晶層とこの単結晶層より不
純物の濃度が高いｎ型の埋込層が互いに接合された状態
で配され、ｎ型の埋込層が絶縁膜に接合され、ｎ型単結
晶層の表面側に電極用の拡散層が形成され、各素子形成
用単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結
ぶ貫通口が形成されている半導体装置において、前記支
持基板は不純物の濃度が相異なる複数のｐ型結晶層を互
いに接合して構成され、前記ｐ型結晶層のうち一方のｐ
型結晶層が前記貫通口の支持基板側開口端を基準面とし
て各素子形成用単結晶領域側の上方領域に形成され、他
方のｐ型結晶層が基準面より下方領域に形成されている
ことを特徴とする半導体装置を構成したものである。

【００１１】第５の装置として、支持基板上に絶縁膜を
介して複数の大電流素子形成用単結晶領域と複数の小電
流素子形成用単結晶領域が形成され、各素子形成用単結
晶領域にｎ型単結晶層とこの単結晶層より不純物の濃度
が高いｎ型の埋込層が互いに接合された状態で配され、
ｎ型の埋込層が絶縁膜に接合され、ｎ型単結晶層の表面
側に電極用の拡散層が形成され、各大電流用素子形成用
単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結ぶ
貫通口が形成されている半導体装置において、前記支持
基板は不純物の濃度が相異なる複数のｐ型結晶層を互い
に接合して構成されていることを特徴とする半導体装置
を構成したものである。

【００１２】第６の装置として、支持基板上に絶縁膜を
介して複数の大電流素子形成用単結晶領域と複数の小電
流素子形成用単結晶領域が形成され、各素子形成用単結
晶領域にｎ型単結晶層とこの単結晶層より不純物の濃度
が高いｎ型の埋込層が互いに接合された状態で配され、
ｎ型の埋込層が絶縁膜に接合され、ｎ型単結晶層の表面
側に電極用の拡散層が形成され、各大電流用素子形成用
単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結ぶ
貫通口が形成されている半導体装置において、前記支持
基板は不純物の濃度が相異なる複数のｐ型結晶層を互い
に接合して構成され、前記絶縁膜接合されたｐ型結晶層
のうち前記貫通口を介してｎ型の埋込層を臨む領域が単
結晶シリコンで形成され、それ以外の領域が多結晶シリ
コンで形成され、他方のｐ型結晶層が単結晶シリコンで
形成されていることを特徴とする半導体装置を構成した
ものである。

【００１３】第７の装置として、支持基板上に絶縁膜を
介して複数の大電流素子形成用単結晶領域と複数の小電
流素子形成用単結晶領域が形成され、各素子形成用単結
晶領域にｎ型単結晶層とこの単結晶層より不純物の濃度
が高いｎ型の埋込層が互いに接合された状態で配され、
ｎ型の埋込層が絶縁膜に接合され、ｎ型単結晶層の表面
側に電極用の拡散層が形成され、各大電流用素子形成用
単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結ぶ
貫通口が形成されている半導体装置において、前記支持
基板は不純物の濃度が相異なる複数のｐ型結晶層を互い
に接合して構成され、前記ｐ型結晶層のうち一方のｐ型
結晶層が前記貫通口の支持基板側開口端を基準面として
各素子形成用単結晶領域側の上方領域に形成され、他方
のｐ型結晶層が基準面より下方領域に形成されているこ
とを特徴とする半導体装置を構成したものである。

【００１４】第８の装置として、コレクタ電極に接続さ
れた支持基板上に絶縁膜を介して複数の素子形成用単結
晶領域が形成され、各素子形成用単結晶領域にｎ型単結
晶層とこの単結晶層より不純物の濃度が高いｎ型の埋込
層が互いに接合された状態で配され、ｎ型の埋込層が絶
縁膜に接合され、ｎ型単結晶層の表面側に電極用のｐ型
拡散層とｎ型拡散層が形成され、ｐ型拡散層がエミッタ
電極に接続され、ｎ型拡散層がゲート電極に接続され、
各素子形成用単結晶領域の絶縁膜にｎ型の埋込層と支持
基板とを結ぶ貫通口が形成されている半導体装置におい
て、前記支持基板は不純物の濃度が相異なる複数のｐ型
結晶層を互いに接合して構成されていることを特徴とす
る半導体装置を構成したものである。

【００１５】第９の装置として、コレクタ電極に接続さ
れた支持基板上に絶縁膜を介して複数の素子形成用単結
晶領域が形成され、各素子形成用単結晶領域にｎ型単結
晶層とこの単結晶層より不純物の濃度が高いｎ型の埋込
層が互いに接合された状態で配され、ｎ型の埋込層が絶
縁膜に接合され、ｎ型単結晶層の表面側に電極用のｐ型
拡散層とｎ型拡散層が形成され、ｐ型拡散層がエミッタ
電極に接続され、ｎ型拡散層がゲート電極に接続され、
各素子形成用単結晶領域の絶縁膜にｎ型の埋込層と支持
基板とを結ぶ貫通口が形成されている半導体装置におい
て、前記支持基板は不純物の濃度が相異なる複数のｐ型
結晶層を互いに接合して構成され、前記絶縁膜接合され
たｐ型結晶層のうち前記貫通口を介してｎ型の埋込層を
臨む領域が単結晶シリコンで形成され、それ以外の領域
が多結晶シリコンで形成され、他方のｐ型結晶層が単結
晶シリコンで形成されていることを特徴とする半導体装
置を構成したものである。

【００１６】第１０の装置として、コレクタ電極に接続
された支持基板上に絶縁膜を介して複数の素子形成用単
結晶領域が形成され、各素子形成用単結晶領域にｎ型単
結晶層とこの単結晶層より不純物の濃度が高いｎ型の埋
込層が互いに接合された状態で配され、ｎ型の埋込層が
絶縁膜に接合され、ｎ型単結晶層の表面側に電極用のｐ
型拡散層とｎ型拡散層が形成され、ｐ型拡散層がエミッ
タ電極に接続され、ｎ型拡散層がゲート電極に接続さ
れ、各素子形成用単結晶領域の絶縁膜にｎ型の埋込層と
支持基板とを結ぶ貫通口が形成されている半導体装置に
おいて、前記支持基板は不純物の濃度が相異なる複数の
ｐ型結晶層を互いに接合して構成され、前記ｐ型結晶層
のうち一方のｐ型結晶層が前記貫通口の支持基板側開口
端を基準面として各素子形成用単結晶領域側の上方領域
に形成され、他方のｐ型結晶層が基準面より下方領域に
形成されていることを特徴とする半導体装置を構成した
ものである。

【００１７】第１乃至第１０の装置のうちいずれか一つ
の装置を含む第１１の装置として、ｎ型の埋込層が各素
子形成用単結晶領域の底部側の領域にのみ形成されてい
ることを特徴とする半導体装置を構成したものである。

【００１８】第１乃至第１０の装置のうちいずれか一つ
の装置を含む第１２の装置として、絶縁膜の貫通口の領
域にはｐ型結晶層が形成されていることを特徴とする半
導体装置を構成したものである。

【００１９】第１乃至第１０の装置のうちいずれか一つ
の装置を含む第１３の装置として、絶縁膜の貫通口の領
域にはｎ型の埋込層が形成されていることを特徴とする
半導体装置を構成したものである。

【００２０】

【作用】前記した手段によれば、支持基板が不純物の濃
度が相異なる複数のｐ型結晶層を互いに接合して構成さ
れており、一方のｐ型結晶層がｎ＋バッファ層としての
ｎ型の埋込層に接合されているため、ｐ型結晶層を互い
に接合して支持基板を形成するのに、高温の熱処理時間
が短時間で済み、ｎ型埋込層が熱の影響を受けるのを抑
制することができる。すなわち基板が反ったり、ｎ型埋
込層の涌き上がりによって素子の耐圧が低下したりする
のを防止することができる。更に素子形成用単結晶領域
に形成されたｎ型埋込層に研磨加工を施すことなくｎ型
の埋込層にｐ型結晶層を接合することができ、ｎ型の埋
込層の厚さをｐ型結晶層の研磨精度に左右されることな
く一定の厚さにすることができる。このためｎ型の埋込
層の厚さによって出力特性に影響を与えるのを防止する
ことができる。また支持基板は同一導電型の結晶層が互
いに接合して構成されているので、結晶層によって寄生
ダイオードが形成されるのを防止することができ、寄生
ダイオードによる接合容量が存在せず、絶縁分離された
単結晶領域の間の容量結合を小さくすることができ、相
互干渉によるノイズの影響を防止することができる。

【００２１】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１において、支持基板２０上には絶縁膜２２
を介して複数の大電流素子形成用単結晶領域２４と複数
の小電流素子形成用単結晶領域２６が形成されている。
単結晶領域２４にはＩＧＢＴなど大電流素子が形成され
るようになっており、単結晶領域２４にはＭＯＳなど小
電流素子が形成されるようになっている。そして各単結
晶領域２４と単結晶領域２６は分離溝２８に形成された
絶縁膜２２によって分離されている。単結晶領域２４に
はｎ−型単結晶層３０と単結晶層３０より不純物の濃度
が高いｎ＋型埋込層３２が形成されており、単結晶層３
０の表面側には電極用のｐ型拡散層３４，３６とｎ型の
拡散層３８，４０が形成されている。拡散層３４，３６
はそれぞれエミッタ電極４２，４４に接続され、拡散層
３８，４０はゲート電極４６に接続されている。また単
結晶領域２４の各絶縁膜２２には埋込層３２と支持基板
２０とを結ぶ貫通口４８が形成されている。

【００２２】支持基板２０はｐ型のシリコン多結晶層５
０とｐ＋型シリコンの単結晶層５２とが接合して構成さ
れており、単結晶層５２の表面にコレクタ電極５４が接
続されている。多結晶層５０は分離溝２８を埋めるよう
に絶縁膜２２の周囲に堆積されており、絶縁膜２２に多
結晶層５０が堆積される過程で、多結晶層５０の領域の
うち貫通口４８を臨む領域にはｐ型のシリコン単結晶層
５６が成長する。絶縁膜２２に多結晶層５０と単結晶層
５６が堆積されたあと、これらの表面の一部が研磨さ
れ、その後多結晶層５０と単結晶層５６の表面にｐ＋型
の単結晶層５２が接合される。そして拡散層３４、単結
晶層３０、埋込層３２、単結晶層５６、多結晶層５２に
よってｐｎｐトランジスタが構成され、拡散層３８、単
結晶層３０によってＭＯＳトランジスタが構成されるよ
うになっている。

【００２３】このように、本実施例によれば、絶縁膜２
２に支持基板２０を接合するに際して、絶縁膜２２に多
結晶層５０を堆積するだけでよく、埋込層３２の表面を
研磨する必要がないため、埋込層３２を指定の厚さにす
ることができ、埋込層３２の厚さによってＩＧＢＴの出
力特性が影響を受けるのを抑制することができる。この
ため、素子特性の均一な高耐圧・大電流ＩＧＢＴを量産
することができる。また支持基板２０を形成するに際し
ても、多結晶層５０の表面に単結晶層５２を接合するよ
うにしているため、長時間に亘った高温熱処理が不要と
なり、埋込層３２の広がりによって単結晶層３０の厚さ
が薄くなるのを防止することができる。更に、支持基板
２０は同一導電型の結晶層を接合して構成されているた
め、多結晶層５０と単結晶層５２によって寄生ダイオー
ドが形成されるのを防止することができ、単結晶領域２
４と単結晶領域２６との間の結合容量を小さくすること
ができ、単結晶領域２４と単結晶領域２６間の相互干渉
を小さくし、ノイズに対して強い構造とすることができ
る。

【００２４】次に、図１に示す半導体装置の製造工程を
図２に従って説明する。なお、図２では、単結晶領域２
４に拡散層３４，３６，３８，４０を形成する工程と電
極を形成する工程については省略してある。

【００２５】まず、（ａ）に示すように、ｎ型で面方位
が〔１００〕の単結晶ウエハとして形成された単結晶層
３０の表面を酸化し、その表面に酸化膜２２を形成す
る。その後、ホトエッチングによって酸化膜２２の一部
を取り除く。そして残った酸化膜２２をマスク材にし
て、例えばＫＯＨ（水酸化カリウム）のようなアルカリ
エッチング液を使用してエッチングを行ない、単結晶層
３０の表面にＶ型の分離溝２８を形成する。

【００２６】次に、（ｂ）に示すように、単結晶層３０
表面の酸化膜２２を全て取り除いたあと、Ａｓ（砒素）
などのｎ型不純物を打ち込む。このあと再び単結晶層３
０の表面を酸化して酸化膜２２を形成する。酸化膜２２
を形成すると、先に打ち込まれた不純物が拡散し、単結
晶層３０の表面側に高濃度のｎ型埋込層３２が形成され
る。ここで、大電流素子を形成するために、ホトエッチ
ングによって酸化膜２２の一部を取り除き、酸化膜２２
に貫通口４８を形成する。このとき半導体装置は、
（ｃ）に示すような構造となる。

【００２７】次に、（ｄ）に示すように、酸化膜２２に
よって形成された分離溝２８が完全に埋まるまで、酸化
膜２２上に高濃度のｐ型エピタキシャル層を形成する。
酸化膜２２上にエピタキシャル層を形成すると、ｎ型埋
込層３２に接続される領域にはｐ型の単結晶層５６が形
成され、その他の領域にはｐ型のシリコン多結晶層５０
が形成される。

【００２８】このあと、（ｅ）に示すように、多結晶層
５０と単結晶層５６の表面側の領域を機械的な切削及び
メカノケミカル研磨法によるエッチングによって除去す
る。次に、（ｆ）に示すように、多結晶層５０と単結晶
層５６の表面にｐ型の単結晶ウエハで構成された基板を
接合し、この基板を単結晶層５２として構成する。この
あと、ｘ１−ｘ２の線の位置まで単結晶層３０を研磨す
る。これにより、（ｇ）に示すように、支持基板２０上
に単結晶領域２４と単結晶領域２６が形成された誘電体
分離基板を構成することができる。

【００２９】このように、本実施例によれば、ＩＧＢＴ
を含む半導体装置を製造するに際して、埋込層３２の表
面を研磨する必要がなく、また支持基板２０を長時間に
亘って高温熱処理する必要がないため、生産時の歩留ま
りの向上及び製造コストの低減に寄与することができ
る。

【００３０】次に、本発明の他の実施例を図３に従って
説明する。本実施例は、単結晶領域２４と単結晶領域２
６とを分離する分離溝５８を長方形形成の溝に形成する
と共に、埋込層３２を単結晶領域２４の底部側にのみ形
成したものである。分離溝５８はドライエッチング法に
よって形成されており、分離溝５８を長方形形状に形成
すると、分離溝５８をＶ型に形成するときよりも、単結
晶領域２４と単結晶領域２６との間隔Ｗを小さくするこ
とができ、素子の集積度を向上させることができる。更
に絶縁膜２２のうち支持基板２２側の絶縁膜２２が平板
上に形成されるため、平胆な部分にｐ型エピタルキシャ
ル層を形成すればよく、絶縁膜２２上に多結晶層５０を
堆積するのに高温の熱処理時間を短縮することができ
る。従って、本実施例によれば、前記実施例よりも、埋
込層３２の涌き上がりを抑制し、素子の耐圧が低下する
のを防止することができると共に、製造コストの低減に
寄与することができる。

【００３１】次に、本発明の第３実施例を図４に従って
説明する。本実施例は、分離溝５８を長方形形状に形成
すると共に、埋込層３２を単結晶領域２４の底部側にの
み形成し、貫通口４８の領域内にｎ＋層６０を形成し、
支持基板２０を単結晶層５２と酸化膜６２で形成したも
のである。

【００３２】すなわち、本実施例では、張り合わせ用の
基板として用いられる単結晶層５２の表面に酸化膜６２
を形成し、その後酸化膜６２の一部を除去して貫通口４
８を形成する。そして貫通口４８の領域にｎ＋層６０を
堆積する。その後支持基板２０の不要部分をドライエッ
チング及び研磨によって取り除き、ｎ＋層６０と埋込層
３２とが接合するように支持基板２０を絶縁膜２２と張
り合わせる。

【００３３】本実施例においても、絶縁膜２２に支持基
板２０を張り合わせる際には、埋込層３２がｎ＋層６０
を介してｐ型の多結晶層５２と接合されるため、埋込層
３２が涌き上がりのを防止することができる。またｎ＋
シリコン層６０はｎ型埋込層３２の厚さの補正として用
いることができる。

【００３４】次に、本発明の第４実施例を図５に従って
説明する。本実施例は、貫通口４８の領域内にｎ＋シリ
コン層６０を形成したものであり、他の構成は図１のも
のと同様であるので、同一のものには同一符号を付して
それらの説明は省略する。

【００３５】本実施例においては、ｎ＋シリコン層６０
によって埋込層３２の厚さを補正することができる。

【００３６】次に、本発明の第５実施例を図６及び図７
に従って説明する。本実施例においては、縦型のＩＧＢ
Ｔ７０，７２，７４と横型のＩＧＢＴ８０，８２，８４
によって三相インバータ回路を構成する場合、上アーム
のＩＧＢＴ７０，７２，７４を単結晶領域７４に形成
し、下アームのＩＧＢＴ８０，８２，８４を単結晶領域
２６に形成し、上アームと下アームをそれぞれ接続する
ことによって三相インバータ回路の出力段を構成するこ
とができる。

【００３７】本実施例による三相インバータ回路によれ
ば、小さい素子面積で大電流を扱うことができ、しか
も、各相のＩＧＢＴ特性をきわめて均一な特性のものと
して構成することができる。このため負荷の駆動能力を
高めることができると共に出力段ＩＧＢＴの特性不良に
よるＩＣ不良の低減を図ることができると共に生産時の
歩留まりの向上を図ることができる。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
素子形成用単結晶領域内に形成されるｎ型埋込層に接合
される支持基板をｐ型結晶層で構成したため、ｎ型埋込
層が熱や研磨の影響を受けることなく一定の厚さにする
ことができ、生産時の歩留まりの向上及び製造コストの
低減に寄与することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す半導体装置の要部断面
図である。

【図２】図１に示す半導体装置の製造工程を説明するた
めの図である。

【図３】本発明の第２実施例を示す要部断面図である。

【図４】本発明の第３実施例を示す要部断面図である。

【図５】本発明の第４実施例を示す要部断面図である。

【図６】本発明の第５実施例を示す要部断面図である。

【図７】三層インバータ回路の出力段の構成図である。

【図８】従来例の要部断面図である。

【図９】他の実施例の要部断面図である。

【図１０】ｎ＋バッファ層の厚さと出力電流密度との関
係を示す特性図である。

【符号の説明】

２０ 支持基板 ２２ 絶縁膜 ２４ 大電流素子形成用単結晶領域 ２６ 小電流素子形成用単結晶領域 ２８ 分離溝 ３０ 単結晶層 ３２ 埋込層 ３４，３６ ｐ型拡散層 ３８，４０ ｎ型拡散層 ４２，４４ エミッタ電極 ４６ ゲート電極 ４８ 貫通口 ５０ ｐ型のシリコン多結晶層 ５２ ｐ型のシリコン単結晶層 ５４ コレクタ電極 ５６ ｐ型の単結晶層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9168−4Ｍ Ｈ０１Ｌ 29/78 ３２１ Ｃ

Claims (13)

【特許請求の範囲】
1. 【請求項１】 支持基板上に絶縁膜を介して複数の素子
   形成用単結晶領域が形成され、各素子形成用単結晶領域
   にｎ型単結晶層とこの単結晶層より不純物の濃度が高い
   ｎ型の埋込層が互いに接合された状態で配され、ｎ型の
   埋込層が絶縁膜に接合され、ｎ型単結晶層の表面側に電
   極用の拡散層が形成され、各素子形成用単結晶領域の絶
   縁膜にｎ型の埋込層と支持基板とを結ぶ貫通口が形成さ
   れている半導体装置において、 前記支持基板は少なくともｎ型の埋込層と接合する領域
   がｐ型結晶層で構成されていることを特徴とする半導体
   装置。
2. 【請求項２】 支持基板上に絶縁膜を介して複数の素子
   形成用単結晶領域が形成され、各素子形成用単結晶領域
   にｎ型単結晶層とこの単結晶層より不純物の濃度が高い
   ｎ型の埋込層が互いに接合された状態で配され、ｎ型の
   埋込層が絶縁膜に接合され、ｎ型単結晶層の表面側に電
   極用の拡散層が形成され、各素子形成用単結晶領域の絶
   縁膜にｎ型の埋込層と支持基板とを結ぶ貫通口が形成さ
   れている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
   層を互いに接合して構成されていることを特徴とする半
   導体装置。
3. 【請求項３】 支持基板上に絶縁膜を介して複数の素子
   形成用単結晶領域が形成され、各素子形成用単結晶領域
   にｎ型単結晶層とこの単結晶層より不純物の濃度が高い
   ｎ型の埋込層が互いに接合された状態で配され、ｎ型の
   埋込層が絶縁膜に接合され、ｎ型単結晶層の表面側に電
   極用の拡散層が形成され、各素子形成用単結晶領域の絶
   縁膜にｎ型の埋込層と支持基板とを結ぶ貫通口が形成さ
   れている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
   層を互いに接合して構成され、前記絶縁膜接合されたｐ
   型結晶層のうち前記貫通口を介してｎ型の埋込層を臨む
   領域が単結晶シリコンで形成され、それ以外の領域が多
   結晶シリコンで形成され、他方のｐ型結晶層が単結晶シ
   リコンで形成されていることを特徴とする半導体装置。
4. 【請求項４】 支持基板上に絶縁膜を介して複数の素子
   形成用単結晶領域が形成され、各素子形成用単結晶領域
   にｎ型単結晶層とこの単結晶層より不純物の濃度が高い
   ｎ型の埋込層が互いに接合された状態で配され、ｎ型の
   埋込層が絶縁膜に接合され、ｎ型単結晶層の表面側に電
   極用の拡散層が形成され、各素子形成用単結晶領域の絶
   縁膜にｎ型の埋込層と支持基板とを結ぶ貫通口が形成さ
   れている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
   層を互いに接合して構成され、前記ｐ型結晶層のうち一
   方のｐ型結晶層が前記貫通口の支持基板側開口端を基準
   面として各素子形成用単結晶領域側の上方領域に形成さ
   れ、他方のｐ型結晶層が基準面より下方領域に形成され
   ていることを特徴とする半導体装置。
5. 【請求項５】 支持基板上に絶縁膜を介して複数の大電
   流素子形成用単結晶領域と複数の小電流素子形成用単結
   晶領域が形成され、各素子形成用単結晶領域にｎ型単結
   晶層とこの単結晶層より不純物の濃度が高いｎ型の埋込
   層が互いに接合された状態で配され、ｎ型の埋込層が絶
   縁膜に接合され、ｎ型単結晶層の表面側に電極用の拡散
   層が形成され、各大電流用素子形成用単結晶領域の絶縁
   膜にｎ型の埋込層と支持基板とを結ぶ貫通口が形成され
   ている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
   層を互いに接合して構成されていることを特徴とする半
   導体装置。
6. 【請求項６】 支持基板上に絶縁膜を介して複数の大電
   流素子形成用単結晶領域と複数の小電流素子形成用単結
   晶領域が形成され、各素子形成用単結晶領域にｎ型単結
   晶層とこの単結晶層より不純物の濃度が高いｎ型の埋込
   層が互いに接合された状態で配され、ｎ型の埋込層が絶
   縁膜に接合され、ｎ型単結晶層の表面側に電極用の拡散
   層が形成され、各大電流用素子形成用単結晶領域の絶縁
   膜にｎ型の埋込層と支持基板とを結ぶ貫通口が形成され
   ている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
   層を互いに接合して構成され、前記絶縁膜接合されたｐ
   型結晶層のうち前記貫通口を介してｎ型の埋込層を臨む
   領域が単結晶シリコンで形成され、それ以外の領域が多
   結晶シリコンで形成され、他方のｐ型結晶層が単結晶シ
   リコンで形成されていることを特徴とする半導体装置。
7. 【請求項７】 支持基板上に絶縁膜を介して複数の大電
   流素子形成用単結晶領域と複数の小電流素子形成用単結
   晶領域が形成され、各素子形成用単結晶領域にｎ型単結
   晶層とこの単結晶層より不純物の濃度が高いｎ型の埋込
   層が互いに接合された状態で配され、ｎ型の埋込層が絶
   縁膜に接合され、ｎ型単結晶層の表面側に電極用の拡散
   層が形成され、各大電流用素子形成用単結晶領域の絶縁
   膜にｎ型の埋込層と支持基板とを結ぶ貫通口が形成され
   ている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
   層を互いに接合して構成され、前記ｐ型結晶層のうち一
   方のｐ型結晶層が前記貫通口の支持基板側開口端を基準
   面として各素子形成用単結晶領域側の上方領域に形成さ
   れ、他方のｐ型結晶層が基準面より下方領域に形成され
   ていることを特徴とする半導体装置。
8. 【請求項８】 コレクタ電極に接続された支持基板上に
   絶縁膜を介して複数の素子形成用単結晶領域が形成さ
   れ、各素子形成用単結晶領域にｎ型単結晶層とこの単結
   晶層より不純物の濃度が高いｎ型の埋込層が互いに接合
   された状態で配され、ｎ型の埋込層が絶縁膜に接合さ
   れ、ｎ型単結晶層の表面側に電極用のｐ型拡散層とｎ型
   拡散層が形成され、ｐ型拡散層がエミッタ電極に接続さ
   れ、ｎ型拡散層がゲート電極に接続され、各素子形成用
   単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結ぶ
   貫通口が形成されている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
   層を互いに接合して構成されていることを特徴とする半
   導体装置。
9. 【請求項９】 コレクタ電極に接続された支持基板上に
   絶縁膜を介して複数の素子形成用単結晶領域が形成さ
   れ、各素子形成用単結晶領域にｎ型単結晶層とこの単結
   晶層より不純物の濃度が高いｎ型の埋込層が互いに接合
   された状態で配され、ｎ型の埋込層が絶縁膜に接合さ
   れ、ｎ型単結晶層の表面側に電極用のｐ型拡散層とｎ型
   拡散層が形成され、ｐ型拡散層がエミッタ電極に接続さ
   れ、ｎ型拡散層がゲート電極に接続され、各素子形成用
   単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結ぶ
   貫通口が形成されている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
   層を互いに接合して構成され、前記絶縁膜接合されたｐ
   型結晶層のうち前記貫通口を介してｎ型の埋込層を臨む
   領域が単結晶シリコンで形成され、それ以外の領域が多
   結晶シリコンで形成され、他方のｐ型結晶層が単結晶シ
   リコンで形成されていることを特徴とする半導体装置。
10. 【請求項１０】 コレクタ電極に接続された支持基板上
    に絶縁膜を介して複数の素子形成用単結晶領域が形成さ
    れ、各素子形成用単結晶領域にｎ型単結晶層とこの単結
    晶層より不純物の濃度が高いｎ型の埋込層が互いに接合
    された状態で配され、ｎ型の埋込層が絶縁膜に接合さ
    れ、ｎ型単結晶層の表面側に電極用のｐ型拡散層とｎ型
    拡散層が形成され、ｐ型拡散層がエミッタ電極に接続さ
    れ、ｎ型拡散層がゲート電極に接続され、各素子形成用
    単結晶領域の絶縁膜にｎ型の埋込層と支持基板とを結ぶ
    貫通口が形成されている半導体装置において、 前記支持基板は不純物の濃度が相異なる複数のｐ型結晶
    層を互いに接合して構成され、前記ｐ型結晶層のうち一
    方のｐ型結晶層が前記貫通口の支持基板側開口端を基準
    面として各素子形成用単結晶領域側の上方領域に形成さ
    れ、他方のｐ型結晶層が基準面より下方領域に形成され
    ていることを特徴とする半導体装置。
11. 【請求項１１】 ｎ型の埋込層が各素子形成用単結晶領
    域の底部側の領域にのみ形成されていることを特徴とす
    る請求項１、２、３、４、５、６、７、８、９または１
    ０記載の半導体装置。
12. 【請求項１２】 絶縁膜の貫通口の領域にはｐ型結晶層
    が形成されていることを特徴とする請求項１、２、３、
    ４、５、６、７、８、９または１０記載の半導体装置。
13. 【請求項１３】 絶縁膜の貫通口の領域にはｎ型の埋込
    層が形成されていることを特徴とする請求項１、２、
    ３、４、５、６、７、８、９または１０記載の半導体装
    置。