JPH01176122A - Signal processing circuit - Google Patents
Signal processing circuitInfo
- Publication number
- JPH01176122A JPH01176122A JP33650587A JP33650587A JPH01176122A JP H01176122 A JPH01176122 A JP H01176122A JP 33650587 A JP33650587 A JP 33650587A JP 33650587 A JP33650587 A JP 33650587A JP H01176122 A JPH01176122 A JP H01176122A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- emphasis circuit
- emphasis
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 230000000295 complement effect Effects 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
Description
【発明の詳細な説明】
Ａ産業上の利用分野
本発明は信号処理回路に関し、例えばビデオテープレコ
ーダ（ＶＴＲ）等に適用して好適なものである。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a signal processing circuit, and is suitable for application to, for example, a video tape recorder (VTR).
Ｂ発明の概要
本発明は、信号処理回路において、ディエンファシス回
路を介して得られる出力信号を帯域制限して出力するこ
とにより、出力信号の歪成分を低減するようにしたもの
である。B. Summary of the Invention The present invention is a signal processing circuit in which distortion components of the output signal are reduced by band-limiting and outputting the output signal obtained through the de-emphasis circuit.
Ｃ従来の技術
従来第２図に示すように、この種の信号処理回路として
（Ｖ Ｔ Ｒ）の記録再生回路１においては、入力ビデ
オ信号ＳＩＨの信号レベルに応じてエンファシス量を可
変制御して記録した後、再生時にこれと逆特性の補正を
加えることにより、Ｓ／Ｎ比を改善するようになされた
ものがある。C. Prior Art As shown in FIG. 2, in a recording/reproducing circuit 1 of this type of signal processing circuit (VTR), the amount of emphasis is variably controlled according to the signal level of the input video signal SIH. Some devices have been designed to improve the S/N ratio by applying correction with the opposite characteristic during playback after recording.
すなわちプリエンファシス回路２は、瞬時非線形のプリ
エンファシス回路でなり、 コンデンサＣ１及び抵抗Ｒ
１で構成されたバイパスフィルタ回路を介して入力ビデ
オ信号ＳＩＮを非線形増幅回路３に与え、入力ビデオ信
号８１．４の信号レベルに応じて変化するエンファシス
量αで増幅した後、入力ビデオ信号ＳＩＮに加算する。In other words, the pre-emphasis circuit 2 is an instantaneous non-linear pre-emphasis circuit, and includes a capacitor C1 and a resistor R.
The input video signal SIN is applied to the nonlinear amplifier circuit 3 through the bypass filter circuit configured in 1, and is amplified by an emphasis amount α that changes according to the signal level of the input video signal 81.4. to add.
その結果高い周波数の信号成分及び小信号レベルの成分
が強調された記録用ビデオ信号Ｓ１が得られ、当該記録
用ビデオ信号Ｓ１が周波数変調回路４において周波数変
調された後、記録ヘッド５−を介して磁気テープ６に記
録される。As a result, a recording video signal S1 in which high frequency signal components and small signal level components are emphasized is obtained, and after the recording video signal S1 is frequency modulated in the frequency modulation circuit 4, it is transmitted through the recording head 5-. and recorded on the magnetic tape 6.
これに対して再生ヘッド７を介して得られた再生信号は
、復調回路８を介して復調された後、プリエンファシス
回路２の逆回路でなるディエンファシス回路９を介して
補正されて出力される。すなわちディエンファシス回路
９においては、減算回路１０に復調回路８から出力され
る再生ビデオ信号Ｓ２を受けて出力すると共に当該出力
ビデオ信号Ｓ。ＵＴをコンデンサＣ２及び抵抗Ｒ２で構
成されたバイパスフィルタ回路を介して非線形増幅回路
１１に与える。On the other hand, the reproduction signal obtained via the reproduction head 7 is demodulated via the demodulation circuit 8, and then corrected and outputted via the de-emphasis circuit 9, which is an inverse circuit of the pre-emphasis circuit 2. . That is, in the de-emphasis circuit 9, the subtraction circuit 10 receives and outputs the reproduced video signal S2 output from the demodulation circuit 8, and also outputs the output video signal S. UT is applied to the nonlinear amplifier circuit 11 via a bypass filter circuit composed of a capacitor C2 and a resistor R2.
非線形増幅回路１１は、プリエンファシス回路２の非線
形増幅回路と同様に、入力信号の信号レベルに応じて変
化するエンファシス量αで当該入力信号を増幅した後、
減算回路１０に出力する。Like the nonlinear amplifier circuit of the pre-emphasis circuit 2, the nonlinear amplifier circuit 11 amplifies the input signal with an emphasis amount α that changes depending on the signal level of the input signal, and then
It is output to the subtraction circuit 10.
その結果、当該ディエンファシス回路９を介して記録時
に強調した高い周波数の信号成分及び小信号レベルの成
分が補正されて出力されるのに対し、記録再生時に混入
した雑音成分が抑圧されて出力されるようになり、その
分記録再生回路１全体としてＳ／Ｎ比を改善することが
できる。As a result, the high frequency signal components and small signal level components emphasized during recording are corrected and output via the de-emphasis circuit 9, while the noise components mixed during recording and playback are suppressed and output. As a result, the S/N ratio of the recording/reproducing circuit 1 as a whole can be improved accordingly.
Ｄ発明が解決しようとする問題点
ところで、プリエンファシス回路２を介して得られる記
録用ビデオ信号ＳＩにおいては、非線形増幅回路３を介
して得られるビデオ信号を加算して出力するようになさ
れているため、周波数帯域が高域側に広くなるのに対し
、一般に磁気テープ６を介して得られる再生ビデオ信号
Ｓ２においては、高い周波数の信号レベルが低下する問
題がある。D Problems to be Solved by the Invention By the way, in the recording video signal SI obtained via the pre-emphasis circuit 2, the video signal obtained via the non-linear amplifier circuit 3 is added and output. Therefore, while the frequency band becomes wider toward the higher end, there is a problem in that the signal level of high frequencies in the reproduced video signal S2 generally obtained via the magnetic tape 6 decreases.
従って、エンファシス量を値αとおくと記録再生回路１
に入力される入力ビデオ信号ＳＩＨに対して値１＋α倍
に強調された記録用ビデオ信号Ｓ１が磁気テープに記録
されるのに対し、高い周波数成分が値α、だけ劣化した
再生ビデオ信号Ｓ２がディエンファシス回路９に入力さ
れる。Therefore, if the amount of emphasis is set to the value α, the recording/reproducing circuit 1
The recording video signal S1, which is enhanced by a value of 1+α with respect to the input video signal SIH that is input to the SIH, is recorded on the magnetic tape, whereas the reproduced video signal S2, whose high frequency components have been degraded by the value α, is recorded on the magnetic tape. The signal is input to the emphasis circuit 9.
その結果α１＝α−α８とおいて、ディエンファシス回
路９を介して次式、
・・・・・・（１）
の関係式で表される出力ビデオ信号Ｓ。、Ｊアが得られ
、結局入力ビデオ信号ＳＩＨに対して（１）式右辺第２
項で表される値αＨ／（１＋α、＋αＨ）の分だけ波形
歪の生じた出力ビデオ信号Ｓ。ＵＴが出力される問題が
ある。As a result, the output video signal S is expressed by the following relational expression (1) via the de-emphasis circuit 9, with α1=α−α8. , JA are obtained, and as a result, the second right-hand side of equation (1) is obtained for the input video signal SIH.
The output video signal S is waveform distorted by the value αH/(1+α, +αH) expressed by the term αH/(1+α, +αH). There is a problem where UT is output.
本発明は以上の点を考慮してなされたもので、出力信号
の波形歪を改善した信号処理回路を提案しようとするも
のである。The present invention has been made in consideration of the above points, and aims to propose a signal processing circuit that improves waveform distortion of an output signal.
Ｅ問題点を解決するための手段
かかる問題点を解決するため本発明においては、瞬時非
線形のプリエンファシス回路２と、プリエンファシス回
路２を介して得られる出力信号Ｓ１を伝送する伝送路４
．５．６．７．８と、伝送路４．５．６．７．８ を介
して得られる出力信号Ｓ２を補正するプリエンファシス
回路２の入出力特性に対して相補的な入出力特性を備え
た瞬時非線形のディエンファシス回路９と、ディエンフ
ァシス回路９を介して得られる出力信号Ｓ。ＵＴを帯域
制限して出力するフィルタ回路２１を備えるようにする
。E Means for Solving the Problem In order to solve this problem, the present invention includes an instantaneous nonlinear pre-emphasis circuit 2 and a transmission line 4 for transmitting the output signal S1 obtained via the pre-emphasis circuit 2.
．． 5.6.7.8 and has complementary input/output characteristics to the input/output characteristics of the pre-emphasis circuit 2 that corrects the output signal S2 obtained via the transmission line 4.5.6.7.8. an instantaneous nonlinear de-emphasis circuit 9 and an output signal S obtained via the de-emphasis circuit 9. A filter circuit 21 for band-limiting and outputting the UT is provided.
Ｆ作用
フィルタ回路２１を設けてディエンファシス回路９を介
して得られる出力ビデオ信号Ｓ。ｔｌｌを帯域制限して
出力するようにすれば、その分ディエンファシス回路９
から出力される出力ビデオ信号Ｓｏｕ□の歪成分を低減
することができる。An output video signal S obtained via a de-emphasis circuit 9 with an F-effect filter circuit 21 provided. If the tll is band-limited and output, the de-emphasis circuit 9
It is possible to reduce the distortion component of the output video signal Sou□ output from the output video signal Sou□.
Ｇ実施例 以下図面について、本発明の一実施例を詳述する。G example An embodiment of the present invention will be described in detail below with reference to the drawings.
第２図との対応部分に同一符号を付して示す第１図にお
いて、２０は全体として記録再生回路を示し、ディエン
ファシス回路９から出力される出力ビデオ信号Ｓ。ＬＩ
Ｔをローパスフィルタ回路２１を介して出力する。In FIG. 1, in which parts corresponding to those in FIG. 2 are given the same reference numerals, 20 indicates a recording/reproducing circuit as a whole, and an output video signal S output from the de-emphasis circuit 9. L.I.
T is outputted via the low-pass filter circuit 21.
すなわちローパスフィルタ回路２１は、記録用ビデオ信
号Ｓ、を入力する周波数変調回路４から再生ビデオ信号
Ｓ２を出力する復調回路８まで（以下伝送系と呼ぶ）の
周波数特性とほぼ等価な周波数特性を備え、ディエンフ
ァシス回路９から出力される出力ビデオ信号Ｓ。ＵＴの
高い周波数の信号成分を抑圧して出力するようになされ
ている。That is, the low-pass filter circuit 21 has a frequency characteristic that is almost equivalent to the frequency characteristic of the frequency modulation circuit 4 that inputs the recording video signal S to the demodulation circuit 8 that outputs the reproduced video signal S2 (hereinafter referred to as a transmission system). , an output video signal S output from the de-emphasis circuit 9. The high frequency signal components of the UT are suppressed and output.
従ってディエンファシス回路９から出力される出力ビデ
オ信号Ｓ。Ｕ７の歪成分αＨ／（１＋α。Therefore, the output video signal S output from the de-emphasis circuit 9. Distortion component αH/(1+α) of U7.
＋αＨ）のうちローパスフィルタ回路２１を介して値α
Ｍ８だけ高域側の信号成分が抑圧されるようになり、歪
成分を次式
％式％
の関係で表して、値α１に低減することができ、全体と
して値１−αＭ、の出力ビデオ信号Ｓ ＬＯＬＩＴを得
ることができる。+αH) through the low-pass filter circuit 21
The signal component on the high frequency side is now suppressed by M8, and the distortion component can be expressed by the following equation %, and can be reduced to a value α1, resulting in an output video signal with a value of 1-αM as a whole. You can get S LOLIT.
実験によれば歪成分が、次式
％式％
で表される値のとき、出力ビデオ信号Ｓ ＬＯＵＴの歪
成分（すなわち値αＭ１で表される値）を値０．０１に
低減することができ、掻めて歪成分を低い信号レベルに
抑圧することができた。According to experiments, when the distortion component has a value expressed by the following formula %, the distortion component of the output video signal SLOUT (that is, the value expressed by the value αM1) can be reduced to a value of 0.01. , it was possible to suppress the distortion components to a low signal level.
以上の構成において、プリエンファシス回路２を介して
高い周波数の信号成分と小信号成分が強調された記録用
ビデオ信号Ｓ１は、伝送系を介して高い周波数の信号成
分が劣化し、ディエンファシス回路９に入力される。In the above configuration, the recording video signal S1 whose high frequency signal components and small signal components have been emphasized via the pre-emphasis circuit 2 is transmitted through the transmission system, where the high frequency signal components are degraded and the de-emphasis circuit 9 is input.
ディエンファシス回路９を介して得られる出力ビデオ信
号Ｓ。Ｕ７は、ローパスフィルタ回路２１を介して出力
されることにより、高い周波数の信号成分が劣化してデ
ィエンファシス処理する際に生じた波形歪が抑圧されて
出力される。Output video signal S obtained via de-emphasis circuit 9. U7 is outputted via the low-pass filter circuit 21, thereby suppressing waveform distortion caused when high-frequency signal components are degraded and de-emphasis processing is performed.
以上の構成によれば、ローパスフィルタ回路２１を介し
てビデオ信号を出力することにより、出力ビデオ信号Ｓ
ＬＯＬＩＴに生じる波形歪を低減することができる。According to the above configuration, by outputting the video signal via the low-pass filter circuit 21, the output video signal S
Waveform distortion occurring in LOLIT can be reduced.
なお上述の実施例においては、伝送系全体の周波数特性
と同様な周波数特性を備えたローパスフィルタ回路２１
を用いた場合について述べたが、本発明はこれに限らず
、実際上十分な周波数帯域のビデオ信号を得ることがで
きる範囲でこれより狭帯域のローパスフィルタ回路を用
いるようにしても良い。In the above-described embodiment, the low-pass filter circuit 21 has frequency characteristics similar to those of the entire transmission system.
Although the present invention is not limited to this, a low-pass filter circuit with a narrower band than this may be used as long as a video signal with a practically sufficient frequency band can be obtained.
また上述の実施例においては、ローパスフィルタ回路２
１を設けて出力信号を帯域制限する場合について述べた
が、本発明はこれに限らず、例えばクロマ信号を記録再
生する場合等においては、バンドパスフィルタ回路を用
いて帯域制限するようにしても良い。Furthermore, in the above embodiment, the low-pass filter circuit 2
1 is provided to limit the band of the output signal, but the present invention is not limited to this. For example, when recording and reproducing a chroma signal, the band may be limited using a bandpass filter circuit. good.
また上述の実施例においては、本発明２ｖｒＲに適用し
た場合について述べたが、本発明はこれに限らず、要は
入力信号を瞬時非線形のプリエンファシス回路を介して
記録再生する例えばビデオディスク装置などの信号処理
回路、さらに、所定の周波数特性を備えた伝送系を用い
る信号処理回路に広く適用することができる。Furthermore, in the above-described embodiments, the case where the present invention is applied to 2vrR has been described, but the present invention is not limited to this. The present invention can be widely applied to signal processing circuits using a transmission system having predetermined frequency characteristics.
Ｈ発明の効果
上述のように本発明によれば、ディエンファシス回路の
出力信号を帯域制限して出力することにより、波形歪を
低減することができる。H Effects of the Invention As described above, according to the present invention, waveform distortion can be reduced by band-limiting and outputting the output signal of the de-emphasis circuit.
第１図は本発明の一実施例を示すブロック図、第２図は
従来の記録再生回路を示すブロック図である。
１１２０・・・・・・記録再生回路、２・・・・・・プ
リエンファシス回路、４・・・・・・周波数変調回路、
５・・・・・・記録ヘッド、６・・・・・・磁気テープ
、７・・・・・・再生ヘッド、９・・・・・・ディエン
ファシス回路、２１・・・・・・ローパスフィルタ回路
。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional recording/reproducing circuit. 1120... Recording/reproducing circuit, 2... Pre-emphasis circuit, 4... Frequency modulation circuit,
5...recording head, 6...magnetic tape, 7...playback head, 9...de-emphasis circuit, 21...low-pass filter circuit.
Claims (1)
伝送する伝送路と、 上記伝送路を介して得られる出力信号を補正する上記プ
リエンフアシス回路の入出力特性に対して相補的な入出
力特性を備えた瞬時非線形のデイエンフアシス回路と、 上記デイエンフアシス回路を介して得られる出力信号を
帯域制限して出力するフィルタ回路とを具えることを特
徴とする信号処理回路。[Scope of Claims] An instantaneous nonlinear pre-emphasis circuit, a transmission line for transmitting an output signal obtained via the pre-emphasis circuit, and input/output characteristics of the pre-emphasis circuit for correcting the output signal obtained via the transmission line. A signal processing circuit comprising: an instantaneous nonlinear de-emphasis circuit having input/output characteristics complementary to the de-emphasis circuit; and a filter circuit that band-limits and outputs the output signal obtained through the de-emphasis circuit. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33650587A JPH01176122A (en) | 1987-12-29 | 1987-12-29 | Signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33650587A JPH01176122A (en) | 1987-12-29 | 1987-12-29 | Signal processing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01176122A true JPH01176122A (en) | 1989-07-12 |
Family
ID=18299827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33650587A Pending JPH01176122A (en) | 1987-12-29 | 1987-12-29 | Signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01176122A (en) |
-
1987
- 1987-12-29 JP JP33650587A patent/JPH01176122A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010187B1 (en) | Magnetic reproducing device | |
| JPH0341882B2 (en) | ||
| EP0466442B1 (en) | Non-linear preemphasis-deemphasis circuits | |
| JPH01176122A (en) | Signal processing circuit | |
| JPS6032389B2 (en) | Dubbing method | |
| JPS6214906B2 (en) | ||
| JPS62145981A (en) | Filter circuit | |
| JP2833932B2 (en) | Non-linear emphasis circuit | |
| JPH0215464A (en) | Magnetic picture recording and reproducing device | |
| JP2535262B2 (en) | Pre-emphasis circuit | |
| JPH0627023Y2 (en) | Noise reduction circuit | |
| JPS6224783A (en) | Circuit device with improved clearness of reproduced image in video recorder | |
| JP2901114B2 (en) | Magnetic recording / reproducing device | |
| JP2969628B2 (en) | Video signal transmission device | |
| JP2997388B2 (en) | Inversion prevention circuit | |
| JPS5946047B2 (en) | Reversal phenomenon correction circuit | |
| JPH0418121Y2 (en) | ||
| JPH01220585A (en) | Video signal processing device | |
| JPS5897992A (en) | Chroma signal recording and reproducing circuit | |
| JPH05292455A (en) | Video signal recording and reproducing device | |
| JPH05325406A (en) | Recording and reproducing device for information signal | |
| JPH02202213A (en) | Equalizing circuit | |
| JPH02227803A (en) | Equalizer circuit | |
| JPH02216667A (en) | White peak inversion phenomenon compensating circuit | |
| JPH077572B2 (en) | Video signal recording / reproducing device |