JPH077572B2 - Video signal recording / reproducing device - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、映像情報の記録時には波形欠除を防止し、
再生時には大振幅エツヂ直後のノイズおよびスミヤの低
減化が図れるビデオ信号記録再生装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention prevents waveform omission during recording of video information,
The present invention relates to a video signal recording / reproducing apparatus capable of reducing noise and smear immediately after a large amplitude edge during reproduction.

［従来の技術］ ビデオテープレコーダ（以下、「VTR」という）におい
て採用されている低搬送波周波数変調（以下、「FM」と
いう）記録では、いわゆる三角ノイズに対するSN比の改
善のために、高域強調のビデオエンフアシス方式が用い
られ、特開昭58−159213号公報に示されている第６図の
ような構成の記録再生装置があつた。[Prior Art] Low carrier frequency modulation (hereinafter referred to as "FM") recording used in a video tape recorder (hereinafter referred to as "VTR") is performed in a high frequency range to improve so-called SN ratio against so-called triangular noise. There is a recording / reproducing apparatus having a structure as shown in FIG. 6 which is disclosed in Japanese Patent Application Laid-Open No. 58-159213 and which uses an emphasized video emphasis system.

図において、（25）は記録系、（26）は再生系を示し、
記録系（25）は非線形増幅回路構成の非線形プリエンフ
アシス回路（27）を有し、信号S8が入力される所定の通
過帯域を有するフイルタ（28）と、このフイルタ（28）
の出力S10を受けるリミツタ回路（29）と、このリミツ
タ回路（29）の出力S11を入力ビデオ信号S7に加算する
加算回路（30）とで構成され、非線形プリエンフアシス
回路（27）の出力S8は、線形プリエンフアシス回路（3
1）に入力され、さらにその出力信号S9はFM変調器（3
2）においてFM変調された後、記録ヘツド（33）によつ
てテープ（34）に記録される。In the figure, (25) shows a recording system, (26) shows a reproducing system,
The recording system (25) has a non-linear pre-emphasis circuit (27) having a non-linear amplification circuit configuration, a filter (28) having a predetermined pass band to which the signal S8 is input, and the filter (28).
Of the nonlinear pre-emphasis circuit (27) is composed of a limiter circuit (29) for receiving the output S10 of the above, and an adder circuit (30) for adding the output S11 of the limiter circuit (29) to the input video signal S7. Linear pre-emphasis circuit (3
1), and the output signal S9 is input to the FM modulator (3
After being FM-modulated in 2), it is recorded on the tape (34) by the recording head (33).

再生系（26）は、磁気テープ（以下、「テープ」とい
う）（34）から再生ヘツド（35）によつて検出された信
号S12がFM復調器（36）に入力され、復調されたビデオ
信号は線形デイエンフアシス回路（37）に入力され、そ
の出力信号S13は、非線形プリエンフアシス回路（27）
の逆特性をもつ非線形デイエンフアシス回路（38）に入
力される。非線形デイエンフアシス回路（38）は、信号
S13が入力される所定の通過帯域をもつフイルタ（39）
と、このフイルタの出力S14が入力されるリミツタ回路
（40）と、このリミツタ回路の出力S15を線形デイエン
フアシス回路（37）の出力信号S13から減算する減算回
路（41）から構成されている。In the reproducing system (26), the signal S12 detected by the reproducing head (35) from the magnetic tape (hereinafter referred to as "tape") (34) is input to the FM demodulator (36) and demodulated video signal. Is input to the linear de-emphasis circuit (37), and its output signal S13 is a non-linear pre-emphasis circuit (27).
It is input to the nonlinear de-emphasis circuit (38) having the inverse characteristic of. Non-linear de-emphasis circuit (38)
A filter (39) with a predetermined pass band to which S13 is input
And a limiter circuit (40) to which the output S14 of the filter is input, and a subtracter circuit (41) for subtracting the output S15 of the limiter circuit from the output signal S13 of the linear de-emphasis circuit (37).

次にこの従来例の記録系（25）の動作について説明す
る。Next, the operation of the recording system (25) of this conventional example will be described.

後述する加算器（30）において、入力信号S7（第16図
（ａ），（ｂ）図示）と信号S11との加算信号S8（第16
図（ａ），（ｂ）図示）が入力されたフイルタ（28）は
非線形増幅する対象となる周波数成分を取り出すことが
できるように、第７図に示すような例えばハイパスフイ
ルタの周波数特性をもつており、フイルタ（28）から取
り出された周波数成分の出力S10（第16図（ａ），
（ｂ）図示）がそのゲインに対応した増幅度でリミツタ
回路（29）で増幅される。リミツタ回路（29）は第８図
に示す如く入力信号S10のゲインが下限値IN₀より大きく
なればこれに応じて増幅度が低下して行き、入力信号S1
0が０［dB］の基準値IN₂のとき小さい増幅度Ａ_v0で増幅
動作をする。従って入力信号S10が小レベルであれば大
きい増幅度で増幅し、これに対して大レベルであれば小
さい増幅度で増幅する。しかるに、リミツタ（29）は入
力信号S10のゲインが下限値IN₀になれば、これに対応し
て決まる上限増幅度Ａ_vuで増幅する状態になり、入力信
号S10のゲインが下限値IN₀より低下しても、増幅度を上
限増幅度Ａ_vuにリミツタする。実際上、この入力信号S1
0のゲインの下限値IN₀は、ノイズのレベルを考慮してノ
イズレベルより僅かに大きい値に選定され、かくしてノ
イズレベルに近いレベル範囲にある小レベルの信号をも
増幅できるようになされている。In an adder (30) described later, an addition signal S8 (sixteenth signal) of an input signal S7 (shown in FIGS. 16 (a) and (b)) and a signal S11 is added.
The filter (28) to which the diagrams (a) and (b) are input has a frequency characteristic of, for example, a high-pass filter as shown in FIG. 7 so that a frequency component to be nonlinearly amplified can be extracted. The output S10 of the frequency component extracted from the filter (28) (Fig. 16 (a),
(B) is amplified by the limiter circuit (29) with an amplification degree corresponding to the gain. In the limiter circuit (29), as shown in FIG. 8, when the gain of the input signal S10 becomes larger than the lower limit value IN ₀ , the amplification degree decreases accordingly and the input signal S1
When 0 is the reference value IN ₂ of 0 [dB], the amplification operation is performed with a small amplification degree A _v0 . Therefore, if the input signal S10 has a small level, it is amplified with a large amplification degree, whereas if it is a large level, it is amplified with a small amplification degree. However, when the gain of the input signal S10 reaches the lower limit value IN ₀ , the limiter (29) is in a state of amplifying with the upper limit amplification degree A _vu determined corresponding to this, and the gain of the input signal S10 is lower than the lower limit value IN ₀ . Even if it decreases, the amplification factor is limited to the upper limit amplification factor A _vu . Effectively, this input signal S1
The lower limit value IN 0 of the gain ₀ is selected to be a value slightly larger than the noise level in consideration of the noise level, and thus it is possible to amplify even a small level signal in the level range close to the noise level. .

従つて、リミツタ回路（29）の出力端には第８図におけ
る入力信号S10の３つのレベルIN₀,IN₁,IN₂に対応させて
第９図の曲線K0,K1,K2によつて示すように、入力信号S1
0のレベルが小さい程大きいレベル（K0）になりかつ入
力信号S10のレベルが下限値IN₀以下になつたとき最も大
きいレベル（K0）に維持される入力信号S11が送出され
る。Therefore, the output terminal of the limiter circuit (29) is shown by the curves K0, K1, K2 in FIG. 9 corresponding to the three levels IN ₀ , IN ₁ , IN ₂ of the input signal S10 in FIG. So that the input signal S1
The smaller the level of 0 is, the higher the level (K0) becomes, and when the level of the input signal S10 becomes equal to or lower than the lower limit value IN ₀ , the input signal S11 that is maintained at the highest level (K0) is transmitted.

このようにしてリミツタ回路（29）において得られた出
力S11は加算回路（30）に与えられ、かくして正帰還回
路（42）が形成される。これにより非線形プリエンフア
シス回路（27）の総合周波数特性は第10図に示す如く、
曲線LVで示す入力ビデオ信号S7に、リミツタ回路（29）
の出力S11（第９図図示）の曲線K0,K1,K2を加算した曲
線L0,L1,L2の出力S8（第10図図示）が得られる。The output S11 thus obtained in the limiter circuit (29) is given to the adder circuit (30), thus forming the positive feedback circuit (42). As a result, the total frequency characteristic of the nonlinear pre-emphasis circuit (27) is as shown in FIG.
Limiter circuit (29) for the input video signal S7 shown by the curve LV
The output S8 (shown in FIG. 10) of the curves L0, L1, L2 obtained by adding the curves K0, K1, K2 of the output S11 (shown in FIG. 9) is obtained.

また線形プリエンフアシス回路（31）は、入力信号S8の
レベルが変化しても常に同じ増幅度で増幅をするもの
で、非線形プリエンフアシス回路（27）のエンフアシス
特性と組合せて記録系（25）の総合エンフアシス特性を
所望の特性にするように、非線形プリエンフアシス回路
（27）の出力信号S8の特性を補正する。この場合、線形
プリエンフアシス回路（31）は第11図の曲線Ｍに示すよ
うに入力信号S8の低い周波数部分を大きく減衰させると
ともに、比較的高い周波数部分を周波数が高くなるに従
つて徐々に減衰させて行くような周波数特性をもつてい
る。Further, the linear pre-emphasis circuit (31) always amplifies with the same amplification degree even when the level of the input signal S8 changes, and combined with the emphasis characteristic of the non-linear pre-emphasis circuit (27), the total emphasis of the recording system (25). The characteristic of the output signal S8 of the non-linear pre-emphasis circuit (27) is corrected so that the characteristic becomes a desired characteristic. In this case, the linear pre-emphasis circuit (31) greatly attenuates the low frequency part of the input signal S8 as shown by the curve M in FIG. 11, and gradually attenuates the relatively high frequency part as the frequency increases. It has a frequency characteristic that goes on and on.

この結果記録系（25）の総合エンフアシス周波数特性は
第12図に示す如くなる。As a result, the total emphasis frequency characteristic of the recording system (25) is as shown in FIG.

さらに、第12図の場合は入力ビデオ信号S7のレベルが小
さいとき、エンフアシスすべき下限値をリミツタ回路
（29）の非線形ポイント（すなわち折れ線の折れ曲り点
P0（第８図図示））によつて決めることができるので、
ノイズレベルに近いレベル（−30〜−40［dB］）にまで
小さく設定することができる。Further, in the case of FIG. 12, when the level of the input video signal S7 is small, the lower limit value to be emphasized is set to the nonlinear point of the limiter circuit (29) (that is, the bending point of the broken line).
P0 (shown in FIG. 8)),
It can be set to a level close to the noise level (-30 to -40 [dB]).

つぎに、再生系（26）の動作を説明する。Next, the operation of the reproduction system (26) will be described.

線形デイエンフアシス回路（37）および非線形デイエン
フアシス回路（38）は、それぞれ記録系（25）の線形プ
リエンフアシス回路（31）および非線形プリエンフアシ
ス回路（27）の逆回路で構成され、これによりテープ
（34）から再生ヘツド（35）によつて再生された再生ビ
デオ信号S12はFM復調回路（36）において復調され、線
形デイエンフアシス回路（37）において第11図の曲線Ｎ
に示す如くデイエンフアシスした後、非線形デイエンフ
アシス回路（38）に与えられる。非線形デイエンフアシ
ス回路（38）は線形デイエンフアシス回路（37）の出力
S13（第16図（ｃ），（ｄ）図示）をフイルタ（39）に
与え、その出力S14（第16図（ｃ），（ｄ）図示）をリ
ミツタ回路（40）に与え、その出力S15を減算回路（4
1）に与えて線形デイエンフアシス回路（37）の出力S13
から減算して出力ビデオ信号S16（第16図（ｃ），
（ｄ）図示）として送出する。The linear de-emphasis circuit (37) and the non-linear de-emphasis circuit (38) are composed of the reverse circuits of the linear pre-emphasis circuit (31) and the non-linear pre-emphasis circuit (27) of the recording system (25), respectively, and are reproduced from the tape (34). The reproduced video signal S12 reproduced by the head (35) is demodulated in the FM demodulation circuit (36), and in the linear de-emphasis circuit (37) the curve N of FIG.
After being de-emphasized as shown in (4), it is given to the non-linear de-emphasis circuit (38). Non-linear de-emphasis circuit (38) is the output of the linear de-emphasis circuit (37)
S13 (shown in FIGS. 16 (c) and (d)) is given to the filter (39), and its output S14 (shown in FIGS. 16 (c) and (d)) is given to the limiter circuit (40), and its output S15. Subtraction circuit (4
1) Give to linear de-enmphasis circuit (37) output S13
From the output video signal S16 (Fig. 16 (c),
(D) Shown).

フイルタ（39）およびリミツタ回路（40）は、非線形プ
リエンフアシス回路（27）のフイルタ（28）およびリミ
ツタ回路（29）と同じ構成となされ、従って非線形デイ
エンフアシス回路（38）の出力S16の周波数特性は第10
図において曲線L01,L11,L21で示すように非線形プリエ
ンフアシス回路（27）の出力S8の周波数特性に対して逆
の特性を呈する。The filter (39) and the limiter circuit (40) have the same configuration as the filter (28) and the limiter circuit (29) of the nonlinear pre-emphasis circuit (27), so that the frequency characteristic of the output S16 of the nonlinear de-emphasis circuit (38) is the first. Ten
As shown by the curves L01, L11, L21 in the figure, it exhibits a characteristic opposite to the frequency characteristic of the output S8 of the non-linear pre-emphasis circuit (27).

したがつて、再生系（26）の総合デイエンフアシス特性
第12図において曲線Ｑで示すように記録系（25）の総合
プリエンフアシス特性とは逆の特性となり、かくして入
力ビデオ信号S7とほぼ同じ周波数特性の出力ビデオ信号
S16を得ることができる。Therefore, as shown by the curve Q in FIG. 12 of the total de-enmphasis characteristic of the reproducing system (26), the characteristic is the opposite of the comprehensive pre-emphasis characteristic of the recording system (25), and thus the frequency characteristic of the input video signal S7 is almost the same. Output video signal
You can get S16.

第13図は、プリエンフアシス回路の他の従来例を示すブ
ロツク回路図で、この非線形プリエンフアシス回路（2
7）は第６図の従来例で説明したフイルタ（28）、リミ
ツタ回路（29）より正帰還回路（42）と、加算回路（3
0）とで構成された非線形プリエンフアシス回路部（4
3）および（44）を縦続接続してなり、各非線形プリエ
ンフアシス回路部（43）および（44）の特性は、総合特
性が第12図の周波数特性と一致するようにその一部を分
担するように構成されている。FIG. 13 is a block circuit diagram showing another conventional example of the pre-emphasis circuit. This nonlinear pre-emphasis circuit (2
7) is a positive feedback circuit (42) from the filter (28) and limiter circuit (29) explained in the conventional example of FIG.
0) and a non-linear pre-emphasis circuit block (4
3) and (44) are connected in cascade, and some of the characteristics of each non-linear pre-emphasis circuit section (43) and (44) are shared so that the overall characteristics match the frequency characteristics of FIG. Is configured.

なお、この従来例では、記録系（25）の非線形プリエン
フアシス回路（27）のみを示したが、再生系（26）の非
線形デイエンフアシス回路の構成は、非線形プリエンフ
アシス回路（27）に対応する２段の逆回路からなる減算
ループを縦続接続して構成される。Although only the non-linear pre-emphasis circuit (27) of the recording system (25) is shown in this conventional example, the non-linear pre-emphasis circuit (27) of the reproducing system (26) has two stages corresponding to the non-linear pre-emphasis circuit (27). It is composed of cascaded subtraction loops composed of inverse circuits.

この従来例のように構成すれば、各段のリミツタ回路
（29）の増幅度の負担が軽くなるので、記録系（25）の
各非線形プリエンフアシス回路（43）および（44）の正
帰還回路（42）が発振するおそれがなく、安定した状態
でそれぞれ小レベルのゲインをかせぐことができ、かく
して再生画のSN比を上げることができる。因みにリミツ
タ回路（29）に要求されるゲインは、テープ特性に応じ
て決まるから、１段のみであれば場合によつては伝達関
数を１に近づける必要がでて来る。このような場合は正
帰還回路が不安定になるおそれがある。If configured as in this conventional example, the load of the amplification degree of the limiter circuit (29) at each stage is lightened, so that the positive feedback circuits () of the nonlinear pre-emphasis circuits (43) and (44) of the recording system (25) ( 42) does not have the possibility of oscillating and each gains a small level of gain in a stable state, thus increasing the SN ratio of the reproduced image. By the way, the gain required for the limiter circuit (29) is determined according to the tape characteristics, so that if the number of stages is only one, it may be necessary to bring the transfer function close to one. In such a case, the positive feedback circuit may become unstable.

第14図は非線形プリエンフアシス回路（27）の他の従来
例の構成を示すブロツク回路図で、フイルタ（28）およ
びリミツタ回路（29）に、直列にローパスフイルタ（4
5）およびアツテネータ（46）が挿入されている。この
ローパスフイルタ（45）は、フイルタ（28）の周波数特
性の一部を補正するために用いられ、またアツテネータ
（46）は、リミツタ回路（29）の出力のレベルを調整す
るために用いられる。なおローパスフイルタ（45）また
はアツテネータ（46）の一方を省略しても良い。得たい
周波数特性に良く近似した周波数特性をもつたビデオ信
号記録再生装置を得ることができる。FIG. 14 is a block circuit diagram showing the configuration of another conventional example of the non-linear pre-emphasis circuit (27). The low-pass filter (4) is connected in series with the filter (28) and the limiter circuit (29).
5) and attenuator (46) are inserted. The low pass filter (45) is used to correct a part of the frequency characteristic of the filter (28), and the attenuator (46) is used to adjust the level of the output of the limiter circuit (29). One of the low pass filter (45) and the attenuator (46) may be omitted. It is possible to obtain a video signal recording / reproducing apparatus having a frequency characteristic that is close to the desired frequency characteristic.

第15図はさらに他の従来例を示すブロツク回路図で、こ
の例は、フイルタ（47）およびリミツタ回路（48）の直
列回路（49）を記録系（25）および再生系（26）に共用
するように構成されている。すなわち直列回路（49）の
両端は、第１の切換スイツチ（50）および（51）を介し
て記録系（25）の加算回路（30）の出力端および正帰還
入力端に接続され、かつ、第２の切換スイツチ（52）お
よび（53）を介して再生系（26）の減算回路（41）の加
算入力端および減算入力端に接続されている。ここで切
換スイツチ（50），（51）および（52），（53）は互い
に逆動作して直列回路（49）を記録系（25）または再生
系（26）に接続する。FIG. 15 is a block circuit diagram showing still another conventional example. In this example, the series circuit (49) of the filter (47) and the limiter circuit (48) is shared by the recording system (25) and the reproducing system (26). Is configured to. That is, both ends of the series circuit (49) are connected to the output end and the positive feedback input end of the adder circuit (30) of the recording system (25) via the first switching switches (50) and (51), and It is connected to the addition input terminal and the subtraction input terminal of the subtraction circuit (41) of the reproduction system (26) via the second switching switches (52) and (53). Here, the switching switches (50), (51) and (52), (53) operate in reverse to connect the series circuit (49) to the recording system (25) or the reproducing system (26).

この実施例によれば、フイルタ（47）およびリミツタ回
路（48）の直列回路（49）を記録系（25）および再生系
（26）に別個に設けなくとも良いので、この分全体とし
て構成を簡易化し得る。According to this embodiment, it is not necessary to separately provide the serial circuit (49) of the filter (47) and the limiter circuit (48) in the recording system (25) and the reproducing system (26), so that the entire configuration is reduced accordingly. Can be simplified.

以上のように、各種の従来例が考えられるが、その周波
数特性は、同じで、第６図の基本回路構成で考えればよ
い。ただし、この場合、記録系，再生系のフイルタ，リ
ミツタは同じ回路とする。As described above, various conventional examples are conceivable, but the frequency characteristics thereof are the same, and the basic circuit configuration of FIG. 6 may be considered. However, in this case, the recording system and the reproducing system filter and the limiter have the same circuit.

［発明が解決しようとする問題点］ 従来のビデオ信号記録再生装置は以上のように構成され
ているので、フイルタ（28）あるいは（39）（第６図の
回路構成ではハイパスフイルタと考えてよい）の遮断周
波数は、ノイズ成分の性質上（ノイズ成分は高い周波数
成分と考えられる）300KHz〜1MHzに設定され、またリミ
ツタ（29）あるいは（40）のリミツトレベルIN₀は、100
％輝度信号のレベルに対して数％（２％〜５％）のレベ
ルに設定される。従つて、リミツタ（29）あるいは（4
0）によつて制限される時間幅は数百nsとなり、その制
限帰還において、リミツトレベルによつて定まるスミア
が発生し、また、その期間はノイズ成分を除去できない
ので、第16図（ｃ）に示すように、大振幅の入力信号の
エツヂ直後のスミアとノイズ成分とが残り、再生画像が
良好でなくなるという問題点を有していた。[Problems to be Solved by the Invention] Since the conventional video signal recording / reproducing apparatus is configured as described above, it may be considered as a filter (28) or (39) (a high-pass filter in the circuit configuration of FIG. 6). ) Is set to 300 KHz to 1 MHz due to the nature of the noise component (the noise component is considered to be a high frequency component), and the limit level IN ₀ of the limiter (29) or (40) is 100
It is set to a level of several% (2% to 5%) with respect to the level of the% luminance signal. Therefore, the limiter (29) or (4
(0) limits the time width to several hundreds of ns, and smear that is determined by the limit level occurs in the limited feedback, and noise components cannot be removed during that period. As shown, the smear and noise components immediately after the edge of the large-amplitude input signal remain, resulting in a problem that the reproduced image is not good.

この問題点を解決するためには、フイルタ（28）あるい
は（39）の遮断周波数を高く設定することにより、スミ
アを低減する方法と、リミツタ（29）あるいは（40）の
リミツトレベルを高く設定することにより、大振幅の入
力信号のエツヂ直後のノイズ成分を低減する方法がある
が、両者、つまり、スミアの低減と大振幅の入力信号の
エツヂ直後のノイズ成分の低減とは相反する性質を有し
ているため、実際には両者のバランスをとつてフイルタ
（28）あるいは（39）の遮断周波数およびリミツタ（2
9）あるいは（40）のリミツトレベルIN₀の設定をしてい
るので、スミアの低減および大振幅入力信号のエツジ直
後のノイズ成分の低減が充分に行なわれていないという
問題点を有していた。To solve this problem, set the cutoff frequency of the filter (28) or (39) high to reduce smear and set the limit level of the limiter (29) or (40) high. , There is a method to reduce the noise component immediately after the edge of the large amplitude input signal, but both, that is, the reduction of smear and the reduction of the noise component immediately after the edge of the large amplitude input signal, have the opposite property. Therefore, in practice, the two are balanced and the cutoff frequency of the filter (28) or (39) and the limiter (2
Since the limit level IN ₀ of (9) or (40) is set, there is a problem that the smear is not reduced and the noise component immediately after the edge of the large amplitude input signal is not sufficiently reduced.

この発明はこのような問題点を解決するためになされた
もので、大振幅入力信号時においてもスミアの低減、お
よびエツヂ直後のノイズ成分の低減が得られるビデオ信
号記録再生装置を得ることを目的とする。The present invention has been made to solve such a problem, and an object thereof is to obtain a video signal recording / reproducing apparatus capable of reducing smear even at the time of a large amplitude input signal and reducing the noise component immediately after the edge. And

［問題点を解決するための手段］ この発明に係るビデオ信号記録再生装置は、２つのリミ
ツタ回路と１つのフイルタと３つの減算回路で構成され
る非線形回路部を備え、記録時には入力ビデオ信号に上
述の非線形回路部を通過した信号を正帰還し、再生時の
再生ビデオ信号より上述の非線形回路部を通過した信号
を減算する構成としたことを特徴とする。[Means for Solving the Problems] A video signal recording / reproducing apparatus according to the present invention comprises a non-linear circuit section composed of two limiter circuits, one filter and three subtraction circuits, and an input video signal is recorded at the time of recording. It is characterized in that the signal passing through the above-mentioned non-linear circuit section is positively fed back and the signal passing through the above-mentioned non-linear circuit section is subtracted from the reproduced video signal at the time of reproduction.

［作用］ この発明における非線形回路部と記録時の正帰還回路，
再生時の減算回路は、大振幅のビデオ信号が入来した際
に振幅制限される期間が小となるように時定数が変化す
るエンフアシス回路およびこれに対応するデイエンフア
シス回路を構成することにより、波形欠除の防止，再生
時に大振幅信号のエツヂ直後のスミアおよび残留ノイズ
を低減したビデオ信号が得られる。[Operation] The non-linear circuit section according to the present invention and the positive feedback circuit during recording,
The subtraction circuit during playback is composed of an emphasis circuit that changes the time constant so that the period during which the amplitude is limited becomes small when a large-amplitude video signal comes in, and a de-emphasis circuit corresponding to this circuit. It is possible to obtain a video signal with prevention of chipping and reduction of smear and residual noise immediately after the edge of a large amplitude signal during reproduction.

［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの実施例のブロツク回路図である。[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings. First
The figure is a block circuit diagram of this embodiment.

図において、（１）は記録ビデオ信号入力端子、（２）
は加算回路、（３）は第１の減算回路、（４）は第２の
減算回路、（５）は低域通過フイルタ（以下、「LPF」
という）、（６）は第１のリミツタ回路（７）は第３の
減算回路、（８）は第２のリミツタ回路、（９）は非線
形回路部（10）の出力端子、（11）は非線形回路部（1
0）の入力端子、（12）は第４の減算回路、（13）は非
線形デイエンフアシス出力端子、（14），（15）は記録
時の導通するスイツチ、（16）は線形プリエンフアシス
回路、（17）はFM変調回路、（18）は記録ヘツド、（1
9）は磁気テープ、（20）は再生ヘツド、（21）はFM復
調回路、（22）は線形デイエンフアシス回路、（23），
（24）は再生時導通するスイツチである。In the figure, (1) is a recording video signal input terminal, (2)
Is an addition circuit, (3) is a first subtraction circuit, (4) is a second subtraction circuit, and (5) is a low-pass filter (hereinafter, "LPF").
, (6) is the first limiter circuit (7) is the third subtraction circuit, (8) is the second limiter circuit, (9) is the output terminal of the non-linear circuit section (10), and (11) is Non-linear circuit section (1
(0) input terminal, (12) fourth subtraction circuit, (13) non-linear de-emphasis output terminal, (14) and (15) conductive switches during recording, (16) linear pre-emphasis circuit, (17) ) Is an FM modulation circuit, (18) is a recording head, (1
9) is a magnetic tape, (20) is a reproducing head, (21) is an FM demodulation circuit, (22) is a linear de-emphasis circuit, (23),
(24) is a switch that conducts during reproduction.

次にこの実施例の動作を説明する。Next, the operation of this embodiment will be described.

非線形回路部（10）の入力端子（11）におけるレベルお
よび周波数が同じであつたとすれば、記録時または再生
時での非線形回路部（10）の出力は全く同じになる。従
来例でも述べたように、リミツタ回路は入力レベルが決
まれば、それに対応してゲインが決定するのであるか
ら、記録時および再生時の両方において、入力レベルが
同じで一定であると考えると非線形回路（10）は線形化
が可能で、その時の伝達関数をＨ（ｓ）とすると、非線
形プリエンフアシス，非線形デイエンフアシスの伝達関
数は各々、 となり、互いに逆関数になつていることが判る。従つ
て、記録，再生時での波形再現性は、入力レベルが等し
ければ保てることが以上のことから判る。If the level and frequency at the input terminal (11) of the non-linear circuit section (10) are the same, the output of the non-linear circuit section (10) during recording or reproduction will be exactly the same. As described in the conventional example, if the input level of the limiter circuit is determined, the gain is determined correspondingly. Therefore, if the input level is the same and constant during both recording and reproduction, it is nonlinear. The circuit (10) can be linearized, and if the transfer function at that time is H (s), the transfer functions of nonlinear pre-emphasis and nonlinear de-emphasis are respectively Therefore, it is understood that they are inverse functions of each other. Therefore, it can be understood from the above that the waveform reproducibility during recording and reproduction can be maintained if the input levels are equal.

では上述の非線形回路（10）の伝達関数Ｈ（ｓ）が記録
時あるいは再生時でどのようになつているのか具体的に
求めてみる。Now, let us specifically find out how the transfer function H (s) of the above-mentioned nonlinear circuit (10) is in recording or reproducing.

LPF（５）の伝達関数をＧ（ｓ）、時定数をＴとした際
（例えば、LPF（５）を第２図に示すように構成すると
時定数Ｔ＝CRとなる）に以下のようにして求められる。When the transfer function of LPF (5) is G (s) and the time constant is T (for example, when LPF (5) is configured as shown in FIG. 2, time constant T = CR), Required.

まず入力信号レベルが小さい時、２つのリミツタ回路
（６），（８）が第３図に示すような入出力特性である
場合、そのゲインは一定値Ａ_Ｌとなる。（リミツタ回路
（６）はＡ_L1，リミツタ回路（８）はＡ_L2とする）従つ
て、入力信号をＥ_ｉ（ｓ）、入力信号をE₀（ｓ）、リミ
ツタ回路（６）の出力をＸ（ｓ）、リミツタ回路（８）
の出力をＹ（ｓ）（＝E₀（ｓ）とすると （但しｓはラプラス演算子でｓ＝ｊω） Ｇ（ｓ）は第２図より （２）式を（１）式に代入して整理すると 非線形プリエンフアシスと非線形デイエンフアシスの伝
達関数をそれぞれＦ_Ｅ（ｓ）,F_Ｄ（ｓ）とすると、
（３）式より小信号入力時は、 （４），（５）の分子分母を１＋Ａ_L1で割ると ここで とおくとTa＞Tb（∵Ａ_L1,A_L2＞０）であるから、Ｆ
_Ｅ（ｓ）は高域通過、Ｆ_Ｄ（ｓ）は低域通過特性を示
し、その時定数はリミツタ回路（６），（８）のゲイン
Ａ_L1,A_L2によつて制御できることがわかる。First, when the input signal level is small, and the two limiter circuits (6) and (8) have the input / output characteristics as shown in FIG. 3, the gain becomes a constant value A _L. (The limiter circuit (6) is A _L1 and the limiter circuit (8) is A _L2 ) Therefore, the input signal is E _i (s), the input signal is E ₀ (s), and the output of the limiter circuit (6) is X (s), limiter circuit (8)
Let the output of Y (s) (= E ₀ (s) (However, s is a Laplace operator and s = jω) G (s) is from FIG. Substituting equation (2) into equation (1) and rearranging Let the transfer functions of nonlinear pre-emphasis and nonlinear de-emphasis be F _E (s) and F _D (s), respectively.
From the formula (3), when a small signal is input, (4) Dividing the numerator and denominator of (5) in 1 + A _L1 here If Ta> Tb (∵A _L1 , A _L2 > 0), then F
_It can be seen that _E (s) shows a high-pass characteristic and F _D (s) shows a low-pass characteristic, and its time constant can be controlled by the gains A _L1 and A _L2 of the limiter circuits (6) and (8).

入力信号レベルが大きい場合（第３図においてｖ_Ｌより
も大きな場合）は、リミツタ回路のゲインが小さくなる
わけで、例えば100％のレベルの入力信号が入力された
場合にリミツタ回路のゲインがＡ_NLになつたとすると
（リミツタ回路（６）がＡ_NL1，リミツタ回路（８）が
Ａ_NL2とする）、式（4a），（5a）に対応する伝達関数
は となり とおくとTa′＞Tb′でＡ_NL1,A_NL2《１となるようにリミ
ツタ回路を構成するとTa′≒T,Tb′≒Ｔとなる。When the input signal level is large (larger than v _{L in} FIG. 3), the gain of the limiter circuit becomes small. For example, when the input signal of 100% level is input, the gain of the limiter circuit becomes A _{If NL} is reached (the limiter circuit (6) is A _NL1 and the limiter circuit (8) is A _NL2 ), the transfer functions corresponding to equations (4a) and (5a) are Next to If the limiter circuit is configured so that A _NL1 and A _NL2 << 1 with Ta ′> Tb ′, Ta′≈T and Tb′≈T.

第４図に非線形エンフアシスおよびデイエンフアシスの
入力レベルをパラメータとした周波数特性図を示す。こ
の図で、入力信号レベルが第３図のｖ_Ｌより小さい場合
は、ゲインが相対的に高いわけで、例えば、０＜Ａ_L1＜
Ａ_L2とすると、Ta＞T,Tb＜Ｔとなり第４図のａおよび
ａ′のような特性となる。このことは、エンフアシスで
考えると、エンフアシスがかかり始める周波数 より低くなり、飽和する周波数 が高くなることを意味している。FIG. 4 shows a frequency characteristic diagram in which the input levels of nonlinear emphasis and de-emphasis are used as parameters. In this figure, when the input signal level is lower than v _{L in} FIG. 3, the gain is relatively high, and for example, 0 <A _L1 <
When A _L2 is set, Ta> T, Tb <T, and the characteristics a and a ′ in FIG. 4 are obtained. This is the frequency at which emphasis begins to take into consideration when using emphasis. Lower and saturated frequencies Means higher.

入力信号が大きい場合は（第３図のｖ_Ｌより大きい場
合）、ゲインが次第に小さくなつていくので、ゲインＡ
_NL2の減少の仕方がＡ_NL1のそれよりも大きいと仮定する
とTa＞Ta′，またTb＜Tb′となるから、 となり、特性曲線は第４図のｂ→ｃ→ｄ→ｅと入力レベ
ルが大きくなるにつれて変化することがわかる。When the input signal is large (larger than v _{L in} FIG. 3), the gain gradually decreases, so the gain A
Assuming that the way of decreasing _NL2 is larger than that of A _NL1 , Ta> Ta 'and Tb <Tb'. It can be seen that the characteristic curve changes as b → c → d → e in FIG. 4 as the input level increases.

デイエンフアシスの場合は式（5a），（７）より、明ら
かにエンフアシスとは逆特性となるので、入力信号レベ
ルが大きくなるにつれて第４図のａ′→ｂ′→ｃ′→
ｄ′→ｅ′のように特性が変化することがわかる。In the case of de-emphasis, since the characteristics are clearly opposite to the emphasis according to equations (5a) and (7), a '→ b' → c '→ in FIG. 4 as the input signal level increases.
It can be seen that the characteristics change as d '→ e'.

また、それぞれの特性曲線の飽和した部分でのエンフア
シス量あるいは、デイエンフアシス量は エンフアシス量ｇ_ｅ＝１＋Ａ_L2 あるいはｇ_ｅ＝１＋Ａ_NL2 とリミツタ回路（８）の入力レベルに対するゲインのみ
で決定されるので、従来例と同等のエンフアシス量ある
いはデイエンフアシス量を得ることは容易である。Further, Enfuashisu amount of saturated portions of the respective characteristic curves or Deienfuashisu amount Enfuashisu weight _g e = 1 + A _L2, or _g e = 1 + A _NL2 Since it is determined only by the gain for the input level of the limiter circuit (8), it is easy to obtain an emphasis amount or a de-emphasis amount equivalent to that of the conventional example.

従つて、この実施例では、映像信号の平坦部のノイズ低
減効果を従来のままとして、実効的なフイルタの時定数
を入力信号レベルに応じてダイナミツクに変化させるこ
とができるわけである。この効果を第５図の波形図で説
明する。記録時に大振幅信号S₁が入力された場合（第５
図（ａ））は、時定数Ta′が小さくなり、同図（ａ）中
の実線で示したS₂のようにエンフアシスがかけられたエ
ツヂ部分の収束が速くなる（従来例では点線のように収
束に時間がかかる）。従つて、その後段のリミツタ回路
（８）で制限された時のオーバーシユートの時間幅が短
くなり、結果的に、同図（ａ）中のS₃で示したようなエ
ツヂを成す。この信号が再生時ではやはり同一の回路を
通るわけであるから、時定数が小さい為、エツヂ部のオ
ーバーシユート部の時間幅が従来より短くなり、同図
（ｃ）中のS₆で示したように従来例に比べ、スミヤやエ
ツヂノイズが大幅に低減されるのである。また、小振幅
入力のとき（第５図（ｂ））は、大振幅入力時に比べ時
定数TaがTa′より大きくはなるが、リミツタレベルに比
べて、信号振幅が小さいため、同図（ｄ）中のS₆で示し
たように、スミヤやエツヂノイズの発生は微かであり問
題にはならない。Therefore, in this embodiment, it is possible to change the effective time constant of the filter dynamically according to the input signal level while keeping the noise reduction effect of the flat portion of the video signal as it is. This effect will be described with reference to the waveform chart of FIG. When a large amplitude signal S ₁ is input during recording (5th
In the figure (a), the time constant Ta 'becomes smaller, and the edge portion subjected to emphasis like S ₂ shown by the solid line in the figure (a) converges faster (in the conventional example, it is like the dotted line). Takes time to converge). Therefore, the time width of the overshoot when it is limited by the limiter circuit (8) at the subsequent stage becomes short, and as a result, the edge as shown by S ₃ in the same figure (a) is formed. Since this signal also passes through the same circuit during playback, the time constant of the edge part overshoot part becomes shorter than before due to the small time constant, and is shown by S ₆ in the same figure (c). As described above, smear and edge noise are significantly reduced as compared with the conventional example. Further, when a small amplitude is input (FIG. 5 (b)), the time constant Ta is larger than Ta 'when a large amplitude is input, but since the signal amplitude is smaller than the limiter level, the same figure (d) is used. As indicated by S ₆ in the figure, the occurrence of smear and edge noise is subtle and not a problem.

［発明の効果］ 以上のように、この発明によれば、ビデオ信号記録再生
装置の非線形プリエンフアシスと非線形デイエンフアシ
スを、記録時と再生時に切換えられる２つのリミツタ回
路と、１つのフイルタと、３つの減算回路とで構成され
た非線形回路で構成したので、入力信号が大きくなるに
従つてフイルタの実効的な時定数が小さくなるので、従
来のエンフアシスと同等のS/N比改善が得られるととも
に、スミヤやエツヂノイズが大幅に低減できるという効
果がある。[Effects of the Invention] As described above, according to the present invention, two limiter circuits, one filter, and three subtraction circuits that can switch the non-linear pre-emphasis and the non-linear de-emphasis of a video signal recording / reproducing apparatus at the time of recording and at the time of reproducing. Since the circuit is composed of a non-linear circuit, the effective time constant of the filter becomes smaller as the input signal becomes larger, so that the S / N ratio improvement equivalent to the conventional emphasis is obtained and the smear is improved. And edge noise can be significantly reduced.

【図面の簡単な説明】[Brief description of drawings]

第１図はこの発明の一実施例のブロツク回路図、第２図
はこの実施例の低域通過フイルタの構成例を示す回路
図、第３図はこの実施例のリミツタ回路の入出力特性
図、第４図はこの実施例の非線形回路部の周波数特性
図、第５図はこの実施例における各部の波形図、第６図
は従来のビデオ信号記録再生装置の記録系および再生系
のブロツク回路図、第７図はそのフイルタの特性図、第
８図はそのリミツタ回路の特性図、第９図はその正帰還
回路の特性図、第10図はこの従来例の非線形プリエンフ
アシス回路の特性図、第11図は同じく線形プリエンフア
シス回路の特性図、第12図はこの従来例の記録系の総合
特性図、第13図，第14図および第15図はそれぞれビデオ
信号記録再生装置の他の従来例のブロツク回路図、第16
図は第６図の従来例の各部の波形図である。 （２）……加算回路、（３），（４），（７），（12）
……減算回路、（５）……低域通過フイルタ、（６），
（８）……リミツタ回路、（10）……非線形回路部、
（14），（15），（23），（24）……スイツチ、（16）
……線形プリエンフアシス回路、（17）……FM変調回
路、（18）……記録ヘツド、（19）……磁気テープ、
（20）……再生ヘツド、（21）……FM復調回路、（22）
……線形プリエンフアシス回路。 なお、各図中、同一符号は同一または相当部分を示す。FIG. 1 is a block circuit diagram of one embodiment of the present invention, FIG. 2 is a circuit diagram showing a configuration example of a low-pass filter of this embodiment, and FIG. 3 is an input / output characteristic diagram of a limiter circuit of this embodiment. FIG. 4 is a frequency characteristic diagram of the non-linear circuit portion of this embodiment, FIG. 5 is a waveform diagram of each portion in this embodiment, and FIG. 6 is a block circuit of a recording system and a reproducing system of a conventional video signal recording / reproducing apparatus. FIG. 7, FIG. 7 is a characteristic diagram of the filter, FIG. 8 is a characteristic diagram of the limiter circuit, FIG. 9 is a characteristic diagram of the positive feedback circuit, and FIG. 10 is a characteristic diagram of the non-linear pre-emphasis circuit of this conventional example. FIG. 11 is a characteristic diagram of the linear pre-emphasis circuit, FIG. 12 is a general characteristic diagram of the recording system of this conventional example, and FIGS. 13, 14, and 15 are other conventional examples of the video signal recording / reproducing apparatus. Block schematic of the 16th
The figure is a waveform diagram of each part of the conventional example of FIG. (2) ... Adder circuit, (3), (4), (7), (12)
…… Subtraction circuit, (5) …… Low-pass filter, (6),
(8) …… Limiter circuit, (10) …… Nonlinear circuit section,
(14), (15), (23), (24) …… Switch, (16)
...... Linear pre-emphasis circuit, (17) …… FM modulation circuit, (18) …… Record head, (19) …… Magnetic tape,
(20) …… Playback head, (21) …… FM demodulation circuit, (22)
...... Linear pre-emphasis circuit. In each drawing, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】入力ビデオ信号を非線形エンフアシス回路
と線形エンフアシス回路を介して角度変調して記録し、
再生ビデオ信号を角度復調して線形デイエンフアシス回
路と非線形デイエンフアシス回路を介して再生ビデオ信
号を得るように構成されているビデオ信号記録再生装置
であつて、上記非線形エンフアシス回路は、入力ビデオ
信号が一方の入力端子に入力されかつ出力信号が上記線
形エンフアシス回路に入力される加算回路と、この加算
回路の出力信号がプラス端子に入力される第１の減算回
路と、この第１の減算回路の出力信号がプラス端子に入
力される第２の減算回路と、この第２の減算回路の出力
信号が入力される低域通過フイルタとこのフイルタの出
力信号が入力されかつ出力信号を上記第２の減算回路の
マイナス端子に入力する第１のリミツタ回路と、上記フ
イルタの出力信号がマイナス端子に、上記第２の減算回
路の出力信号がプラス端子にそれぞれ入力される第３の
減算回路と、この第３の減算回路の出力信号が入力され
かつその出力信号を上記第１の減算回路のマイナス側お
よび上記加算回路のプラス端子にそれぞれ入力する第２
のリミツタ回路とで構成されてなり、上記非線形デイエ
ンフアシス回路は、上記非線形エンフアシス回路の逆回
路で構成されてなることを特徴とするビデオ信号記録再
生装置。1. An input video signal is angle-modulated and recorded via a nonlinear emphasis circuit and a linear emphasis circuit,
What is claimed is: 1. A video signal recording / reproducing apparatus configured to angularly demodulate a reproduced video signal to obtain a reproduced video signal via a linear de-emphasis circuit and a non-linear de-emphasis circuit, wherein the non-linear emphasis circuit has one input video signal. An adder circuit input to the input terminal and an output signal of which is input to the linear emphasis circuit, a first subtractor circuit to which an output signal of the adder circuit is input to a plus terminal, and an output signal of the first subtractor circuit Is input to the plus terminal, a low-pass filter to which the output signal of the second subtraction circuit is input, and an output signal of this filter are input, and the output signal is the second subtraction circuit. The output signal of the first limiter circuit and the output signal of the filter are input to the minus terminal of the second limiter circuit, and the output signal of the second subtraction circuit is input to the minus terminal of the A third subtraction circuit input to the input terminal and an output signal of the third subtraction circuit, and the output signal is input to the negative side of the first subtraction circuit and the positive terminal of the addition circuit, respectively. Second
The video signal recording / reproducing apparatus is characterized in that the non-linear de-emphasis circuit is composed of an inverse circuit of the non-linear de-emphasis circuit.