【発明の詳細な説明】[Detailed description of the invention]
［産業上の利用分野］
本発明は映像記録再生装置等において再生時のイコライ
ズを行なうイコライズ回路に関するものである。
［従来の技術］
従来、ＶＴＲ等の映像信号記録再生装置において映像信
号は、Ｓ／Ｎ改善のために、プリエンファシスが施され
た後、ＦＭ変調され、磁気媒体に記録される。
そして、上述のようにして記録された信号を磁気媒体よ
り再生するときには、電磁変換特性により、信号の高域
周波数成分が減衰し、また、ベースバンド信号において
黒レベルから白レベルへ急激に変化する部分では、対応
するＦＭ信号の振幅レベルが）」八さくなり、さらには
、ゼロクロスが欠落してしまう。このような信号をＦＭ
復調器で復調すると、本来、白し１ベルであるべぎとこ
ろが黒レベルとなるといった、いわゆる反転現象が発生
する。
したがりて、再生時には、従来より再生ＦＭ変調信号の
高域周波数成分を強調する各種のイコライズ回路が提案
されているが、例えば共振型のピーキング回路をイコラ
イザーとして用いた場合、その群遅延特性が共振周波数
付近に山をもつので復調後の再生信号波形に歪が生じて
しまう。
そこで、平坦な群遅延特性を有し、高域周波数成分を強
調するコサインイコライザがすでに提案されている。以
下コサインイコライザの構成と動作を第３図に示した構
成図を用いて説明する。第３図において、３１は入力端
子、３２及び３３は同一の遅延時間τをもつ遅延器、３
４は加算器、３５は減衰率になる減衰器、３６は減算器
、３７は出力端子である。入力端子３１に入力された信
号Ａは、遅延器３２および加算器３４に入力される。遅
延器３２の出力信号Ｂは遅延器３３および減算器３６の
十入力端子に入力される。遅延器３３の出力信号Ｃは加
算器３４により入力信号Ａと加算された後、ｋ （１≧
ｋ）なる減衰率をもつ減衰器３５を経て（信号Ｄ）、減
算器３６の一入力端子に入力される。減衰器３６の出力
信号は、適宜増幅されて（増幅器図示せず）出力端子３
７に出力される。
このとき、入力信号Ａを
Ａ＝ａｅ’ｉ″
と表現すると
Ｂ ＝＝ ａ ｅ Ｊ Ｉ＆ＩＩ ｔ◆τ）（＝ ａｅ
Ｑｗ （Ｌ＋Ｘｔ−）
と表される。このとき、
Ｄ ＝ ａ ｅ ｊ−′ｔ ＋ ａ ｅ ｊ−Ｉｃｔ令
τ）＝ ａ ｅ Ｊすｌ ｔ ＋ ｔ ｌ （ｅ
−Ｊ −ｔ ＋ｅＪ−”−）＝ ａ ｅ””””Ｘ ２
ｃｏｓｗｒとなり、入力信号が平坦な周波数特性をも
つとき、信号りは第４図りのような振幅特性を示す。
ただし、位相に関しては、入力信号に対し、■で示した
周波数では同相、ｅで示した周波数では逆相となワてい
る°。
したがって、出力信号Ｅは
Ｅ ＝ ａ ｅ ””（ｔ” （Ｌ−２ｋ ｃｏｓ ｕ
Ｊτ）となり、群遅延特性は平坦のままで、第４図Ｅの
ととくの振幅特性がえられる。
［発明が解決しようとする課題］
ところで、前記第３図のようなコサインイコライザーを
使用して、電磁変換特性の補償を行ない、前述の様な反
転現象の発生を防止しようとすると、周波数ｆ０を中心
とするシーソー型の特性のため、低域周波数成分の下側
帯波のレベルが不必要に低下してしまう。このことを第
５図を用いて説明する。
コサインイコライザーに実際に人力される信号は、第５
図Ａ′ に示すように、高域周波数成分が極端に減衰し
ている。したがって、前記第３図に示した信号りは、周
波数ｆ＋ｉｕ目の低域周波数成分側で大きく、高域周波
数成分側では小さい（第５図Ｄ’ ）。その結果、反転
現象の発生を防止するようにに、τを設定すると、デビ
エーション△の高域周波数成分側での利得はある程度得
られるが、低域周波数成分側の利得が必要以上に減衰し
てしまう（第５図Ｅ′参照）。
そのため、Ｃ／Ｎの良い低域周波数成分の下側帯波の利
用率が減り、かつ、復調後の信号の周波数特性を劣化さ
せてしまっていた。
本発明の目的は以上のような問題を解消し安定した再生
信号が得られる様に再生信号を補正するイコライズ回路
を提供することにある。
［課題を解決するための手段］
このような目的を達成するために、本発明のイコライズ
回路は、人力信号を遅延する直列接続された２つの遅延
手段と、２つの遅延手段の入出力信号を加算する加算手
段と、加算手段の出力信号の低域成分の振幅を抑圧する
抑圧手段と、抑圧手段の出力を２つの遅延手段の中間接
続部分からの出力から減算して出力する減算手段とを備
えたものである。
［作 用］
以上の様に構成する事により波形歪や周波数特性の劣化
などを生じる事なく、再生信号を補正する事ができる様
になる。[Industrial Application Field] The present invention relates to an equalization circuit that performs equalization during playback in a video recording/playback device or the like. [Prior Art] Conventionally, in a video signal recording/reproducing device such as a VTR, a video signal is subjected to pre-emphasis in order to improve S/N, then FM modulated, and recorded on a magnetic medium. When a signal recorded as described above is reproduced from a magnetic medium, the high frequency components of the signal are attenuated due to electromagnetic conversion characteristics, and the baseband signal suddenly changes from black level to white level. In some parts, the amplitude level of the corresponding FM signal becomes low, and furthermore, zero crossings are missing. FM such a signal
When the signal is demodulated by a demodulator, a so-called inversion phenomenon occurs in which the white level becomes black level when it should be 1 level. Therefore, during playback, various equalization circuits have been proposed that emphasize the high frequency components of the playback FM modulation signal, but for example, when a resonant peaking circuit is used as an equalizer, its group delay characteristics Since there is a peak near the resonance frequency, distortion occurs in the reproduced signal waveform after demodulation. Therefore, a cosine equalizer that has flat group delay characteristics and emphasizes high frequency components has already been proposed. The configuration and operation of the cosine equalizer will be explained below using the configuration diagram shown in FIG. In FIG. 3, 31 is an input terminal, 32 and 33 are delay devices having the same delay time τ, and 3
4 is an adder, 35 is an attenuator that provides an attenuation rate, 36 is a subtracter, and 37 is an output terminal. Signal A input to input terminal 31 is input to delay device 32 and adder 34. The output signal B of the delay device 32 is input to the ten input terminals of the delay device 33 and the subtracter 36. After the output signal C of the delay device 33 is added to the input signal A by the adder 34, k (1≧
k) (signal D), and is input to one input terminal of a subtracter 36. The output signal of the attenuator 36 is appropriately amplified (amplifier not shown) and sent to the output terminal 3.
7 is output. At this time, if input signal A is expressed as A=ae'i'', then B == a e J I&II t◆τ) (= ae
It is expressed as Qw (L+Xt-). At this time, D = ae j-'t + ae j-Ict order τ) = ae Jsult + tl (e
−J −t +eJ−”−)= a e””””X 2
coswr, and when the input signal has flat frequency characteristics, the signal exhibits amplitude characteristics as shown in the fourth diagram. However, regarding the phase, with respect to the input signal, the frequencies indicated by ■ are in phase, and the frequencies indicated by e are out of phase. Therefore, the output signal E is E = a e ""(t" (L-2k cos u
Jτ), the group delay characteristic remains flat, and the particular amplitude characteristic shown in FIG. 4E is obtained. [Problems to be Solved by the Invention] By the way, when trying to compensate for the electromagnetic conversion characteristics and prevent the occurrence of the above-mentioned inversion phenomenon by using a cosine equalizer as shown in FIG. Because of the see-saw characteristic at the center, the level of the lower sideband of the low frequency component is unnecessarily lowered. This will be explained using FIG. 5. The signal actually input to the cosine equalizer is the fifth
As shown in Figure A', high frequency components are extremely attenuated. Therefore, the signal shown in FIG. 3 is large on the low frequency component side of frequency f+iu, and small on the high frequency component side (D' in FIG. 5). As a result, if τ is set to prevent the occurrence of the inversion phenomenon, a certain amount of gain can be obtained on the high frequency component side of deviation △, but the gain on the low frequency component side will be attenuated more than necessary. (See Figure 5 E'). Therefore, the utilization rate of the lower sideband wave of the low frequency component with good C/N is reduced, and the frequency characteristics of the signal after demodulation are deteriorated. SUMMARY OF THE INVENTION An object of the present invention is to provide an equalization circuit that corrects a reproduced signal so as to solve the above-mentioned problems and obtain a stable reproduced signal. [Means for Solving the Problem] In order to achieve such an object, the equalization circuit of the present invention includes two delay means connected in series for delaying a human input signal, and input/output signals of the two delay means. an addition means for adding, a suppression means for suppressing the amplitude of the low frequency component of the output signal of the addition means, and a subtraction means for subtracting the output of the suppression means from the output from the intermediate connection portion of the two delay means. It is prepared. [Operation] By configuring as described above, it becomes possible to correct the reproduced signal without causing waveform distortion or deterioration of frequency characteristics.
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する
。
第１図に本発明の一実施例としてのコサインイコライザ
ーの構成例を示す。
第１図において、１１は入力端子、１２及び１３は同一
の遅延時間τをもつ遅延器、１４は加算器、１５は減衰
率がｋになる減衰器、１６は減算器、１８はソフト・リ
ミッタ−１１７は出力端子である。
入力端子１１に人力された信号Ａは遅延器１２および加
算器１４に入力される。遅延器１２の出力信号Ｂは遅延
器１３および減算器１６の十入力端子に入力される。遅
延器１３の出力信号Ｃは、加算器１４により、入力信号
Ａと加算された後、ｋ（１≧ｋ）なる減衰率をもつ減衰
器１５（信号Ｄ）及びソフト・リミッタ−１８を経て、
減衰器１６の一入力端子へ入力される（信号Ｄ８）、減
算器１６の出力は適宜増幅されて（増幅器図示せず）、
出力端１７に出力される。
ここで、第２図を用いて、ソフト・リミッタ−１８の動
作を説明する。
第２図（ａ）及び（ｂ）には、それぞれ第１図における
信号り及びＤＩの周波数と振幅レベルを示す。
ソフト・リミッタ−１８は、第２図（ｂ）の実線に示す
ように、振幅の大きな（すなわち低周波数）成分の振幅
を抑圧する。この結果、イコライズ出力Ｅとして得られ
る信号は、第２図（Ｃ）の実線の様に低域の減衰が抑え
られ、低域周波数成分が必要以上に減衰されることがな
くなる。
［発明の効果］
以上、説明したように、本発明によれば、波形歪や周波
数特性の劣化などを生じることなく安定した再生信号が
得られる様に、再生信号を補正する事ができ良好なＳ／
Ｎで再生信号を得ることが可能となるイコライズ回路を
提供する事ができる様になる。Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows an example of the configuration of a cosine equalizer as an embodiment of the present invention. In FIG. 1, 11 is an input terminal, 12 and 13 are delay devices with the same delay time τ, 14 is an adder, 15 is an attenuator with an attenuation rate of k, 16 is a subtracter, and 18 is a soft limiter. -117 is an output terminal. Signal A input to input terminal 11 is input to delay device 12 and adder 14 . The output signal B of the delay device 12 is input to the ten input terminals of the delay device 13 and the subtracter 16. The output signal C of the delay device 13 is added to the input signal A by the adder 14, and then passes through the attenuator 15 (signal D) having an attenuation factor of k (1≧k) and the soft limiter 18.
The output of the subtracter 16 is input to one input terminal of the attenuator 16 (signal D8), and is appropriately amplified (amplifier not shown).
It is output to the output terminal 17. Here, the operation of the soft limiter 18 will be explained using FIG. FIGS. 2(a) and 2(b) show the frequencies and amplitude levels of the signal RI and DI in FIG. 1, respectively. The soft limiter 18 suppresses the amplitude of large amplitude (ie, low frequency) components, as shown by the solid line in FIG. 2(b). As a result, in the signal obtained as the equalized output E, the attenuation of the low frequency range is suppressed as shown by the solid line in FIG. 2(C), and the low frequency components are not attenuated more than necessary. [Effects of the Invention] As explained above, according to the present invention, the reproduced signal can be corrected so that a stable reproduced signal can be obtained without causing waveform distortion or deterioration of frequency characteristics. S/
It becomes possible to provide an equalization circuit that makes it possible to obtain a reproduced signal with N.
【図面の簡単な説明】[Brief explanation of the drawing]
第１図は本発明の実施例としてのイコライズ回路のブロ
ック図、
第２図は第１１図に示した実施例における各部の信号波
形を示す図、
第３図は従来のコサインイコライザーのブロック図、
第４図および第５図は第３図に示したコサインイコライ
ザーの各部の信号波形を示す図である。
・・・遅延器、
・・・加算器、
・・・減衰器、
・・・減算器、
・・・ソフト・リミッタ−
第１図
第２図
＝６８
第５図Fig. 1 is a block diagram of an equalization circuit as an embodiment of the present invention, Fig. 2 is a diagram showing signal waveforms of various parts in the embodiment shown in Fig. 11, Fig. 3 is a block diagram of a conventional cosine equalizer, 4 and 5 are diagrams showing signal waveforms at various parts of the cosine equalizer shown in FIG. 3. FIG. ...Delay device, ...Adder, ...Attenuator, ...Subtractor, ...Soft limiter- Figure 1 Figure 2 = 68 Figure 5