JPH01175259A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01175259A JPH01175259A JP33223987A JP33223987A JPH01175259A JP H01175259 A JPH01175259 A JP H01175259A JP 33223987 A JP33223987 A JP 33223987A JP 33223987 A JP33223987 A JP 33223987A JP H01175259 A JPH01175259 A JP H01175259A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- type
- etched
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 229920005591 polysilicon Polymers 0.000 abstract description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052721 tungsten Inorganic materials 0.000 abstract description 12
- 239000010937 tungsten Substances 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000460 chlorine Substances 0.000 abstract description 3
- 229910052801 chlorine Inorganic materials 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 239000003870 refractory metal Substances 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、膜厚が精度よく制御された逆Ｔ字形状のゲー
ト電極を有するＩＴＬＤＤ構造のＭＯＳＦＥＴの半導体
装置とその製造方法に関し、チャネル長やソースおよび
ドレインの不純物濃度を再現性よく制御し、半導体装置
の特性の安定化を図ることを目的とし、 本発明の半導体装置は、ゲート電極を多層導電膜とし、
その少なくとも一層が、高融点金属膜であることを特徴
とし、 また本発明の半導体装置の製造方法は、ゲート酸化膜の
上に少なくとも一層が高融点金属膜である多層導電膜を
積層する工程と、該多層導電膜を、該高融点金属膜の選
択エツチング性を利用してエツチングし、逆Ｔ字形状を
もつゲート電極を形成する工程を含み構成する。
ト電極を有するＩＴＬＤＤ構造のＭＯＳＦＥＴの半導体
装置とその製造方法に関し、チャネル長やソースおよび
ドレインの不純物濃度を再現性よく制御し、半導体装置
の特性の安定化を図ることを目的とし、 本発明の半導体装置は、ゲート電極を多層導電膜とし、
その少なくとも一層が、高融点金属膜であることを特徴
とし、 また本発明の半導体装置の製造方法は、ゲート酸化膜の
上に少なくとも一層が高融点金属膜である多層導電膜を
積層する工程と、該多層導電膜を、該高融点金属膜の選
択エツチング性を利用してエツチングし、逆Ｔ字形状を
もつゲート電極を形成する工程を含み構成する。
本発明は、膜厚が精度よく制御された逆Ｔ字形状のゲー
ト電極を存するｊＴＬＤＤ構造のＭＯＳＦＥＴの半導体
装置及びその製造方法に関するものである。
ト電極を存するｊＴＬＤＤ構造のＭＯＳＦＥＴの半導体
装置及びその製造方法に関するものである。
微細ＭＯ３ＦＥＴのホットキャリア対策にＬＤＤ構造（
Ｌｏｉ＋ Ｄｏｐｅｄ Ｄｒａｉｎ構造）が提案され、
その有効性はｌｉ１！認されつつあるが、−古本構造を
用いても、ゲート電極側面の５４０ｇサイドウオールに
ホットキャリアが入り込み捕獲され帯電するため、該５
ｉ（ｈサイドウオール直下の低濃度ドレイン電極が反転
し、特性の変動および劣化を引きおこしていた。これを
改善するため提案されたのがＩＴＬＤ Ｄ （Ｉｎｖｅ
ｒｓｅ Ｔ型Ｌｏｗ Ｄｏｐｅｄ Ｄｒａｉｎ）構造で
ある。
Ｌｏｉ＋ Ｄｏｐｅｄ Ｄｒａｉｎ構造）が提案され、
その有効性はｌｉ１！認されつつあるが、−古本構造を
用いても、ゲート電極側面の５４０ｇサイドウオールに
ホットキャリアが入り込み捕獲され帯電するため、該５
ｉ（ｈサイドウオール直下の低濃度ドレイン電極が反転
し、特性の変動および劣化を引きおこしていた。これを
改善するため提案されたのがＩＴＬＤ Ｄ （Ｉｎｖｅ
ｒｓｅ Ｔ型Ｌｏｗ Ｄｏｐｅｄ Ｄｒａｉｎ）構造で
ある。
第３図は従来のＩＴＬＤＤ構造を有するＭＯＳＦＥＴの
模式断面図である。
模式断面図である。
図において１０１はρ型Ｓ＋基板、１０２はｎ型低濃度
ソース領域、１０３はｎ４型ソースコンタクト領域、１
０４はｎ型低濃度ドレイン領域、１０５はｎ゛型トドレ
インコンタクト領域１０６はゲート５ｉＯＪ、１０７は
逆Ｔ字形状を有するポリシリコンゲート電極、１０８は
スペーサ５ｉＯｔ膜、１０９は眉間絶縁膜、１１０はＡ
ｌのソース電極、１１１はＡｌのドレイン電極である。
ソース領域、１０３はｎ４型ソースコンタクト領域、１
０４はｎ型低濃度ドレイン領域、１０５はｎ゛型トドレ
インコンタクト領域１０６はゲート５ｉＯＪ、１０７は
逆Ｔ字形状を有するポリシリコンゲート電極、１０８は
スペーサ５ｉＯｔ膜、１０９は眉間絶縁膜、１１０はＡ
ｌのソース電極、１１１はＡｌのドレイン電極である。
ここでＩＴＬＤＤ構造のホットキャリアに対する有効性
を説明する。第３図のＭＯＳＦＥＴはｐ型Ｓｉ基板１０
１を通常ソースを共通にして動作させるので、最も電界
がかかりアバランシヱ破壊をおこすのは、ｎ型低濃度ド
レイン領域１０４ とＰ型Ｓｉ基板１０１ とで形成さ
れるｐ−ｎ接合で、ゲート電極１０７のａの直下の部分
である。ホットキャリアはそのエネルギーが大きくなる
程物質から飛び出して他の物質に移動する確率は増える
ので、ホットキャリアのエネルギーを弱めることが必要
になる。つまりｐ−ｎ接合近傍のドレイン領域を低濃度
にして電界を弱めるような構造、即ちＬＤＤ構造にすれ
ばよい。またもし確率的に高エネルギーを得て、ホット
キャリアがスペーサ５ｉＯｔ膜１０８の部分に入り込み
捕獲されて帯電しても、ゲート電極１０７のｂの部分に
より有効にシールドされるので、影響は低濃度ドレイン
領域１０４に及ばない。
を説明する。第３図のＭＯＳＦＥＴはｐ型Ｓｉ基板１０
１を通常ソースを共通にして動作させるので、最も電界
がかかりアバランシヱ破壊をおこすのは、ｎ型低濃度ド
レイン領域１０４ とＰ型Ｓｉ基板１０１ とで形成さ
れるｐ−ｎ接合で、ゲート電極１０７のａの直下の部分
である。ホットキャリアはそのエネルギーが大きくなる
程物質から飛び出して他の物質に移動する確率は増える
ので、ホットキャリアのエネルギーを弱めることが必要
になる。つまりｐ−ｎ接合近傍のドレイン領域を低濃度
にして電界を弱めるような構造、即ちＬＤＤ構造にすれ
ばよい。またもし確率的に高エネルギーを得て、ホット
キャリアがスペーサ５ｉＯｔ膜１０８の部分に入り込み
捕獲されて帯電しても、ゲート電極１０７のｂの部分に
より有効にシールドされるので、影響は低濃度ドレイン
領域１０４に及ばない。
そして逆Ｔ字形状のゲート電極１０７を有する！ＴＬＩ
）Ｄ構造を形成するに際して、図のａの部分をレジスト
膜で覆い、ｂの部分を、例えば塩素系のガス中で適当な
時間ドライエッチを行い、所定の厚さにし、しかる後ａ
の部分をマスクにｂの部分を通してｎ型の不純物をイオ
ン注入し、低濃度のソース領域１０２とドレイン領域１
０４とを形成していた。
）Ｄ構造を形成するに際して、図のａの部分をレジスト
膜で覆い、ｂの部分を、例えば塩素系のガス中で適当な
時間ドライエッチを行い、所定の厚さにし、しかる後ａ
の部分をマスクにｂの部分を通してｎ型の不純物をイオ
ン注入し、低濃度のソース領域１０２とドレイン領域１
０４とを形成していた。
〔発明が解決しようとする問題点］
しかし上述の従来の製造方法によると、ｒＴＬＤＤ構造
を有するＭＯＳＦＥＴの模式断面図を示す第３図のゲー
ト電極１０７のｂ部の膜厚をドライエツチングして再現
性よく制御することはむずかしく、膜厚のバラツキが生
ずる。このためｂ部を通して行うｎ型不純物のイオン注
入により形成される低濃度ソース’ｐＨ域１０２と低濃
度ドレイン領域１０４の不純物濃度、および各領域の拡
散深さ即ちチャネル長にバラツキを生じ、トランジスタ
特性の安定したものを得ることがむずかしいという問題
がある。
を有するＭＯＳＦＥＴの模式断面図を示す第３図のゲー
ト電極１０７のｂ部の膜厚をドライエツチングして再現
性よく制御することはむずかしく、膜厚のバラツキが生
ずる。このためｂ部を通して行うｎ型不純物のイオン注
入により形成される低濃度ソース’ｐＨ域１０２と低濃
度ドレイン領域１０４の不純物濃度、および各領域の拡
散深さ即ちチャネル長にバラツキを生じ、トランジスタ
特性の安定したものを得ることがむずかしいという問題
がある。
上記問題点は、ゲート酸化膜の上に、少なくとも一層が
高融点金属膜である多層導電膜を積層する工程と、 該多層導電膜を、咳高融点金属膜の選択エツチング性を
利用してエンチングし、逆Ｔ字形状をもつゲート電極を
形成する工程を含むことを特徴とする半導体装置の製造
方法と該製造方法によって製造される半導体装置によっ
て解決される。
高融点金属膜である多層導電膜を積層する工程と、 該多層導電膜を、咳高融点金属膜の選択エツチング性を
利用してエンチングし、逆Ｔ字形状をもつゲート電極を
形成する工程を含むことを特徴とする半導体装置の製造
方法と該製造方法によって製造される半導体装置によっ
て解決される。
即ち本発明は、高融点金属膜を多層導電膜のエツチング
のストッパーとして用い、逆Ｔ字形状をもつゲートｍｉ
の膜厚を再現性よく制御するものである。
のストッパーとして用い、逆Ｔ字形状をもつゲートｍｉ
の膜厚を再現性よく制御するものである。
これによってゲート電極を通して行う不純物イオン注入
によって形成される低ｅｔのソース領域およびドレイン
領域が、その不純物濃度や拡散深さ即ちチャネル長のバ
ラツキの少ないものを得ることができ、ＭＯＳ Ｆ Ｅ
Ｔデバイスとしての主要特性であるＶいや、出力特性の
安定したものを再現性よく製造できる。
によって形成される低ｅｔのソース領域およびドレイン
領域が、その不純物濃度や拡散深さ即ちチャネル長のバ
ラツキの少ないものを得ることができ、ＭＯＳ Ｆ Ｅ
Ｔデバイスとしての主要特性であるＶいや、出力特性の
安定したものを再現性よく製造できる。
〔実施例］
以下本発明を開示の一実施例により具体・的に説明する
。
。
第１図（ａ）〜（ｆ）は本発明に係る製造方法を示す模
式断面図で、第２図は本発明に係る半導体装置を示す模
式断面図である。
式断面図で、第２図は本発明に係る半導体装置を示す模
式断面図である。
図において１．５１はｐ型Ｓｉ基板、２．５２はｎ−型
低濃度ソース領域、３．５３はｎ°型ソースコンタクト
領域、４．５４はｎ−型低濃度ドレイン領域、５．５５
はｎ３型ドレインコンタクト領域、６．５６は厚さ１５
０人程０のゲートＳｉＯ□膜、７ｂ、５７ｂは厚さ１０
００人程度０ゲートポリシリコン膜、７ａ、５７ａは厚
さ３０００人程度０ゲートポリシリコン膜、５８ａは厚
さ１０００人程度０ゲｉ０ｇ膜、５８は厚さ３０００人
程度０ゲｉＯ１膜、８ｂ、５８ｂはスペーサＳｉ０ｇ膜
、１２．６２は厚さ５００人程０のゲートタングステン
膜、９は眉間絶縁膜、ｌＯはＡｌなどのソース電極、１
１はＡｌなどのドレイン電極、１１はイオン注入を示す
。
低濃度ソース領域、３．５３はｎ°型ソースコンタクト
領域、４．５４はｎ−型低濃度ドレイン領域、５．５５
はｎ３型ドレインコンタクト領域、６．５６は厚さ１５
０人程０のゲートＳｉＯ□膜、７ｂ、５７ｂは厚さ１０
００人程度０ゲートポリシリコン膜、７ａ、５７ａは厚
さ３０００人程度０ゲートポリシリコン膜、５８ａは厚
さ１０００人程度０ゲｉ０ｇ膜、５８は厚さ３０００人
程度０ゲｉＯ１膜、８ｂ、５８ｂはスペーサＳｉ０ｇ膜
、１２．６２は厚さ５００人程０のゲートタングステン
膜、９は眉間絶縁膜、ｌＯはＡｌなどのソース電極、１
１はＡｌなどのドレイン電極、１１はイオン注入を示す
。
第１図（ａ）〜（ｆ）に示すように、本発明に係る半導
体装置の製造方法においては、例えばρ型５ｉ７ｊ、板
５１の上に、下からゲートＳｉＯ□膜５６、ゲートポリ
シリコン膜５７ｂ、ゲートタングステン膜６２、ゲート
ポリシリコン膜５７ａ、ＳｉＯ□膜５８ａを、それぞれ
前記の厚さ積層する。（第１図（ａ）） 次に上記Ｐ型Ｓｉ５仮５１の上に積層された多層膜の上
に、レジスト膜６３４４布・パターニングし、５ｉＯＪ
！Ｊ ５８ ａをエツチングする。更にゲートポリシリ
コン膜５７ａを、例えば塩素系のガスを用いてドライエ
ツチングする。このときゲートタングステン＃、６２は
塩素系のガスではエツチングされないので、ドライエツ
チングは該ゲートタングステン膜６２のところで確実に
とまる。（第１図（ｂ）） そしてレジスト［６３を除去し、前記ゲートタングステ
ン膜６２を、アンモニアと過酸化水素の適量混合液にて
選択エツチングする。（第１図（ｃ）） 次に前記ゲートタングステン膜６２と、ゲートポリシリ
コン１ｌ１５７ａと、５ｉ０１膜５８ａとからなる多層
膜をマスクにして、ゲー）ＳｉＯｚＦ１５’６とゲート
ポリシリコン膜５７ｂとを通してｎ−型不純物をイオン
注入する。しかる後熱処理を行うと、ｐ型Ｓｉ基板５１
表面にｎ−型低濃度ソース領域５２とｎ−型低濃度ドレ
イン領域５４が形成される。（第１図（ｄ）） 更に上記の工程の後、厚さ３０００人程度０ゲｉｎｇ膜
５８を被着しく第１図（ｅ））、ＲＩＥ法にて該Ｓｉ０
ｇ膜５日を異方性エツチングしてスペーサＳｉＯ□膜５
８ｂを形成する。
体装置の製造方法においては、例えばρ型５ｉ７ｊ、板
５１の上に、下からゲートＳｉＯ□膜５６、ゲートポリ
シリコン膜５７ｂ、ゲートタングステン膜６２、ゲート
ポリシリコン膜５７ａ、ＳｉＯ□膜５８ａを、それぞれ
前記の厚さ積層する。（第１図（ａ）） 次に上記Ｐ型Ｓｉ５仮５１の上に積層された多層膜の上
に、レジスト膜６３４４布・パターニングし、５ｉＯＪ
！Ｊ ５８ ａをエツチングする。更にゲートポリシリ
コン膜５７ａを、例えば塩素系のガスを用いてドライエ
ツチングする。このときゲートタングステン＃、６２は
塩素系のガスではエツチングされないので、ドライエツ
チングは該ゲートタングステン膜６２のところで確実に
とまる。（第１図（ｂ）） そしてレジスト［６３を除去し、前記ゲートタングステ
ン膜６２を、アンモニアと過酸化水素の適量混合液にて
選択エツチングする。（第１図（ｃ）） 次に前記ゲートタングステン膜６２と、ゲートポリシリ
コン１ｌ１５７ａと、５ｉ０１膜５８ａとからなる多層
膜をマスクにして、ゲー）ＳｉＯｚＦ１５’６とゲート
ポリシリコン膜５７ｂとを通してｎ−型不純物をイオン
注入する。しかる後熱処理を行うと、ｐ型Ｓｉ基板５１
表面にｎ−型低濃度ソース領域５２とｎ−型低濃度ドレ
イン領域５４が形成される。（第１図（ｄ）） 更に上記の工程の後、厚さ３０００人程度０ゲｉｎｇ膜
５８を被着しく第１図（ｅ））、ＲＩＥ法にて該Ｓｉ０
ｇ膜５日を異方性エツチングしてスペーサＳｉＯ□膜５
８ｂを形成する。
そしてｎ＋型不純物をイオン注入熱処理すると、第１図
（ｆ）に示すように、ｎ゛゛ソースコンタクト領域５３
とｎ゛型トドレインコンタクト領域５５形成される。
（ｆ）に示すように、ｎ゛゛ソースコンタクト領域５３
とｎ゛型トドレインコンタクト領域５５形成される。
更にゲートポリシリコン膜とゲートＳｉ０ｇ膜をエツチ
ングした後、層間絶縁膜９を形成し、Ａｌ膜を全面蒸着
・選択除去して、ソース電極１０とドレイン電極１１と
を形成すると、第２図に示すような本発明に係る半導体
装置が完成する。
ングした後、層間絶縁膜９を形成し、Ａｌ膜を全面蒸着
・選択除去して、ソース電極１０とドレイン電極１１と
を形成すると、第２図に示すような本発明に係る半導体
装置が完成する。
なお前記ゲートポリシリコン膜５７ａ又は７ａは、タン
グステン膜でも本発明の効果を奏することは言うまでも
ない。
グステン膜でも本発明の効果を奏することは言うまでも
ない。
又、上記タングステン膜のかわりにチタン膜、モリブデ
ン膜、タンタル膜、白金膜などの高融点金属膜を用いて
もよい。
ン膜、タンタル膜、白金膜などの高融点金属膜を用いて
もよい。
〔発明の効果］
以上のように本発明によれば、Ｓｉ基板表面に低濃度ソ
ース領域と、低濃度ドレイン領域とを形成する時必要な
ゲートポリシリコン膜の膜厚は、高融点金属膜をエツチ
ングのストッパーとして用いることによって再現性よく
制御できるために、前記低濃度ソース領域と低濃度ドレ
イン領域とにおける不純物濃度と拡散深さとのバラツキ
を少なくすることができ、半導体装置の特性の安定化が
図れる。
ース領域と、低濃度ドレイン領域とを形成する時必要な
ゲートポリシリコン膜の膜厚は、高融点金属膜をエツチ
ングのストッパーとして用いることによって再現性よく
制御できるために、前記低濃度ソース領域と低濃度ドレ
イン領域とにおける不純物濃度と拡散深さとのバラツキ
を少なくすることができ、半導体装置の特性の安定化が
図れる。
第１図（ａ）〜（ｆ）は本発明に係る・製造方法を示す
模式断面図、 第２図は該製造方法にて製造された本発明に係る半導体
装置の模式断面図、 第３図は従来のＩＴＬＤＤ構造を存するＭＯＳＦＥＴの
模式断面図である。 （符号の説明） １．５１，１０１・・・Ｓｉ基板、 ２．５２，１０２・・・低濃度ソース領域、３、 ５３
．１０３・・・ソースコンタクト領域、４．５４，１０
４・・・低濃度ドレイン領域、５、 ５５．１０５・・
・ドレインコンタクト領域、６．５６．１０６・・・ゲ
ートＳｉＯ□膜、７ａ、７ｂ、５７ａ、５７ｂ−・・ゲ
ートポリシリコン膜、 １０７・・・ポリシリコンゲート電極、８ｂ、５８ｂ、
１０８・・・スペーサＳｉＯ□膜、５８ 、 ５８ ａ
−３ｉ（ｈ膜、 ９．１０９・・・層間絶縁膜、 １０．１１０・・・ソース電極、 １１．１１１・・・ドレイン雪掻、 １２．６２・・・ゲートタングステン膜。 ＼ご一二／ 本発明に係る製造方法を示す模式断面図第 １ 図（そ
のｌ） 第 １ 図（その２） ７０ゲートポリシリコン須 本発明に係る半導体装置を示す模式断囲図１０７ポリシ
リコンゲート電橿 従来のＩＴＬＤＤ＠造を有するＭＯＳＦＥＴの模式断面
図第３図
模式断面図、 第２図は該製造方法にて製造された本発明に係る半導体
装置の模式断面図、 第３図は従来のＩＴＬＤＤ構造を存するＭＯＳＦＥＴの
模式断面図である。 （符号の説明） １．５１，１０１・・・Ｓｉ基板、 ２．５２，１０２・・・低濃度ソース領域、３、 ５３
．１０３・・・ソースコンタクト領域、４．５４，１０
４・・・低濃度ドレイン領域、５、 ５５．１０５・・
・ドレインコンタクト領域、６．５６．１０６・・・ゲ
ートＳｉＯ□膜、７ａ、７ｂ、５７ａ、５７ｂ−・・ゲ
ートポリシリコン膜、 １０７・・・ポリシリコンゲート電極、８ｂ、５８ｂ、
１０８・・・スペーサＳｉＯ□膜、５８ 、 ５８ ａ
−３ｉ（ｈ膜、 ９．１０９・・・層間絶縁膜、 １０．１１０・・・ソース電極、 １１．１１１・・・ドレイン雪掻、 １２．６２・・・ゲートタングステン膜。 ＼ご一二／ 本発明に係る製造方法を示す模式断面図第 １ 図（そ
のｌ） 第 １ 図（その２） ７０ゲートポリシリコン須 本発明に係る半導体装置を示す模式断囲図１０７ポリシ
リコンゲート電橿 従来のＩＴＬＤＤ＠造を有するＭＯＳＦＥＴの模式断面
図第３図
Claims (2)
- （１）ゲート電極が逆Ｔ字形状をもつＩＴＬＤＤ構造（
ＩｎｖｅｒｓｅＴ型ＬｏｗＤｏｐｅｄＤｒａｉｎ）のＭ
ＯＳＦＥＴの半導体装置において、 該ゲート電極は多層導電膜からなり、少なくとも一層は
高融点金属膜であることを特徴とする半導体装置。 - （２）ゲート酸化膜の上に少なくとも一層が、高融点金
属膜である多層導電膜を積層する工程と、該多層導電膜
を、該高融点金属膜の選択エッチング性を利用してエッ
チングし、逆Ｔ字形状をもつゲート電極を形成する工程
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33223987A JPH01175259A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33223987A JPH01175259A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175259A true JPH01175259A (ja) | 1989-07-11 |
Family
ID=18252732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33223987A Pending JPH01175259A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175259A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258237A (ja) * | 1988-08-24 | 1990-02-27 | Nec Corp | 半導体装置 |
| JPH02180027A (ja) * | 1988-12-29 | 1990-07-12 | Nec Corp | Ｍｏｓ型半導体装置 |
-
1987
- 1987-12-29 JP JP33223987A patent/JPH01175259A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258237A (ja) * | 1988-08-24 | 1990-02-27 | Nec Corp | 半導体装置 |
| JPH02180027A (ja) * | 1988-12-29 | 1990-07-12 | Nec Corp | Ｍｏｓ型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3032138B2 (ja) | 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置 | |
| JP5649597B2 (ja) | トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法 | |
| US5472888A (en) | Depletion mode power MOSFET with refractory gate and method of making same | |
| JPH0629532A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR950002274B1 (ko) | 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법 | |
| JPH02250331A (ja) | 半導体装置およびその製造方法 | |
| JPH1126758A (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| JPH01175259A (ja) | 半導体装置及びその製造方法 | |
| US6878997B2 (en) | Compensation component and method for fabricating the component | |
| CN205752105U (zh) | 一种平面栅功率器件 | |
| JPH09260659A (ja) | 半導体素子およびその製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPS62122170A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| KR19990051079A (ko) | 절연막 경사식각을 이용한 전력소자 제조방법 | |
| EP0817247A1 (en) | Process for the fabrication of integrated circuits with contacts self-aligned to active areas | |
| JPS6225457A (ja) | 縦形半導体装置の製造方法 | |
| JPH01117066A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2511010B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| JPS62132362A (ja) | 半導体装置の製造方法 | |
| JPH01143357A (ja) | 半導体装置およびその製法 | |
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| CN115863404A (zh) | 半导体结构及其制造方法 | |
| JPH0870123A (ja) | 縦型パワーｍｏｓｆｅｔ及びその製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 |