JPH01160040A - バンプを有する基板素子の製造方法 - Google Patents
バンプを有する基板素子の製造方法Info
- Publication number
- JPH01160040A JPH01160040A JP62317568A JP31756887A JPH01160040A JP H01160040 A JPH01160040 A JP H01160040A JP 62317568 A JP62317568 A JP 62317568A JP 31756887 A JP31756887 A JP 31756887A JP H01160040 A JPH01160040 A JP H01160040A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- substrate
- bonding
- substrate element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 230000004913 activation Effects 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 230000035939 shock Effects 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract 2
- 239000000956 alloy Substances 0.000 abstract 2
- 229910002677 Pd–Sn Inorganic materials 0.000 abstract 1
- 229910018594 Si-Cu Inorganic materials 0.000 abstract 1
- 229910008465 Si—Cu Inorganic materials 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 238000005238 degreasing Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910020174 Pb-In Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000004115 Sodium Silicate Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000013040 bath agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 235000019795 sodium metasilicate Nutrition 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 229910052911 sodium silicate Inorganic materials 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は集積回路等に好適するバンプを有する基板素子
に関する。
に関する。
(従来の技術)
集積回路やこれに類似する回路素子は高密度に並べられ
た多数の回路部品、電極等を一枚の基板上に夫々規制し
て配置して作られている。この素子の特徴は小さい基板
で集積度の高い回路が構成されていることであるが、内
部における各回路同志は、写真製版等の手段で効果的に
接続できるけれども他の素子との接続に関しては一般的
にリードフレームと呼称される端子を介して接続される
。
た多数の回路部品、電極等を一枚の基板上に夫々規制し
て配置して作られている。この素子の特徴は小さい基板
で集積度の高い回路が構成されていることであるが、内
部における各回路同志は、写真製版等の手段で効果的に
接続できるけれども他の素子との接続に関しては一般的
にリードフレームと呼称される端子を介して接続される
。
従って上記回路とリードフレームの端子とは第4図に示
すように基板41に多数形成された電極42に活性化層
43を介してバンプ44が接続されているのが普通であ
る。
すように基板41に多数形成された電極42に活性化層
43を介してバンプ44が接続されているのが普通であ
る。
ところで、上記リードフレームの端子45に対するバン
プ44はリードフレームの端子45との接合、あるいは
バンプと電極との接合を電気的及び機械的に完全な接合
をしなければならない。
プ44はリードフレームの端子45との接合、あるいは
バンプと電極との接合を電気的及び機械的に完全な接合
をしなければならない。
しかしながら、従来においては、しばしば問題が生ずる
場合がある。例えばバンプと電極との接着が不完全のた
めに、この部分の接触不良が発生したシ、あるいはバン
プの形成が出来なかったり(電極4にメツキ等の手段で
バンプを接着形成する)する。一方出来たバンプにリー
ドフレームの端子45を接続する場合にボンデング技術
を用いることが多いが、このボンディングによる機械的
衝撃が電極42及び基板41にまで及ぶ場合があシ、こ
れの発生の主たる原因はバンプの肉の量がボンディング
に対して十分であってしかも規制された形状に形成され
ていないからである。
場合がある。例えばバンプと電極との接着が不完全のた
めに、この部分の接触不良が発生したシ、あるいはバン
プの形成が出来なかったり(電極4にメツキ等の手段で
バンプを接着形成する)する。一方出来たバンプにリー
ドフレームの端子45を接続する場合にボンデング技術
を用いることが多いが、このボンディングによる機械的
衝撃が電極42及び基板41にまで及ぶ場合があシ、こ
れの発生の主たる原因はバンプの肉の量がボンディング
に対して十分であってしかも規制された形状に形成され
ていないからである。
(発明が解決しようとする問題点)
本発明は上記従来の欠点を除去するためにバンプと電極
との接着部(面)に工夫をしだものである。
との接着部(面)に工夫をしだものである。
すなわち、電極の一部であるバンプ接合部を対応するバ
ンプ金属材に対するぬれ効果を最大限に発輝出来るよう
に拡散層を形成することによってこの部分に接合する(
メツキ手段)金属の接着を容易にする。この接着の容易
性が向上すると接着金属のバンプ形状が整って来るし、
多数あるバング全体の形状が揃って均一になるという特
徴を巧みに利用したものである。このようにすると夫々
のバンプの量(肉厚、巾)が一定に容易に規制すること
が可能となるのでボンディングに必要な肉厚(量)を能
率よく形成でき、電極や基板への影響をほとんどなくす
ことが可能となった。
ンプ金属材に対するぬれ効果を最大限に発輝出来るよう
に拡散層を形成することによってこの部分に接合する(
メツキ手段)金属の接着を容易にする。この接着の容易
性が向上すると接着金属のバンプ形状が整って来るし、
多数あるバング全体の形状が揃って均一になるという特
徴を巧みに利用したものである。このようにすると夫々
のバンプの量(肉厚、巾)が一定に容易に規制すること
が可能となるのでボンディングに必要な肉厚(量)を能
率よく形成でき、電極や基板への影響をほとんどなくす
ことが可能となった。
(問題を解決するための手段と作用)
本発明は、上記の様に電極の一部を拡散して作った拡散
活性化層を形成することを特徴とするものである。
活性化層を形成することを特徴とするものである。
この拡散活性化層の厚さは約50人〜1μmまでの間で
形成することが出来る。50A以下ではバンプのぬれが
十分ではなく5〜10チの不良品が出る、しかし50先
を越えると不思義と不良品がほとんど皆無となる。しか
し最良範囲は約100X〜1000^とすることも解明
されている。例えばバンプ材料として比較的高い温度で
浴融する半田を用いる場合は高温のだめ拡散活性化層と
の反応が早いので1μmと厚くすることが望ましい。
形成することが出来る。50A以下ではバンプのぬれが
十分ではなく5〜10チの不良品が出る、しかし50先
を越えると不思義と不良品がほとんど皆無となる。しか
し最良範囲は約100X〜1000^とすることも解明
されている。例えばバンプ材料として比較的高い温度で
浴融する半田を用いる場合は高温のだめ拡散活性化層と
の反応が早いので1μmと厚くすることが望ましい。
従ってバンプの材料によって拡散活性化層を調整するこ
とが必要である。
とが必要である。
また、拡散活性化層を形成する際に、Pdを電極表面に
メツキあるいは蒸着等で被着してから加熱してpdとA
lとを拡散するものであるが、この温度は約200〜1
000℃の範囲で調整すればよい。この加熱温度の調整
は電極が形成されている基板の材料によって決定すれば
よい。なお最良温度は300°C〜600℃で行なわれ
る。上記Pdの電極表面へのメツキに関してはPdのパ
ッシベーション膜への不所望な付着が生ずる場合にはこ
れの抑制剤を用いて抑制する。このようにすれば正確な
模様の電極の拡散活性化層を形成することが可能である
。
メツキあるいは蒸着等で被着してから加熱してpdとA
lとを拡散するものであるが、この温度は約200〜1
000℃の範囲で調整すればよい。この加熱温度の調整
は電極が形成されている基板の材料によって決定すれば
よい。なお最良温度は300°C〜600℃で行なわれ
る。上記Pdの電極表面へのメツキに関してはPdのパ
ッシベーション膜への不所望な付着が生ずる場合にはこ
れの抑制剤を用いて抑制する。このようにすれば正確な
模様の電極の拡散活性化層を形成することが可能である
。
更にpdに代えてZnで拡散し、拡散活性化層を形成し
てもよい。一方半田材料としてPb−In。
てもよい。一方半田材料としてPb−In。
8m−Zn、B1−In、Pb−8n系を用イルとよい
。
。
この拡散活性化層は極めて便利なものでまずその作用と
しては、バンプ金属との接合を極めて容易にすることを
主とするが、この他に、この電極部表面のみぬれ性が極
めて長幼になってバンプ金属がこの部分に集中して接着
(蒸着、付着)するのでパターン切れが向上するから、
隣接する電極(電極同志)との間隙を狭く出来るので微
細なパターン形成に好適であるという他の効果も兼ね備
えている。
しては、バンプ金属との接合を極めて容易にすることを
主とするが、この他に、この電極部表面のみぬれ性が極
めて長幼になってバンプ金属がこの部分に集中して接着
(蒸着、付着)するのでパターン切れが向上するから、
隣接する電極(電極同志)との間隙を狭く出来るので微
細なパターン形成に好適であるという他の効果も兼ね備
えている。
また、従来のようにバンプと電極とを他の金属による特
別な活性層43を形成することが不要となるのでその分
だけ、材料及び工程が少々くてすみ安価なバンプを有す
る基板素子を提供することが可能である。
別な活性層43を形成することが不要となるのでその分
だけ、材料及び工程が少々くてすみ安価なバンプを有す
る基板素子を提供することが可能である。
(実施例)
(1)第1図は本発明のバンプを有する基板素子の要部
を断面して示すもので、表面に絶縁物2を被着しだS
i O2製の基板lと、この基板lの絶縁物2の上には
夫々所定の間隙を持たせたAlを主成分とする多数の電
極4と、これ等電極間には窒化シリコンより成るパッシ
ベーション膜3が形成されている。
を断面して示すもので、表面に絶縁物2を被着しだS
i O2製の基板lと、この基板lの絶縁物2の上には
夫々所定の間隙を持たせたAlを主成分とする多数の電
極4と、これ等電極間には窒化シリコンより成るパッシ
ベーション膜3が形成されている。
上記電極4はその大部分がktを主成分とするAl−8
i−Cu合金で形成されているがその一部である後述す
るバンプとの接着面には、第2図に示すようにPd−、
Alの拡散活性層6が形成されている。この電極4の上
にはPb−Sn系合金半田より成る厚さ約25μmのバ
ンプ5を形成してバンプを有する基板素子10を構成し
て成る。
i−Cu合金で形成されているがその一部である後述す
るバンプとの接着面には、第2図に示すようにPd−、
Alの拡散活性層6が形成されている。この電極4の上
にはPb−Sn系合金半田より成る厚さ約25μmのバ
ンプ5を形成してバンプを有する基板素子10を構成し
て成る。
(2)基板1の上に絶縁物2を形成し、この上の一部に
Zn及びAlの拡散活性化層6を有する多数の電極4を
形成し、この電極4を隔離するためのパッシベーション
膜3を設ける。上記各電極4の拡散活性化層6の表面に
接着された8 n −Z n系半田より成る厚さ約30
μmのバンプ5を形成してバンプを有する基板素子10
を構成して成る。
Zn及びAlの拡散活性化層6を有する多数の電極4を
形成し、この電極4を隔離するためのパッシベーション
膜3を設ける。上記各電極4の拡散活性化層6の表面に
接着された8 n −Z n系半田より成る厚さ約30
μmのバンプ5を形成してバンプを有する基板素子10
を構成して成る。
上記各実施例においては拡散活性化層6の作用により、
バンプとの接合が極めてよく電極上に形成される多数の
バンプは極めて均一な量、すなわちバンプの高さをボン
デング時に好適な25μm〜30μmの範囲に完全に納
めることが出来た。
バンプとの接合が極めてよく電極上に形成される多数の
バンプは極めて均一な量、すなわちバンプの高さをボン
デング時に好適な25μm〜30μmの範囲に完全に納
めることが出来た。
上記ボンデングは各電極と各リードフレーム端子とで行
なわれるがこれが完全となシ、多数の各チップ(1チツ
プは64個の80μm四方の電極を有するもの)毎の接
続不良は完全になくなり、しかもボンデング時の機械的
衝撃による電極及び基板のクラックもなくなったことが
確認された。
なわれるがこれが完全となシ、多数の各チップ(1チツ
プは64個の80μm四方の電極を有するもの)毎の接
続不良は完全になくなり、しかもボンデング時の機械的
衝撃による電極及び基板のクラックもなくなったことが
確認された。
(3)通常のウエノ・プロセスにより形成された電極及
びパッシベーション膜等の形成を行った基板から成るチ
ップの多数を同一板上に形成したシリコンウェハ11を
用意した。(第3図) 上記電極はスパッタリグ装置により形成された膜厚的1
μmのAl−2%S i−2%Cuからなシ、またパッ
シベーション膜としては窒化シリコン膜が用いられてい
る。□そして、このシリコンウェハ・11に形成された
各チップには80μm口型の上記電極(コンタクトパッ
ド)がそれぞれ64個形成されている。(なお、このシ
リコンウェハ11についてはブレードダイシングを行な
っていない。)このように形成された多数のチップを有
するシリコンウェハ11を メタけい酸ナトリウム 12 y / を三シん酸
ナトリウム 139/を炭酸ナトリウム
69/を界面活性剤 29/l
より成る脱脂浴剤で脱脂した後水洗いをし、次にPdC
Lx−111SHC1l0CC,H2O9,54tの浴
液に浸漬して上記各電極表面に約2oooAOPd層を
形成した。
びパッシベーション膜等の形成を行った基板から成るチ
ップの多数を同一板上に形成したシリコンウェハ11を
用意した。(第3図) 上記電極はスパッタリグ装置により形成された膜厚的1
μmのAl−2%S i−2%Cuからなシ、またパッ
シベーション膜としては窒化シリコン膜が用いられてい
る。□そして、このシリコンウェハ・11に形成された
各チップには80μm口型の上記電極(コンタクトパッ
ド)がそれぞれ64個形成されている。(なお、このシ
リコンウェハ11についてはブレードダイシングを行な
っていない。)このように形成された多数のチップを有
するシリコンウェハ11を メタけい酸ナトリウム 12 y / を三シん酸
ナトリウム 139/を炭酸ナトリウム
69/を界面活性剤 29/l
より成る脱脂浴剤で脱脂した後水洗いをし、次にPdC
Lx−111SHC1l0CC,H2O9,54tの浴
液に浸漬して上記各電極表面に約2oooAOPd層を
形成した。
そして更にPd層は電極を約450℃の温度に保持した
水素雰囲気中で約20分間加熱し、表面に接着されてい
るPdと電極の主要材であるAlとを拡散せしめて約6
oofの拡散活性化層を形成した。
水素雰囲気中で約20分間加熱し、表面に接着されてい
るPdと電極の主要材であるAlとを拡散せしめて約6
oofの拡散活性化層を形成した。
このシリコンウェハ11の電極の拡散活性化層上に、第
3図に示すような超音波半田づけ装置を用いて半田バン
プを形成した。第2図において、半田槽21内には半田
の還流路22が形成され、溶融半田23が収容されてい
る。どの溶融半田23は図示しないモータにより回転さ
れる撹拌棒24により還流路22内を通って液面より上
に噴出して還流する。前記シリコンウェハ・11は裏面
に高温用の接着テープを貼付し、更に図示しないガラス
板に接着した状態で縦にして、噴出している浴融半田2
3に浸漬(デイツプ)される。そして、シリコンウェハ
11近傍の溶融半田23中に超音波振動子25を挿入し
て溶融半田23に超音波を印加する。
3図に示すような超音波半田づけ装置を用いて半田バン
プを形成した。第2図において、半田槽21内には半田
の還流路22が形成され、溶融半田23が収容されてい
る。どの溶融半田23は図示しないモータにより回転さ
れる撹拌棒24により還流路22内を通って液面より上
に噴出して還流する。前記シリコンウェハ・11は裏面
に高温用の接着テープを貼付し、更に図示しないガラス
板に接着した状態で縦にして、噴出している浴融半田2
3に浸漬(デイツプ)される。そして、シリコンウェハ
11近傍の溶融半田23中に超音波振動子25を挿入し
て溶融半田23に超音波を印加する。
なお、半田としては4 Q P b −S n −5A
g (D半田を使用し、半田槽温度を300℃に維持
した。
g (D半田を使用し、半田槽温度を300℃に維持
した。
また、超音波振動子25によシ溶融半田23に周波数2
0KHz、出力15Wの超音波を印加し、シリコンウェ
ハ11のデイツプ時間は10秒間どした。この半田づけ
操作中、周囲に窒素ガスを100t/分の流量で流し、
電極の一部に形成されている拡散活性化層のkt−Pd
と半田を構成するSnの酸化を防止した。
0KHz、出力15Wの超音波を印加し、シリコンウェ
ハ11のデイツプ時間は10秒間どした。この半田づけ
操作中、周囲に窒素ガスを100t/分の流量で流し、
電極の一部に形成されている拡散活性化層のkt−Pd
と半田を構成するSnの酸化を防止した。
このようにして電極の拡散活性層の上には約25μmの
均一なバンプ5を形成した。(第1図参照)なお上記で
は半田溶液中に超音波を印加してバンプ形成を行ったが
、上記Pd−Alの拡散処理後直ちに継続して半田浴液
中に浸漬してバンプ形成を行えば上記シリコンウェー・
をわずかに振動させるのみで超音波のそれと同等の品質
でバンプ形成が可能となり、 次に上記で形成したバンプを有するチップをシリコンウ
ェハから夫々切断し、多数のバンプを有する基板素子(
チップ)を形成した。
均一なバンプ5を形成した。(第1図参照)なお上記で
は半田溶液中に超音波を印加してバンプ形成を行ったが
、上記Pd−Alの拡散処理後直ちに継続して半田浴液
中に浸漬してバンプ形成を行えば上記シリコンウェー・
をわずかに振動させるのみで超音波のそれと同等の品質
でバンプ形成が可能となり、 次に上記で形成したバンプを有するチップをシリコンウ
ェハから夫々切断し、多数のバンプを有する基板素子(
チップ)を形成した。
これを確認するだめに、上記64個のバンプに同数の端
子を有するリードフレームを用意し、この端子と上記バ
ンプとの位置合せを行った後に、約170℃温度で加熱
浴着(ボンデング)を行ったところ良結果が得られた。
子を有するリードフレームを用意し、この端子と上記バ
ンプとの位置合せを行った後に、約170℃温度で加熱
浴着(ボンデング)を行ったところ良結果が得られた。
上記した様に本発明バンプを有する基板素子はバンプと
電極との浴着を極めて容易にし、バンプの形状、高さ等
の規制が極めて良く所定形状のバンプを形成出来ると共
に電極の微細化にも有利となった。また、ワイヤレスボ
ンデングに対シてもその特徴が十分に発輝することが可
能であり、浴着の信頼性が向上できる。
電極との浴着を極めて容易にし、バンプの形状、高さ等
の規制が極めて良く所定形状のバンプを形成出来ると共
に電極の微細化にも有利となった。また、ワイヤレスボ
ンデングに対シてもその特徴が十分に発輝することが可
能であり、浴着の信頼性が向上できる。
バンプは電極に直接接着出来るのでその製造が容易とな
り、総合的に安価になるという利点がある。
り、総合的に安価になるという利点がある。
よって量産に好適で産業上の実用的効果が犬である。
は本発明バンプを有する基板素子の製造方法の一部(バ
ンプを形成する際)を説明するだめの説明図である。 4・・・・・・・・・電極 6・・・・・・・・拡散
活性化層代理人弁理士 則 近 憲 佑 同 松山光之
ンプを形成する際)を説明するだめの説明図である。 4・・・・・・・・・電極 6・・・・・・・・拡散
活性化層代理人弁理士 則 近 憲 佑 同 松山光之
Claims (3)
- (1)基板の一部に形成された電極と、この電極を離隔
するためのパッシベーション膜と、 上記電極に接続されたバンプを具備した基板素子におい
て、上記電極の一部であって上記バンプとの接続面は拡
散活性化層が形成されていることを特徴とするバンプを
有する基板素子。 - (2)拡散活性層はAl−Pdで形成されている特許請
求の範囲第1項記載のバンプを有する基板素子。 - (3)基板の一部に電極を形成し、パッシベーション膜
を被着し、上記電極上に活性金属を付着せしめた後に加
熱して電極金属と活性金属とを拡散せしめ、この部分に
拡散活性化層を形成することを特徴とするバンプを有す
る基板素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62317568A JP2695804B2 (ja) | 1987-12-17 | 1987-12-17 | バンプを有する基板素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62317568A JP2695804B2 (ja) | 1987-12-17 | 1987-12-17 | バンプを有する基板素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01160040A true JPH01160040A (ja) | 1989-06-22 |
JP2695804B2 JP2695804B2 (ja) | 1998-01-14 |
Family
ID=18089702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62317568A Expired - Fee Related JP2695804B2 (ja) | 1987-12-17 | 1987-12-17 | バンプを有する基板素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2695804B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4844595A (ja) * | 1971-10-13 | 1973-06-26 | ||
JPS5768052A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Semiconductor device |
JPS5790963A (en) * | 1980-11-27 | 1982-06-05 | Seiko Epson Corp | Manufacture of semiconductor device |
-
1987
- 1987-12-17 JP JP62317568A patent/JP2695804B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4844595A (ja) * | 1971-10-13 | 1973-06-26 | ||
JPS5768052A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Semiconductor device |
JPS5790963A (en) * | 1980-11-27 | 1982-06-05 | Seiko Epson Corp | Manufacture of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2695804B2 (ja) | 1998-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5906312A (en) | Solder bump for flip chip assembly and method of its fabrication | |
US4763829A (en) | Soldering of electronic components | |
JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
US7045389B1 (en) | Method for fabricating a semiconductor devices provided with low melting point metal bumps | |
JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
JPH10163213A (ja) | 半導体装置の製造方法及び半導体装置の実装方法 | |
JP2002507838A (ja) | フリップチップアセンブリのための洗浄不要フラックス | |
JPH0266953A (ja) | 半導体素子の実装構造およびその製造方法 | |
JPH05315731A (ja) | 配線基板の接続パッドの製造方法 | |
JPH01160040A (ja) | バンプを有する基板素子の製造方法 | |
JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
JPS63289947A (ja) | はんだバンプ付き基板及びその製造方法 | |
JPS62204547A (ja) | はんだバンプの形成方法 | |
JPS63221634A (ja) | 半導体ペレツトの固定方法 | |
JPH0282624A (ja) | はんだバンプ付半導体素子及びその製造方法 | |
JPS63147348A (ja) | はんだバンプの形成方法 | |
JPH0745664A (ja) | 半導体装置の実装方法 | |
JPS62104143A (ja) | はんだバンプの形成方法 | |
JPH01184851A (ja) | バンプを有する基板素子 | |
JPH10289973A (ja) | リードフレームの表面処理方法 | |
JPS589328A (ja) | 半導体装置の製造方法 | |
JPH01205551A (ja) | はんだバンプ電極形成方法 | |
JPH0469427B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |