JPH01157180A - スキャンコンバータ - Google Patents
スキャンコンバータInfo
- Publication number
- JPH01157180A JPH01157180A JP62315742A JP31574287A JPH01157180A JP H01157180 A JPH01157180 A JP H01157180A JP 62315742 A JP62315742 A JP 62315742A JP 31574287 A JP31574287 A JP 31574287A JP H01157180 A JPH01157180 A JP H01157180A
- Authority
- JP
- Japan
- Prior art keywords
- raster
- image
- memory
- frame memory
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はインターレース画像をノンインターレース画
像に変換す゛るためのスキャンコンバータに関する。
像に変換す゛るためのスキャンコンバータに関する。
従来のスキャンコンバータはノンインターレースlli
像1画面分のメモリを備え、640X400×24ビツ
トの画像では6Mビットのメモリが必要であった。また
スキャンコンバータはリアルタイムで画像を生成する必
要があるため、高速のメモリICを必要とし、高価なメ
モリICを大量に使用しなければならなかった。
像1画面分のメモリを備え、640X400×24ビツ
トの画像では6Mビットのメモリが必要であった。また
スキャンコンバータはリアルタイムで画像を生成する必
要があるため、高速のメモリICを必要とし、高価なメ
モリICを大量に使用しなければならなかった。
この発明はこのような従来の問題点を解消すべく創案さ
れたもので、ノンインターレース画像の約半分のメモリ
容量で回路を構成できかつ充分な高速で作動し得るスキ
ャンコンバータを提供することを目的とする。
れたもので、ノンインターレース画像の約半分のメモリ
容量で回路を構成できかつ充分な高速で作動し得るスキ
ャンコンバータを提供することを目的とする。
この発明に係るスキャンコンバータは、インターレース
画像の1フレームを保持し得るフレームメモリ部および
1ラスタを保持し得るラインメモリ部を有するメモリを
用い、フレームメモリ部から1ラスタ分読み出すごとに
、読出しが済りだメモリ領域に次のインターレース画像
を1ラスタずつ書き込み、あるいは次のインターレース
画像を1ラスタずつラインメモリ部に書き込んtこ後フ
レームメモリ部から1ラスタ分の画像を読出し、読出し
が行なわれた記憶領域にラインメモリ部内のラスタを移
すものである。
画像の1フレームを保持し得るフレームメモリ部および
1ラスタを保持し得るラインメモリ部を有するメモリを
用い、フレームメモリ部から1ラスタ分読み出すごとに
、読出しが済りだメモリ領域に次のインターレース画像
を1ラスタずつ書き込み、あるいは次のインターレース
画像を1ラスタずつラインメモリ部に書き込んtこ後フ
レームメモリ部から1ラスタ分の画像を読出し、読出し
が行なわれた記憶領域にラインメモリ部内のラスタを移
すものである。
次にこの発明に係るスキャンコンバータの一実施例を図
面に基づいて説明する。
面に基づいて説明する。
第1図において、スキャンコンバータはFIFol、デ
ュアルポートメモリ2.D/A変換部3を備え、FIF
OIにおいては、インターレースの11a号Sをファー
ストインファーストアウトで入出力し、−旦インターレ
ースのタイミングで取り込んだ画像をノンインターレー
スのタイミングで出力する。FIFOIから出力された
画像はデュアルポートメモリのSAMに書ぎ込まれつつ
、D/A変換u3に入力される。D/A変換菱3がスキ
ャンコンバータでノンインターレース化された画像をア
ナログ化する。
ュアルポートメモリ2.D/A変換部3を備え、FIF
OIにおいては、インターレースの11a号Sをファー
ストインファーストアウトで入出力し、−旦インターレ
ースのタイミングで取り込んだ画像をノンインターレー
スのタイミングで出力する。FIFOIから出力された
画像はデュアルポートメモリのSAMに書ぎ込まれつつ
、D/A変換u3に入力される。D/A変換菱3がスキ
ャンコンバータでノンインターレース化された画像をア
ナログ化する。
デュアルポートメモリ2のRAM部には、インターレー
ス画像を1画面分保持し得るフレームメモリ部と、1ラ
スタ部の画像を保持し得るラインメモリ部が割りつけら
れている。ここでフレームメモリ部における各ラスタを
保持するアドレスを0〜255とし、ラインメモリ部の
アドレスを「x」で表示する。
ス画像を1画面分保持し得るフレームメモリ部と、1ラ
スタ部の画像を保持し得るラインメモリ部が割りつけら
れている。ここでフレームメモリ部における各ラスタを
保持するアドレスを0〜255とし、ラインメモリ部の
アドレスを「x」で表示する。
インターレース画像はノンインターレース画像における
奇数番目のラスタよりなる画像、または偶数番目のラス
タよりなる画像のいずれかであり、デュアルポートメモ
リのコントロールはいずれの画像がFIFOIから出力
されるかによって異なる。デュアルポートメモリのコン
トロールは図示しないアドレス、読み書きコントロール
手段によって行なわれる。
奇数番目のラスタよりなる画像、または偶数番目のラス
タよりなる画像のいずれかであり、デュアルポートメモ
リのコントロールはいずれの画像がFIFOIから出力
されるかによって異なる。デュアルポートメモリのコン
トロールは図示しないアドレス、読み書きコントロール
手段によって行なわれる。
第2図はFIRFOから偶数番目のラスタのインターレ
ース画像が出力される場合(A)と、FIFOから奇数
番目のラスタのインターレース画像が出力とれる場合(
B)との読み書きのタイミングとアドレスを示している
。
ース画像が出力される場合(A)と、FIFOから奇数
番目のラスタのインターレース画像が出力とれる場合(
B)との読み書きのタイミングとアドレスを示している
。
今FIFOIから偶数番目のラスタのインターレース画
像が出力され、デュアルポートメモリ2ORAM部の0
〜255番地には既にその前の奇数番目のラスタのイン
ターレース画像が格納されていたとすると、まずRAM
部の0番地から1ラスタの画像がSAM部に転送され、
その後1画素ずつD/A変換器3に送られる。続いて0
番地から再び1ラスタ分の画像がSAM部に転送される
が、これはダミーである。次にFIFOIから1ラスタ
分の画像が1画素ずつD/A変換器3に送られ、同時に
、デュアルポートメモリ2のSAM部に書き込まれる。
像が出力され、デュアルポートメモリ2ORAM部の0
〜255番地には既にその前の奇数番目のラスタのイン
ターレース画像が格納されていたとすると、まずRAM
部の0番地から1ラスタの画像がSAM部に転送され、
その後1画素ずつD/A変換器3に送られる。続いて0
番地から再び1ラスタ分の画像がSAM部に転送される
が、これはダミーである。次にFIFOIから1ラスタ
分の画像が1画素ずつD/A変換器3に送られ、同時に
、デュアルポートメモリ2のSAM部に書き込まれる。
次のタイミ°ングでSAM部に書き込まれた画像はRA
MのO番地に転送される。ここでデュアルポートメモリ
2のアドレスを出力きれ、続いてFIFOIから次の偶
数番目のラスタが出力されるとともに、そのラスタの画
像がRAMの部1番地に格納される。この操作を繰返す
ことにより、ノンインターレースの画像を生成しつつ、
RAM部のO番地〜255番地の奇数番目のラスタの画
像を次の偶数番目のラスタの画像に入れかえることがで
きる。
MのO番地に転送される。ここでデュアルポートメモリ
2のアドレスを出力きれ、続いてFIFOIから次の偶
数番目のラスタが出力されるとともに、そのラスタの画
像がRAMの部1番地に格納される。この操作を繰返す
ことにより、ノンインターレースの画像を生成しつつ、
RAM部のO番地〜255番地の奇数番目のラスタの画
像を次の偶数番目のラスタの画像に入れかえることがで
きる。
このように偶数番目のラスタの画像がRAM部に保持さ
れたときにはFIFOIからは奇数番目のラスタの画像
が出力される。FIFOIから出力された最初のラスタ
の画像はD/A変換器3に送られるとともにデュアルポ
ートメモリ2QSAM部に入力され、SAM部に保持さ
れた画像をRAMのラインメモリ部に転送される。次に
RAM部におけるアドレス0番地の画像がSAM部に転
送され、1画素ずつD/A変換N3に出力される。ここ
でラインメモリ部の画像は一旦SAM部に転送され、続
いてRAM部のアドレス0番地に転画素ずつ出力される
。このラスタの画像はD/A変換器へ送られるとともに
、SAM部に格納された後にラインメモリ部に転送され
る。ここでアドレスカウンタのラスタがSAM部へ転送
されて1画素ずつ出力され、その後ラインメモリ部の画
像はSAM部に転送きれた後にアドレス1番地に転送さ
れる。
れたときにはFIFOIからは奇数番目のラスタの画像
が出力される。FIFOIから出力された最初のラスタ
の画像はD/A変換器3に送られるとともにデュアルポ
ートメモリ2QSAM部に入力され、SAM部に保持さ
れた画像をRAMのラインメモリ部に転送される。次に
RAM部におけるアドレス0番地の画像がSAM部に転
送され、1画素ずつD/A変換N3に出力される。ここ
でラインメモリ部の画像は一旦SAM部に転送され、続
いてRAM部のアドレス0番地に転画素ずつ出力される
。このラスタの画像はD/A変換器へ送られるとともに
、SAM部に格納された後にラインメモリ部に転送され
る。ここでアドレスカウンタのラスタがSAM部へ転送
されて1画素ずつ出力され、その後ラインメモリ部の画
像はSAM部に転送きれた後にアドレス1番地に転送さ
れる。
この操作を繰返すことにより、ノンインターレースの画
像を生成しつつ、RAM部のO番地〜255番地の偶数
番目のラスタの画像を次の奇数番目のラスタの画像に入
れかえることができる。
像を生成しつつ、RAM部のO番地〜255番地の偶数
番目のラスタの画像を次の奇数番目のラスタの画像に入
れかえることができる。
第2図の波形図から明らかなように、デュアルポートメ
モリの読出しくRで示す。)、書き込み(Wで示す。)
はいずれのラスタの画像においてもR2回、W2回が交
互に生じ、またそのとぎのアドレスは、FIFOからg
4数番目のラスタの画像を出力するときは、1サイクル
の読み書きにおいて同一であり、FIFOから奇数番目
のラスタの画像を出力すると艶は、1回目のRと1回目
のWが同一アドレス、2回目のRと2回目のWがライン
メモリ部のアドレスになワている。
モリの読出しくRで示す。)、書き込み(Wで示す。)
はいずれのラスタの画像においてもR2回、W2回が交
互に生じ、またそのとぎのアドレスは、FIFOからg
4数番目のラスタの画像を出力するときは、1サイクル
の読み書きにおいて同一であり、FIFOから奇数番目
のラスタの画像を出力すると艶は、1回目のRと1回目
のWが同一アドレス、2回目のRと2回目のWがライン
メモリ部のアドレスになワている。
従って読出し、書ぎ込みのコントロール信号は両画面に
ついて共通化でき、アドレス指定は奇数番目のラスタの
画像をFIFOから出力する際に2回目のR,W時にア
ドレスカウンタの出力にかえて一定のアドレスを使用す
ればよい。これにょってデュアルポートメモリをコント
ロールするコントロール部は極めて単純な構成とするこ
とがでざる。
ついて共通化でき、アドレス指定は奇数番目のラスタの
画像をFIFOから出力する際に2回目のR,W時にア
ドレスカウンタの出力にかえて一定のアドレスを使用す
ればよい。これにょってデュアルポートメモリをコント
ロールするコントロール部は極めて単純な構成とするこ
とがでざる。
またSAM部、RAM部間のデータ転送は1ラスタ単位
で行われ、SAM部への書き込み、読出しは1クロツク
で行なわれるので、その入出力速度はノンインターレー
スの画像をリアルタイムで生成するのに充分な程度高速
である。
で行われ、SAM部への書き込み、読出しは1クロツク
で行なわれるので、その入出力速度はノンインターレー
スの画像をリアルタイムで生成するのに充分な程度高速
である。
第3図はこの発明の第2実施例を示すものであり、デュ
アルポートメモリにかえて、通常のRAM5とシリアル
・パラレル・シリアル変換器5を採用している。変換M
5はFIFOIからのシリアル出力を一旦保持した後に
パラレルデータとしてRAMに転送し、ある、いはRA
Mのデータをパラレルデータとして読出し、シリアル出
力する。
アルポートメモリにかえて、通常のRAM5とシリアル
・パラレル・シリアル変換器5を採用している。変換M
5はFIFOIからのシリアル出力を一旦保持した後に
パラレルデータとしてRAMに転送し、ある、いはRA
Mのデータをパラレルデータとして読出し、シリアル出
力する。
RAM4および変IJj[5の組合せはデュアルポート
メモリと同様に機能し、アドレスおよび読出し、書き込
みのコントロールも同様に行なわれる。
メモリと同様に機能し、アドレスおよび読出し、書き込
みのコントロールも同様に行なわれる。
前述のとおり、この発明に係やスキャンコンバータは、
インターレース画像の1フレームを保持し得るフレーム
メモリ部わよび1ラスタを保持し得るラインメモリ部を
有するメモリを用い、フレームメモリ部から1ラスタ分
読み出すごとに、読み出しが済んだメモリ領域に次のイ
ンターレース画像を1ラスタずつ書ぎ込み、あるいは次
のインターレース画像を1ラスタずつラインメモリ部に
書き込んだ後フレームメモリ部から1ラスタ分の画像を
読出し、読出しが4′iなわれた記Ifi域にラインメ
モリ部内のラスタを移すので、ノンインターレース画像
の約半分のメモリ容量で回路を構成できかつ充分な高速
で作動し得るという優れた効果を有する。
インターレース画像の1フレームを保持し得るフレーム
メモリ部わよび1ラスタを保持し得るラインメモリ部を
有するメモリを用い、フレームメモリ部から1ラスタ分
読み出すごとに、読み出しが済んだメモリ領域に次のイ
ンターレース画像を1ラスタずつ書ぎ込み、あるいは次
のインターレース画像を1ラスタずつラインメモリ部に
書き込んだ後フレームメモリ部から1ラスタ分の画像を
読出し、読出しが4′iなわれた記Ifi域にラインメ
モリ部内のラスタを移すので、ノンインターレース画像
の約半分のメモリ容量で回路を構成できかつ充分な高速
で作動し得るという優れた効果を有する。
第1図はこの発明に係るスキャンコンバータの一実施例
を示すブロック図、第2図は同実施例におけるメモリの
アドレスおよび読み書きのコントロール信号を示す波形
図、第3図は第2実施例を示すブロック図である。 1・・・PIFo、2・・・デュアルポートメモリ、3
・・・D/A変換器、4・・・RAM、5・・・シリア
ル・パラレル・シリアル変換基。
を示すブロック図、第2図は同実施例におけるメモリの
アドレスおよび読み書きのコントロール信号を示す波形
図、第3図は第2実施例を示すブロック図である。 1・・・PIFo、2・・・デュアルポートメモリ、3
・・・D/A変換器、4・・・RAM、5・・・シリア
ル・パラレル・シリアル変換基。
Claims (4)
- (1)インターレース画像の1フレームを保持し得るフ
レームメモリ部および1ラスタを保持し得るラインメモ
リ部とを有するメモリと、ノンインターレース画像にお
ける奇数番目のラスタに対応したインターレース画像が
前記フレームメモリ部に保持されているときには、メモ
リ中の画像をラスタ順に1ラスタ読み出すごとにその読
み出きれたメモリ領域に次の偶数番目のラスタに対応し
た画像をラスタ順に1ラスタずつ書き込み、ノンインタ
ーレース画像における偶数番目のラスタに対応したイン
ターレース画像が前記フレームメモリ部に保持されてい
るときには、次の奇数番目のラスタに対応した画像を1
ラスタずつ前記ラインメモリ部に書き込み、フレームメ
モリ部の画像が1ラスタ読み出されるごとにその読み出
されたメモリ領域にラインメモリ部内の画像を移すよう
なアドレス・読み書き制御手段とを備えたスキャンコン
バータ。 - (2)メモリはRAMおよびシリアル・パラレル・シリ
アル変換部よりなることを特徴とする特許請求の範囲第
1項記載のスキャンコンバータ。 - (3)メモリはデュアルポートメモリよりなることを特
徴とする特許請求の範囲第1項記載のスキャンコンバー
タ。 - (4)アドレス・読み書き制御手段は、フレームメモリ
部にノンインターレース画像における奇数番目のラスタ
に対応したインターレース画像が保持されているときに
は、フレームメモリ部の同一アドレスについて読出し2
回、書き込み2回を行った後にアドレスをインクリメン
トする操作を繰返し、フレームメモリ部にノンインター
レース画像における偶数番目ラスタに対応したインター
レース画像が保持されているときには、ラインメモリ部
に対応する書き込み、フレームメモリ部の読出し、ライ
ンメモリ部の読出し、フレームメモリ部への書き込みの
後にフレームメモリのアドレスをインクリメントする操
作を繰返すようになっている特許請求の範囲第2項また
は第3項記載のスキャンコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62315742A JP2622533B2 (ja) | 1987-12-14 | 1987-12-14 | スキャンコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62315742A JP2622533B2 (ja) | 1987-12-14 | 1987-12-14 | スキャンコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01157180A true JPH01157180A (ja) | 1989-06-20 |
JP2622533B2 JP2622533B2 (ja) | 1997-06-18 |
Family
ID=18068988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62315742A Expired - Lifetime JP2622533B2 (ja) | 1987-12-14 | 1987-12-14 | スキャンコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2622533B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190117680A (ko) * | 2017-03-24 | 2019-10-16 | 엘지전자 주식회사 | 페이징 메시지를 수신하는 방법 및 이를 위한 단말 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6468188A (en) * | 1987-09-09 | 1989-03-14 | Seiko Epson Corp | Double speed conversion circuit |
-
1987
- 1987-12-14 JP JP62315742A patent/JP2622533B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6468188A (en) * | 1987-09-09 | 1989-03-14 | Seiko Epson Corp | Double speed conversion circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190117680A (ko) * | 2017-03-24 | 2019-10-16 | 엘지전자 주식회사 | 페이징 메시지를 수신하는 방법 및 이를 위한 단말 |
Also Published As
Publication number | Publication date |
---|---|
JP2622533B2 (ja) | 1997-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5742274A (en) | Video interface system utilizing reduced frequency video signal processing | |
US5475437A (en) | Double scan circuit for inserting a new scan line between adjacent scan lines of a television | |
JP3156327B2 (ja) | 液晶表示装置 | |
JPH05100647A (ja) | 画像表示装置 | |
JPH01157180A (ja) | スキャンコンバータ | |
EP0959428A2 (en) | Image processing apparatus, special effect apparatus and image processing method | |
US5519413A (en) | Method and apparatus for concurrently scanning and filling a memory | |
JPS6211380A (ja) | 画像信号変換方法 | |
JPH0339317B2 (ja) | ||
JP2005011520A (ja) | 画像データ記憶装置 | |
JP4106736B2 (ja) | データ処理装置 | |
JP2548018B2 (ja) | 倍速変換装置 | |
JP2653937B2 (ja) | 画像処理装置 | |
JPS6112184A (ja) | 走査速度変換回路 | |
JPH08340516A (ja) | 画像表示装置 | |
JPH0370288A (ja) | スキャンコンバータ | |
JPS5972569A (ja) | 画像情報の像方向変換方式 | |
JPS60128491A (ja) | Crtデイスプレイ制御装置 | |
JPH03289784A (ja) | インターレス・ノンインターレス変換回路 | |
JPH0252587A (ja) | 色差線順次信号記憶方式 | |
JPS5994164A (ja) | Tv画像デ−タ入力装置 | |
JPH03181280A (ja) | ディジタル画像メモリ装置 | |
JPH06195038A (ja) | 液晶表示制御方法及びその装置 | |
JPH0348518B2 (ja) | ||
JPS639292A (ja) | 走査変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |