JPH01142967A - コプロセッサ制御方式 - Google Patents
コプロセッサ制御方式Info
- Publication number
- JPH01142967A JPH01142967A JP62301827A JP30182787A JPH01142967A JP H01142967 A JPH01142967 A JP H01142967A JP 62301827 A JP62301827 A JP 62301827A JP 30182787 A JP30182787 A JP 30182787A JP H01142967 A JPH01142967 A JP H01142967A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- instruction
- cpu
- signal line
- sequencer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 26
- 239000013256 coordination polymer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 235000010893 Bischofia javanica Nutrition 0.000 description 1
- 240000005220 Bischofia javanica Species 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は複数種類のコプロセッサを備えた計算機システ
ムにおけるコプロセッサ制御方式に関し、特にプロセッ
サとコプロセッサとのインターフェースを少ない命令コ
ードで実現するようにしたコプロセッサ制御方式に関す
る。
ムにおけるコプロセッサ制御方式に関し、特にプロセッ
サとコプロセッサとのインターフェースを少ない命令コ
ードで実現するようにしたコプロセッサ制御方式に関す
る。
[従来の技術]
従来、1つのマイクプロセッサ(以下、CPUと略す)
に、複数のコプロセッサを接続してなる計算機システム
では、夫々のコプロセッサに対し、専用の命令コードを
割り当てる必要があった。
に、複数のコプロセッサを接続してなる計算機システム
では、夫々のコプロセッサに対し、専用の命令コードを
割り当てる必要があった。
第12図乃至第15図を参照して、従来のシステムにお
けるコプロセッサ制御方式について説明する。第12図
はCP U 1200とコプロセッサ12o1との接続
図である。CP U 1200は外部バス1202がら
、命令バイトを入力する。第13図は第12図のCP
U 1200のブロック図である。外部バス1202よ
り入力された命令バイトは、−旦命令バッファ1302
に蓄えられ、更に、命令デコーダ1303に出力される
。命令デコーダ1303は入力された命令バイトをデコ
ードし、シーケンサ1304に対し、シーケンス指定信
号線群1305によってデコードされた命令のシーケン
スを指定する。シーケンサ1304はシーケンス指定信
号線群1305の指定に従い、実行制御部(以下、EX
Uと略す) 1306、バスサイクル制御部(以下、B
IUと略す) 1307に対し制御信号線群1308に
よって実行制御を行う。
けるコプロセッサ制御方式について説明する。第12図
はCP U 1200とコプロセッサ12o1との接続
図である。CP U 1200は外部バス1202がら
、命令バイトを入力する。第13図は第12図のCP
U 1200のブロック図である。外部バス1202よ
り入力された命令バイトは、−旦命令バッファ1302
に蓄えられ、更に、命令デコーダ1303に出力される
。命令デコーダ1303は入力された命令バイトをデコ
ードし、シーケンサ1304に対し、シーケンス指定信
号線群1305によってデコードされた命令のシーケン
スを指定する。シーケンサ1304はシーケンス指定信
号線群1305の指定に従い、実行制御部(以下、EX
Uと略す) 1306、バスサイクル制御部(以下、B
IUと略す) 1307に対し制御信号線群1308に
よって実行制御を行う。
第14図はCP U 1200の命令マツプを示す。命
令マツプ中のDo、Di、D2、D3はCPU1200
のコプロセッサに対する命令バイトとして割り当てられ
おり、その他のコードはCP U 1200自身の命令
バイトである。更に、CP U 1200は4種類の種
類が異なるコプロセッサを接続可能であり、命令バイト
Doは第1のコプロセッサに対する命令バイト、Dlは
第2のコプロセッサに対する命令バイト、D2は第3の
コプロセッサに対する命令バイト、D3は第4のコプロ
セッサに対する命令バイトである。
令マツプ中のDo、Di、D2、D3はCPU1200
のコプロセッサに対する命令バイトとして割り当てられ
おり、その他のコードはCP U 1200自身の命令
バイトである。更に、CP U 1200は4種類の種
類が異なるコプロセッサを接続可能であり、命令バイト
Doは第1のコプロセッサに対する命令バイト、Dlは
第2のコプロセッサに対する命令バイト、D2は第3の
コプロセッサに対する命令バイト、D3は第4のコプロ
セッサに対する命令バイトである。
CP U 1200の第1から第4のコプロセッサに対
する制御は夫々異なり、命令デコーダ1303はDO〜
D3の命令バイトの入力に対し、シーケンサ1304に
異なるシーケンス指定を行う。
する制御は夫々異なり、命令デコーダ1303はDO〜
D3の命令バイトの入力に対し、シーケンサ1304に
異なるシーケンス指定を行う。
第15図(a)乃至(d)は命令バイトDo〜D3に対
するC P U 1200の実行シーケンスを示す。
するC P U 1200の実行シーケンスを示す。
第15図(a)は命令バイトDOに対するCPU 12
00の実行シーケンスである。CP U 1200は命
令デコーダ1303により命令バイトDoをデコードす
ると、シーケンサ1304に対し5EQIの指定を行う
。シーケンサ1304は5EQIのシーケンス指定を受
けると、実行を開始し、制御信号線群1308によって
B I U 1307に対し、1回のリードサイクルの
発行を指令する。次に、シーケンサ1304はリードサ
イクルが完了すると、BUSY信号1309を調べ、B
USY=1ならばコプロセッサ1201の実行が完了し
ていないとしてBUSY=Oになるまで待ち状態に入る
。BUSY=Oを検出すると、シーケンサ1304は命
令の実行を完了する。
00の実行シーケンスである。CP U 1200は命
令デコーダ1303により命令バイトDoをデコードす
ると、シーケンサ1304に対し5EQIの指定を行う
。シーケンサ1304は5EQIのシーケンス指定を受
けると、実行を開始し、制御信号線群1308によって
B I U 1307に対し、1回のリードサイクルの
発行を指令する。次に、シーケンサ1304はリードサ
イクルが完了すると、BUSY信号1309を調べ、B
USY=1ならばコプロセッサ1201の実行が完了し
ていないとしてBUSY=Oになるまで待ち状態に入る
。BUSY=Oを検出すると、シーケンサ1304は命
令の実行を完了する。
第15図(b)は命令バイトD1に対するCPU 12
00の実行シーケンスである。CP U 1200は命
令デコーダ1303により命令バイトD1をデコードす
ると、シーケンサ1304に対し5EQ2の指定を行う
。シーケンサ1304は5EQ2のシーケンス指定を受
けると、実行を開始し、BUSY信号1309ヲ調へ、
BUSY=1ならばコプロセッサ12o1の実行が完了
していないとして、BUSY=Oになるまで待ち状態に
入る。BUSY=Oを検出する−と、制御信号線群13
08によってB I U1307に対し、1回のライト
サイクルの発行を指令する。次に、シーケンサ1304
はライトサイクルが完了すると、命令の実行を完了する
。
00の実行シーケンスである。CP U 1200は命
令デコーダ1303により命令バイトD1をデコードす
ると、シーケンサ1304に対し5EQ2の指定を行う
。シーケンサ1304は5EQ2のシーケンス指定を受
けると、実行を開始し、BUSY信号1309ヲ調へ、
BUSY=1ならばコプロセッサ12o1の実行が完了
していないとして、BUSY=Oになるまで待ち状態に
入る。BUSY=Oを検出する−と、制御信号線群13
08によってB I U1307に対し、1回のライト
サイクルの発行を指令する。次に、シーケンサ1304
はライトサイクルが完了すると、命令の実行を完了する
。
第15図(C)は命令バイトD2に対するCPU 12
00の実行シーケンスである。CP U 1200は命
令デコーダ1303により命令バイトD2をデコードす
ると、シーケンサ1304に対し5EQ3の指定を行う
。シーケンサ1304は5EQ3のシーケンス指定を受
けると、実行を開始し、制御信号線群1308によって
B I U 1307に対し、2回のリードサイクルの
発行を指令する。次に、シーケンサ1304は2回目の
リードサイクルが完了すると、BUSY信号1309を
調べ、BUSY=1ならばコプロセッサ1201の実行
が完了していないとしてBUSY=0になるまで待ち状
態に入る。BtJSY=Oを検出すると、シーケンサ1
304は命令の実行を完了する。
00の実行シーケンスである。CP U 1200は命
令デコーダ1303により命令バイトD2をデコードす
ると、シーケンサ1304に対し5EQ3の指定を行う
。シーケンサ1304は5EQ3のシーケンス指定を受
けると、実行を開始し、制御信号線群1308によって
B I U 1307に対し、2回のリードサイクルの
発行を指令する。次に、シーケンサ1304は2回目の
リードサイクルが完了すると、BUSY信号1309を
調べ、BUSY=1ならばコプロセッサ1201の実行
が完了していないとしてBUSY=0になるまで待ち状
態に入る。BtJSY=Oを検出すると、シーケンサ1
304は命令の実行を完了する。
第15図(d)は命令バイトD3に対するCPU 12
00の実行シーケンスである。CP U 1200は命
令デコーダ1303により命令バイトD3をデコードす
ると、シーケンサ1304に対し5EQ4の指定を行う
。シーケンサ1304は5EQ4のシーケンス指定を受
けると、実行を開始し、BUSY信号1309を調べ、
BUSY=1ならばコプロセッサ1201の実行が完了
していないとしてBUSY=Oになるまで待ち状態に入
る。BUSY=Oを検出すると、制御信号線群1308
によってB I U 1307に対し、2回のライトサ
イクルの発行を指令する。次に、シーケンサ1304は
2回目のライトサイクルが完了すると、命令の実行を完
了する。
00の実行シーケンスである。CP U 1200は命
令デコーダ1303により命令バイトD3をデコードす
ると、シーケンサ1304に対し5EQ4の指定を行う
。シーケンサ1304は5EQ4のシーケンス指定を受
けると、実行を開始し、BUSY信号1309を調べ、
BUSY=1ならばコプロセッサ1201の実行が完了
していないとしてBUSY=Oになるまで待ち状態に入
る。BUSY=Oを検出すると、制御信号線群1308
によってB I U 1307に対し、2回のライトサ
イクルの発行を指令する。次に、シーケンサ1304は
2回目のライトサイクルが完了すると、命令の実行を完
了する。
このように、種類が異なる複数のコブロセッサを接続可
能なCPUは夫々のコプロセッサに対しコードが異なる
複数の命令バイトを割り当てる必要があった。
能なCPUは夫々のコプロセッサに対しコードが異なる
複数の命令バイトを割り当てる必要があった。
[発明が解決しようとする問題点コ
しかしながら、上述した従来のシステムにおけるコプロ
セッサ接続方式では、種類が異なる複数のコプロセッサ
を接続する場合、夫々のコプロセッサに対し専用の命令
コードを割り当てる必要があり、このためプロセッサ自
身の命令コードが削減されるという問題点がある。
セッサ接続方式では、種類が異なる複数のコプロセッサ
を接続する場合、夫々のコプロセッサに対し専用の命令
コードを割り当てる必要があり、このためプロセッサ自
身の命令コードが削減されるという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
複数種類のコプロセッサに共通の唯一の命令コードで異
なる制御を行うことができ、プロセッサ自身の命令コー
ドを削減することがないコプロセッサ制御方式を提供す
ることを目的とする。
複数種類のコプロセッサに共通の唯一の命令コードで異
なる制御を行うことができ、プロセッサ自身の命令コー
ドを削減することがないコプロセッサ制御方式を提供す
ることを目的とする。
[問題点を解決するための手段]
本発明に係るコプロセッサ制御方式は、プロセッサの命
令セット中にコプロセッサに対する命令として複数種類
のコプロセッサに共通の単一の命令コードを備え、前記
プロセッサは、前記共通の命令コードとコプロセッサの
識別信号とをデコードして、前記複数種類のコプロセッ
サのうちの1つを選択的に制御することを特徴とする。
令セット中にコプロセッサに対する命令として複数種類
のコプロセッサに共通の単一の命令コードを備え、前記
プロセッサは、前記共通の命令コードとコプロセッサの
識別信号とをデコードして、前記複数種類のコプロセッ
サのうちの1つを選択的に制御することを特徴とする。
[作用コ
本発明によれば、コプロセッサの特定はコプロセッサの
識別信号により行い、複数のコプロセッサに対する命令
としては一つの命令コードしか用いていない。このため
、プロセッサ自身の命令コードがコプロセッサ制御のた
めに大幅に削減されるようなことがない。
識別信号により行い、複数のコプロセッサに対する命令
としては一つの命令コードしか用いていない。このため
、プロセッサ自身の命令コードがコプロセッサ制御のた
めに大幅に削減されるようなことがない。
[実施例]
次に、本発明の実施例に係るコプロセッサ制御方式つい
て添付の図面を参照して説明する。
て添付の図面を参照して説明する。
第1図乃至第3図は本発明の第1の実施例を示す図であ
る。
る。
第1図において、CP U 100は処理が異なる2種
類のコプロセッサ101を外部バス102を介して接続
可能であり、且つ、2種類のコプロセッサ101は同時
には接続されない。更に、c p u to。
類のコプロセッサ101を外部バス102を介して接続
可能であり、且つ、2種類のコプロセッサ101は同時
には接続されない。更に、c p u to。
には第3図の命令マツプに示すように2種類のコプロセ
ッサ101に対し、命令バイトDOのみが割り当てられ
ており、その他の命令バイトは全てCP U 100自
身の命令バイトである。CP U 100に第1のコプ
ロセッサが接続された場合、CPU100は命令バイト
DOをデコードして前述した第15図(a)に示す5E
Q1の処理を行う。一方、CP U 100に第2のコ
プロセッサが接続された場合、CP U 100は命令
バイトDoをデコードして第15図(b)に示す5EQ
2の処理を行う。
ッサ101に対し、命令バイトDOのみが割り当てられ
ており、その他の命令バイトは全てCP U 100自
身の命令バイトである。CP U 100に第1のコプ
ロセッサが接続された場合、CPU100は命令バイト
DOをデコードして前述した第15図(a)に示す5E
Q1の処理を行う。一方、CP U 100に第2のコ
プロセッサが接続された場合、CP U 100は命令
バイトDoをデコードして第15図(b)に示す5EQ
2の処理を行う。
先ず、CP Ulooと第1のコプロセッサ101とを
接続する場合、コプロセッサ識別信号線103を” 1
” ニ固定する0次に、CP tJ 100が第1の
コプロセッサに対する命令バイトDOを外部バス102
より入力すると、入力された命令バイトDOは一旦命令
バッファ202に蓄えられ、更に命令デコーダ203に
出力される。命令デコーダ203は入力された命令バイ
トDOと、コプロセッサ識別信号線103(=’“1”
)とをデコードし、シーケンサ204に対しシーケンス
指定信号線群205によって5EQIのシーケンス指定
を行う、シーケンサ204はシーケンス指定信号線群2
05の指定に従い、第15図(a)に示す処理を行う。
接続する場合、コプロセッサ識別信号線103を” 1
” ニ固定する0次に、CP tJ 100が第1の
コプロセッサに対する命令バイトDOを外部バス102
より入力すると、入力された命令バイトDOは一旦命令
バッファ202に蓄えられ、更に命令デコーダ203に
出力される。命令デコーダ203は入力された命令バイ
トDOと、コプロセッサ識別信号線103(=’“1”
)とをデコードし、シーケンサ204に対しシーケンス
指定信号線群205によって5EQIのシーケンス指定
を行う、シーケンサ204はシーケンス指定信号線群2
05の指定に従い、第15図(a)に示す処理を行う。
つまり、制御信号線群208によってBIU207に対
し、1回のリードサイクルの発行を指令する。次に、シ
ーケンサ204はリードサイクルが完了すると、BUS
Y信号209を調べ、BUSY=1ならばコプロセッサ
101の実行が完了していないとしてBLJSY=0に
なるまで待ち状態に入る。BUSY=Oを検出すると、
シーケンサ204は命令の実行を完了する。
し、1回のリードサイクルの発行を指令する。次に、シ
ーケンサ204はリードサイクルが完了すると、BUS
Y信号209を調べ、BUSY=1ならばコプロセッサ
101の実行が完了していないとしてBLJSY=0に
なるまで待ち状態に入る。BUSY=Oを検出すると、
シーケンサ204は命令の実行を完了する。
次に、c P U 100と第2のコプロセッサ101
とを接続する場合、コプロセッサ識別信号線103を“
0″に固定する。次に、CP U 100が第2のコプ
ロセッサに対する命令バイトDOを外部バス102より
入力すると、入力された命令バイトDOは一旦命令バッ
ファ202に蓄えられ、更に、命令デコーダ203に出
力される。命令デコーダ203は入力された命令バイト
DOと、コプロセッサ識別信号線103(=“0パ)と
をデコードし、シーケンサ204に対しシーケンス指定
信号線群205によって5EQ2のシーケンス指定を行
う。シーケンサ204はシーケンス指定信号線群205
の指定に従い、第15図(b)に示す処理を行う。つま
り、BUSY信号209を調べ、BUSY=1ならばコ
プロセッサ101の実行が完了していないとしてBUS
Y=Oになるまで待ち状態に入る。BUSY=0を検出
すると、制御信号線群208によってBIU207に対
し、1回のライトサイクルの発行を指令する。次に、シ
ーケンサ204はライトサイクルが完了すると、命令の
実行を完了する。
とを接続する場合、コプロセッサ識別信号線103を“
0″に固定する。次に、CP U 100が第2のコプ
ロセッサに対する命令バイトDOを外部バス102より
入力すると、入力された命令バイトDOは一旦命令バッ
ファ202に蓄えられ、更に、命令デコーダ203に出
力される。命令デコーダ203は入力された命令バイト
DOと、コプロセッサ識別信号線103(=“0パ)と
をデコードし、シーケンサ204に対しシーケンス指定
信号線群205によって5EQ2のシーケンス指定を行
う。シーケンサ204はシーケンス指定信号線群205
の指定に従い、第15図(b)に示す処理を行う。つま
り、BUSY信号209を調べ、BUSY=1ならばコ
プロセッサ101の実行が完了していないとしてBUS
Y=Oになるまで待ち状態に入る。BUSY=0を検出
すると、制御信号線群208によってBIU207に対
し、1回のライトサイクルの発行を指令する。次に、シ
ーケンサ204はライトサイクルが完了すると、命令の
実行を完了する。
上述したように、第1の実施例では命令デコーダ203
で単一の命令バイトDOと、コプロセッサ識別信号線1
03とを同時にデコードすることにより、単一の命令バ
イトで2種類のコプロセッサに対する制御を変えること
できる。
で単一の命令バイトDOと、コプロセッサ識別信号線1
03とを同時にデコードすることにより、単一の命令バ
イトで2種類のコプロセッサに対する制御を変えること
できる。
第4図及び第5図は本発明の第2の実施例を示す図であ
る。
る。
第4図において、CP U 400は処理が異なる4種
類のコプロセッサ401を接続可能であり、且つ、4種
類のコプロセッサ401は同時には接続されなぃ。更に
、CP U 400は第3図の命令マツプに示したよう
に4種類のコプロセッサ401に対し、命令バイトDo
のみが割り当てられており、その他の命令バイトは全て
CP U 400自身の命令バイトである。CP U
400に第1のコプロセッサが接続された場合、CP
U 400は命令バイトDoをデコードして第15図(
a)に示す5EQIの処理を行う。CP U 200に
第2のコプロセッサが接続された場合、CP U 40
0は命令バイトDOをデコードして第15図(C)に示
す5EQ2の処理を行う、CPU400に第3のコプロ
セッサが接続された場合、CP U 400は命令バイ
トDoをデコードして第15図(C)に示す5EQ3の
処理を行う。
類のコプロセッサ401を接続可能であり、且つ、4種
類のコプロセッサ401は同時には接続されなぃ。更に
、CP U 400は第3図の命令マツプに示したよう
に4種類のコプロセッサ401に対し、命令バイトDo
のみが割り当てられており、その他の命令バイトは全て
CP U 400自身の命令バイトである。CP U
400に第1のコプロセッサが接続された場合、CP
U 400は命令バイトDoをデコードして第15図(
a)に示す5EQIの処理を行う。CP U 200に
第2のコプロセッサが接続された場合、CP U 40
0は命令バイトDOをデコードして第15図(C)に示
す5EQ2の処理を行う、CPU400に第3のコプロ
セッサが接続された場合、CP U 400は命令バイ
トDoをデコードして第15図(C)に示す5EQ3の
処理を行う。
CP U 400に第4のコプロセッサが接続された場
合、CP U 400は命令バイトDOをデコードして
第15図(d)に示す5EQ4の処理を行う。
合、CP U 400は命令バイトDOをデコードして
第15図(d)に示す5EQ4の処理を行う。
先ず、CP U 400と第1のコプロセッサ401と
を接続する場合、コプロセッサ識別信号線403を“1
”に、コプロセッサ識別信号線404を“1゛。
を接続する場合、コプロセッサ識別信号線403を“1
”に、コプロセッサ識別信号線404を“1゛。
に固定する。次に、CP U 400が第1のコプロセ
ッサに対する命令バイトDoを外部バス402より入力
すると、入力された命令バイトDOは一旦命令バッファ
502に蓄えられ、更に、命令デコーダ503に出力さ
れる。命令デコーダ503は入力された命令バイトDO
と、コプロセッサ識別信号線403.404(=“°1
パ、1゛°)とをデコードし、シーケンサ504に対し
シーケンス指定信号線群505によって5EQIのシー
ケンス指定を行う。シーケンサ504はシーケンス指定
信号線群505の指定に従い、第15図(a)に示す処
理を行う。つまり、制御信号線群508によってBIU
507に対し、1回のリードサイクルの発行を指令する
0次に、シーケンサ504はリードサイクルが完了する
と、BUSY信号509を調べ、BUSY=1ならばコ
プロセッサ401の実行が完了していないとしてBUS
Y=Oになるまで待ち状態に入る。BUsy=oを検出
すると、シーケンサ504は命令の実行を完了する。
ッサに対する命令バイトDoを外部バス402より入力
すると、入力された命令バイトDOは一旦命令バッファ
502に蓄えられ、更に、命令デコーダ503に出力さ
れる。命令デコーダ503は入力された命令バイトDO
と、コプロセッサ識別信号線403.404(=“°1
パ、1゛°)とをデコードし、シーケンサ504に対し
シーケンス指定信号線群505によって5EQIのシー
ケンス指定を行う。シーケンサ504はシーケンス指定
信号線群505の指定に従い、第15図(a)に示す処
理を行う。つまり、制御信号線群508によってBIU
507に対し、1回のリードサイクルの発行を指令する
0次に、シーケンサ504はリードサイクルが完了する
と、BUSY信号509を調べ、BUSY=1ならばコ
プロセッサ401の実行が完了していないとしてBUS
Y=Oになるまで待ち状態に入る。BUsy=oを検出
すると、シーケンサ504は命令の実行を完了する。
次に、CP U 400と第2のコプロセッサ401と
を接続する場合、コプロセッサ識別信号線403は″“
O”に、コプロセッサ識別信号線404は“1′′に固
定する。次に、CP U 400が第2のコプロセッサ
に対する命令バイトDoを外部バス402より入力する
と、入力された命令バイトDOは一旦命令バッファ50
2に蓄えられ、更に、命令デコーダ503に出力される
。命令デコーダ503は入力されり命令バイトDoと、
コプロセッサ識別信号線403.404 (=“Oパ
、“’1”)とをデコードし、シーケンサ504に対し
シーケンス指定信号線群505によって5EQ2のシー
ケンス指定を行う。シーケンサ504はシーケンス指定
信号線群505の指定に従い、第15図(b)に示す処
理を行う。つまり、BUSY信号509を調べ、BUS
Y=1ならばコプロセッサ401の実行が完了していな
いとしてBUSY=Oになるまで待ち状態に入る。Bu
sy=oを検出すると、制御信号線群508によってB
IU507に対し、1回のライトサイクルの発行を指令
する6次に、シーケンサ504はライトサイクルが完了
すると、命令の実行を完了する。
を接続する場合、コプロセッサ識別信号線403は″“
O”に、コプロセッサ識別信号線404は“1′′に固
定する。次に、CP U 400が第2のコプロセッサ
に対する命令バイトDoを外部バス402より入力する
と、入力された命令バイトDOは一旦命令バッファ50
2に蓄えられ、更に、命令デコーダ503に出力される
。命令デコーダ503は入力されり命令バイトDoと、
コプロセッサ識別信号線403.404 (=“Oパ
、“’1”)とをデコードし、シーケンサ504に対し
シーケンス指定信号線群505によって5EQ2のシー
ケンス指定を行う。シーケンサ504はシーケンス指定
信号線群505の指定に従い、第15図(b)に示す処
理を行う。つまり、BUSY信号509を調べ、BUS
Y=1ならばコプロセッサ401の実行が完了していな
いとしてBUSY=Oになるまで待ち状態に入る。Bu
sy=oを検出すると、制御信号線群508によってB
IU507に対し、1回のライトサイクルの発行を指令
する6次に、シーケンサ504はライトサイクルが完了
すると、命令の実行を完了する。
次に、CP U 400と第3のコプロセッサ401と
を接続する場合、コプロセッサ識別信号線403を“1
″に、コプロセッサ識別信号線404を“0”に固定す
る。次に、c p u 400が第3のコプロセッサに
対する命令バイトDoを外部バス402より入力すると
、入力された命令バイトDOは一旦命令バッファ502
に蓄えられ、更に、命令デコーダ503に出力される。
を接続する場合、コプロセッサ識別信号線403を“1
″に、コプロセッサ識別信号線404を“0”に固定す
る。次に、c p u 400が第3のコプロセッサに
対する命令バイトDoを外部バス402より入力すると
、入力された命令バイトDOは一旦命令バッファ502
に蓄えられ、更に、命令デコーダ503に出力される。
命令デコーダ503は入力された命令バイトDoと、コ
プロセッサ識別信号線403.404 (=“1″、
“0″)とをデコードし、シーケンサ504に対しシー
ケンス指定信号線群505によって5EQ3のシーケン
ス指定を行う。
プロセッサ識別信号線403.404 (=“1″、
“0″)とをデコードし、シーケンサ504に対しシー
ケンス指定信号線群505によって5EQ3のシーケン
ス指定を行う。
シーケンサ504はシーケンス指定信号線群505の指
定に従い、第15図(c)に示す処理を行う。
定に従い、第15図(c)に示す処理を行う。
つまり、制御信号線群508によってBIU507に対
し、2回のリードサイクルの発行を指令する。
し、2回のリードサイクルの発行を指令する。
次に、シーケンサ504は2回目のリードサイクルが完
了すると、BUSY信号509を調べ、BUSY=1な
らばコプロセッサ401の実行が完了していないとして
BUSY=Oになるまで待ち状態に入る。BUSY=O
を検出すると、シーケンサ504は命令の実行を完了す
る。
了すると、BUSY信号509を調べ、BUSY=1な
らばコプロセッサ401の実行が完了していないとして
BUSY=Oになるまで待ち状態に入る。BUSY=O
を検出すると、シーケンサ504は命令の実行を完了す
る。
次に、CP U 400と第4のコプロセッサ401と
を接続する場合、コプロセッサ識別信号線403を“O
ITに、コプロセッサ識別信号線404を“0″に固定
する0次に、CP U 400が第2のコプロセッサに
対する命令バイトDOを外部バス402より入力すると
、入力された命令バイトDoは一旦命令バッファ402
に蓄えられ、更に、命令デコーダ503に出力される。
を接続する場合、コプロセッサ識別信号線403を“O
ITに、コプロセッサ識別信号線404を“0″に固定
する0次に、CP U 400が第2のコプロセッサに
対する命令バイトDOを外部バス402より入力すると
、入力された命令バイトDoは一旦命令バッファ402
に蓄えられ、更に、命令デコーダ503に出力される。
命令デコーダ503は入力された命令バイトDOと、コ
プロセッサ識別信号線403.404 (= ”O”
、 ’“0″)とをデコードし、シーケンサ504
に対しシーケンス指定信号線群505によって5EQ4
のシーケンス指定を行う。
プロセッサ識別信号線403.404 (= ”O”
、 ’“0″)とをデコードし、シーケンサ504
に対しシーケンス指定信号線群505によって5EQ4
のシーケンス指定を行う。
シーケンサ504はシーケンス指定信号線群505の指
定に従い、第15図(d)に示す処理を行う。
定に従い、第15図(d)に示す処理を行う。
つまり、BtJSY信号509を調べ、BUSY=1な
らばコプロセッサ401の実行が完了していないとして
BUSY=Oになるまで待ち状態に入る。
らばコプロセッサ401の実行が完了していないとして
BUSY=Oになるまで待ち状態に入る。
BUSY=Oを検出すると、制御信号線群508によっ
てBIU507に対し、2回のライトサイクルの発行を
指令する。次に、シーケンサ504は2回目のライトサ
イクルが完了すると、命令の実行を完了する。
てBIU507に対し、2回のライトサイクルの発行を
指令する。次に、シーケンサ504は2回目のライトサ
イクルが完了すると、命令の実行を完了する。
上述したように、第2の実施例においては、命令デコー
ダ504で単一の命令バイトDOと、コプロセッサ識別
信号線403.404とを同時にデコードすることによ
り、単一の命令バイトで4種類のコプロセッサに対する
制御を変えることができる。
ダ504で単一の命令バイトDOと、コプロセッサ識別
信号線403.404とを同時にデコードすることによ
り、単一の命令バイトで4種類のコプロセッサに対する
制御を変えることができる。
第6図乃至第8図は本発明の第3の実施例を示す図であ
る。
る。
第6図において、CP U 600は処理が異なる2種
類のコプロセッサを接続可能であり、且つ2種類のコプ
ロセッサは同時には接続されない。更に、CP U 6
00は第3図の命令マツプに示したように2種類のコプ
ロセッサに対し、命令バイトDOのみが割り当てられて
おり、その他の命令バイトは全てCP U 600自身
の命令バイトである。CPU600に第1のコプロセッ
サが接続された場合、CP U 600は命令バイトD
oをデコードして第15図(a)に示す5EQ1の処理
を行う。一方、CPU600に第2のコプロセッサが接
続された場合、CP U 600は命令バイトDoをデ
コードして第15図(b)に示す5EQ2の処理を行う
。
類のコプロセッサを接続可能であり、且つ2種類のコプ
ロセッサは同時には接続されない。更に、CP U 6
00は第3図の命令マツプに示したように2種類のコプ
ロセッサに対し、命令バイトDOのみが割り当てられて
おり、その他の命令バイトは全てCP U 600自身
の命令バイトである。CPU600に第1のコプロセッ
サが接続された場合、CP U 600は命令バイトD
oをデコードして第15図(a)に示す5EQ1の処理
を行う。一方、CPU600に第2のコプロセッサが接
続された場合、CP U 600は命令バイトDoをデ
コードして第15図(b)に示す5EQ2の処理を行う
。
603はロウアクティブ入力の第1のコプロセッサ制御
信号線であり、リセット時はハイレベル“1”になって
いる。711はリセット信号である。
信号線であり、リセット時はハイレベル“1”になって
いる。711はリセット信号である。
先ず、CP tJ 600と第1のコプロセッサ601
とを接続する場合、第1のコプロセッサ制御信号線60
3を第1のコプロセッサに接続する。コプロセッサ識別
部710は第1のコプロセッサ制御信号線603と、リ
セット信号711とを入力し、第8図(a)に示すよう
にリセット信号711の立下がりエツジでコプロセッサ
制御信号603(=“1”)をラッチし、コプロセッサ
識別信号線712に出力する。次に、CP U 600
が第1のコプロセッサに対する命令バイトDOを外部バ
ス602より入力すると、入力さ°れた命令バイトDO
は一旦命令バッファ702に蓄えられ、更に、命令デコ
ーダ703に出力される。命令デコーダ703は入力さ
れた命令バイトDOと、コプロセッサ識別信号線712
(=“1”)とをデコードし、シーケンサ704に対し
シーケンス指定信号線群705によって5EQ1のシー
ケンス指定を行う。シーケンサ704はシーケンス指定
信号線群705の指定に従い、第15図(a)に示す処
理を行う。つまり、制御信号線群708によってBIU
707に対し、1回のリードサイクルの発行を指令する
。次に、シーケンサ704はリードサイクルが完了する
と、BUSY信号709を調べ、BUSY=1ならばコ
プロセッサ601の実行が完了していないとしてBUS
Y=0になるまで待ち状態に入る。BUSY=Oを検出
すると、シーケンサ704は命令の実行を完了する。
とを接続する場合、第1のコプロセッサ制御信号線60
3を第1のコプロセッサに接続する。コプロセッサ識別
部710は第1のコプロセッサ制御信号線603と、リ
セット信号711とを入力し、第8図(a)に示すよう
にリセット信号711の立下がりエツジでコプロセッサ
制御信号603(=“1”)をラッチし、コプロセッサ
識別信号線712に出力する。次に、CP U 600
が第1のコプロセッサに対する命令バイトDOを外部バ
ス602より入力すると、入力さ°れた命令バイトDO
は一旦命令バッファ702に蓄えられ、更に、命令デコ
ーダ703に出力される。命令デコーダ703は入力さ
れた命令バイトDOと、コプロセッサ識別信号線712
(=“1”)とをデコードし、シーケンサ704に対し
シーケンス指定信号線群705によって5EQ1のシー
ケンス指定を行う。シーケンサ704はシーケンス指定
信号線群705の指定に従い、第15図(a)に示す処
理を行う。つまり、制御信号線群708によってBIU
707に対し、1回のリードサイクルの発行を指令する
。次に、シーケンサ704はリードサイクルが完了する
と、BUSY信号709を調べ、BUSY=1ならばコ
プロセッサ601の実行が完了していないとしてBUS
Y=0になるまで待ち状態に入る。BUSY=Oを検出
すると、シーケンサ704は命令の実行を完了する。
次に、CP U 600と第2のコプロセッサ601と
を接続する場合、第1のコプロセッサ制御信号線603
は“0°゛に固定しておく。コプロセッサ識別部710
は第8図(b)に示すようにリセット信号711の立下
がりエツジでコプロセッサ制御信号603 (=“O”
)をラッチし、コプロセッサ識別信号線712に出力す
る。次に、CP U 600が第2のコプロセッサに対
する命令バイトDOを外部バス602より入力すると、
入力された命令バイトD。
を接続する場合、第1のコプロセッサ制御信号線603
は“0°゛に固定しておく。コプロセッサ識別部710
は第8図(b)に示すようにリセット信号711の立下
がりエツジでコプロセッサ制御信号603 (=“O”
)をラッチし、コプロセッサ識別信号線712に出力す
る。次に、CP U 600が第2のコプロセッサに対
する命令バイトDOを外部バス602より入力すると、
入力された命令バイトD。
は−旦命令バッファ702に蓄えられ、更に、命令デコ
ーダ703に出力される。命令デコーダ703は入力さ
れた命令バイトDOと、コプロセッサ識別信号線712
(= ”O” ’)とをデコードし、シーケンサ7
04に対しシーケンス指定信号線群705によって5E
Q2のシーケンス指定を行う、シーケンサ704はシー
ケンス指定信号線群705の指定に従い、第15図(b
)に示す処理を行う。つまり、BUSY信号709を調
べ、BUSY=1ならばコプロセッサ601の実行が完
了していないとしてBUSY=Oになるまで待ち状態に
入る。BUSY−〇を検出すると、制御信号線群708
によってBIU707に対し、1回のライトサイクルの
発行を指令する。次に、シーケンサ704はライトサイ
クルが完了すると、命令の実行を完了する。
ーダ703に出力される。命令デコーダ703は入力さ
れた命令バイトDOと、コプロセッサ識別信号線712
(= ”O” ’)とをデコードし、シーケンサ7
04に対しシーケンス指定信号線群705によって5E
Q2のシーケンス指定を行う、シーケンサ704はシー
ケンス指定信号線群705の指定に従い、第15図(b
)に示す処理を行う。つまり、BUSY信号709を調
べ、BUSY=1ならばコプロセッサ601の実行が完
了していないとしてBUSY=Oになるまで待ち状態に
入る。BUSY−〇を検出すると、制御信号線群708
によってBIU707に対し、1回のライトサイクルの
発行を指令する。次に、シーケンサ704はライトサイ
クルが完了すると、命令の実行を完了する。
上述したように、この第3の実施例においてはコプロセ
ッサ制御信号603をリセット信号711でラッチして
コプロセッサ識別信号712を生成し、命令デコーダ7
04で単一の命令バイトDoと、上記コプロセッサ識別
信号線712とを同時にデコードすることにより、単一
の命令バイトで2種類のコプロセッサに対する制御を変
えるとができる。
ッサ制御信号603をリセット信号711でラッチして
コプロセッサ識別信号712を生成し、命令デコーダ7
04で単一の命令バイトDoと、上記コプロセッサ識別
信号線712とを同時にデコードすることにより、単一
の命令バイトで2種類のコプロセッサに対する制御を変
えるとができる。
第9図乃至第11図は本発明の第4の実施例を示す図で
ある。
ある。
第9図において、CP U 900は処理が異なる4種
類のコプロセッサを接続可能であり、且つ4種類のコプ
ロセッサは同時には接続されない。更に、CP U 9
00は第3図の命令マツプに示したように4種類のコプ
ロセッサに対し、命令バイトDOのみが割り当てられて
おり、その他の命令バイトは全てCP U 900自身
の命令バイトである。CPU900に第1のコプロセッ
サが接続された場合、CPU900は命令バイトDoを
デコードして第15図(a)に示す5EQIの処理を行
う、CPU900に第2のコプロセッサが接続された場
合、CPU900は命令バイトDOをデコードして第1
5図(b)に示す5EQ2の処理を行う、CPU900
に第3のコプロセッサが接続された場合、CPU900
は命令バイトDOをデコードして第15図(C)に示す
5EQ3の処理を行う。CPU900に第4のコプロセ
ッサが接続された場合、CPU900は命令バイトDo
をデコードして第15図(d)に示す5EQ4の処理を
行う。
類のコプロセッサを接続可能であり、且つ4種類のコプ
ロセッサは同時には接続されない。更に、CP U 9
00は第3図の命令マツプに示したように4種類のコプ
ロセッサに対し、命令バイトDOのみが割り当てられて
おり、その他の命令バイトは全てCP U 900自身
の命令バイトである。CPU900に第1のコプロセッ
サが接続された場合、CPU900は命令バイトDoを
デコードして第15図(a)に示す5EQIの処理を行
う、CPU900に第2のコプロセッサが接続された場
合、CPU900は命令バイトDOをデコードして第1
5図(b)に示す5EQ2の処理を行う、CPU900
に第3のコプロセッサが接続された場合、CPU900
は命令バイトDOをデコードして第15図(C)に示す
5EQ3の処理を行う。CPU900に第4のコプロセ
ッサが接続された場合、CPU900は命令バイトDo
をデコードして第15図(d)に示す5EQ4の処理を
行う。
903はロウアクティブ入力の第1のコプロセッサ制御
信号線であり、リセット時はハイレベル°“1′°にな
っている。904はロウアクティブ入力の第2のコプロ
セッサ制御信号線であり、リセット時はハイレベル“1
゛′になっている。なお、1011はリセット信号であ
る。
信号線であり、リセット時はハイレベル°“1′°にな
っている。904はロウアクティブ入力の第2のコプロ
セッサ制御信号線であり、リセット時はハイレベル“1
゛′になっている。なお、1011はリセット信号であ
る。
先ず、CP U 900と第1のコプロセッサ901と
を接続する場合、第1のコプロセッサ制御信号線903
を第1のコプロセッサに接続し、第2のコプロセッサ制
御信号線904を“1パに固定する。コプロセッサ識別
部1010は第1のコプロセッサ制御信号線903と、
第2のコプロセッサ制御信号線904と、リセット信号
1011とを入力し、第11図(a)に示すように、リ
セット信号1011の立下がりエツジで第1のコプロセ
ッサ制御信号903(=“1°′)及び第2のコプロセ
ッサ制御信号904(=“1”)をラッチし、夫々コプ
ロセッサ識別信号線1012.1013に出力する。
を接続する場合、第1のコプロセッサ制御信号線903
を第1のコプロセッサに接続し、第2のコプロセッサ制
御信号線904を“1パに固定する。コプロセッサ識別
部1010は第1のコプロセッサ制御信号線903と、
第2のコプロセッサ制御信号線904と、リセット信号
1011とを入力し、第11図(a)に示すように、リ
セット信号1011の立下がりエツジで第1のコプロセ
ッサ制御信号903(=“1°′)及び第2のコプロセ
ッサ制御信号904(=“1”)をラッチし、夫々コプ
ロセッサ識別信号線1012.1013に出力する。
次に、CP U 900が第1のコプロセッサに対する
命令バイトDoを外部バス902より入力すると、入力
された命令バイトDOは一旦命令バッファ1002に蓄
えられ、更に、命令デコーダ1003に出力される。命
令デコーダ1003は入力された命令バイトDOと、コ
プロセッサ識別信号線1012.1013(=“1”、
′1”)とをデコードし、シーケンサ1004に対しシ
ーケンス指定信号線群1005によって5EQIのシー
ケンス指定を行う。シーケンサ1004はシーケンス指
定信号線群1005の指定に従い、第15図(a)、に
示す処理を行う。つまり、制御信号線群1008によっ
てB I U 1007に対し、1回のリードサイクル
の発行を指令する。次に、シーケンサ1004はリード
サイクルが完了すると、BUSY信号1009を調べ、
BUSY=1ならばコプロセッサ901の実行が完了し
ていないとして、BUSY=Oになるまで待ち状態に入
る。BUSY=0を検出すると、シーケンサ1004は
命令の実行を完了する。
命令バイトDoを外部バス902より入力すると、入力
された命令バイトDOは一旦命令バッファ1002に蓄
えられ、更に、命令デコーダ1003に出力される。命
令デコーダ1003は入力された命令バイトDOと、コ
プロセッサ識別信号線1012.1013(=“1”、
′1”)とをデコードし、シーケンサ1004に対しシ
ーケンス指定信号線群1005によって5EQIのシー
ケンス指定を行う。シーケンサ1004はシーケンス指
定信号線群1005の指定に従い、第15図(a)、に
示す処理を行う。つまり、制御信号線群1008によっ
てB I U 1007に対し、1回のリードサイクル
の発行を指令する。次に、シーケンサ1004はリード
サイクルが完了すると、BUSY信号1009を調べ、
BUSY=1ならばコプロセッサ901の実行が完了し
ていないとして、BUSY=Oになるまで待ち状態に入
る。BUSY=0を検出すると、シーケンサ1004は
命令の実行を完了する。
次に、CP U 900と第2のコプロセッサ901と
を接続する場合、第1のコプロセッサ制御信号線903
を“0”に固定し、第2のコプロセッサ制御信号線90
4を第2のコプロセッサに接続する。コプロセッサ識別
部1010は第1のコプロセッサ制御信号線903と、
第2のコプロセッサ制御信号線904と、リセット信号
1011とを入力し、第11図(b)に示すように、リ
セット信号1011の立下がりエツジで第1のコプロセ
ッサ制御信号903(=“’O”)及び第2のコプロセ
ッサ制御信号904(=“1”)をラッチし、夫々コプ
ロセッサ識別信号線1012.1013に出力する。
を接続する場合、第1のコプロセッサ制御信号線903
を“0”に固定し、第2のコプロセッサ制御信号線90
4を第2のコプロセッサに接続する。コプロセッサ識別
部1010は第1のコプロセッサ制御信号線903と、
第2のコプロセッサ制御信号線904と、リセット信号
1011とを入力し、第11図(b)に示すように、リ
セット信号1011の立下がりエツジで第1のコプロセ
ッサ制御信号903(=“’O”)及び第2のコプロセ
ッサ制御信号904(=“1”)をラッチし、夫々コプ
ロセッサ識別信号線1012.1013に出力する。
次に、CP U 900が第2のコプロセッサに対する
命令バイトDOを外部バス902より入力すると、入力
された命令バイトDOは一旦命令バッファ1002に蓄
えられ、更に、命令デコーダ1003に出力される。命
令デコーダ1003は入力された命令バイトDOと、コ
プロセッサ識別信号線1012.1013(=“0”、
“1”)とをデコードし、シーケンサ1004に対しシ
ーケンス指定信号線群1005によって5EQ1のシー
ケンス指定を行う。シーケンサ1004はシーケンス指
定信号線群1005の指定に従い、第15図(b)に示
す処理を行う、つまり、BUSY信号1009を調べ、
BUSY=1ならばコプロセッサ901の実行が完了し
ていないとしてBUSY=Oになるまで待ち状態に入る
。BUSY=0を検出すると、制御信号線群toogに
よってBIU1007に対し、1回のライトサイクルの
発行を指令する。次に、シーケンサ1004はライトサ
イクルが完了すると、命令の実行を完了する。
命令バイトDOを外部バス902より入力すると、入力
された命令バイトDOは一旦命令バッファ1002に蓄
えられ、更に、命令デコーダ1003に出力される。命
令デコーダ1003は入力された命令バイトDOと、コ
プロセッサ識別信号線1012.1013(=“0”、
“1”)とをデコードし、シーケンサ1004に対しシ
ーケンス指定信号線群1005によって5EQ1のシー
ケンス指定を行う。シーケンサ1004はシーケンス指
定信号線群1005の指定に従い、第15図(b)に示
す処理を行う、つまり、BUSY信号1009を調べ、
BUSY=1ならばコプロセッサ901の実行が完了し
ていないとしてBUSY=Oになるまで待ち状態に入る
。BUSY=0を検出すると、制御信号線群toogに
よってBIU1007に対し、1回のライトサイクルの
発行を指令する。次に、シーケンサ1004はライトサ
イクルが完了すると、命令の実行を完了する。
次に、’CPU900と第3のコプロセッサ901とを
接続する場合、第1のコプロセッサ制御信号線903は
“1′”を固定し、第2のコプロセッサ制御信号線90
4を“0”に固定する。コプロセッサ識別部1010は
第1のコプロセッサ制御信号線903と、第2のコプロ
セッサ制御信号線904と、リセット信号1011とを
入力し、第11図(C)に示すようにリセット信号10
11の立下がりエツジで第1のコプロセッサ制御信号9
03(“=1・”)及び第2のコプロセッサ制御信号9
04(“=O”)をラッチし、夫々コプロセッサ識別信
号線1012.1013に出力する。
接続する場合、第1のコプロセッサ制御信号線903は
“1′”を固定し、第2のコプロセッサ制御信号線90
4を“0”に固定する。コプロセッサ識別部1010は
第1のコプロセッサ制御信号線903と、第2のコプロ
セッサ制御信号線904と、リセット信号1011とを
入力し、第11図(C)に示すようにリセット信号10
11の立下がりエツジで第1のコプロセッサ制御信号9
03(“=1・”)及び第2のコプロセッサ制御信号9
04(“=O”)をラッチし、夫々コプロセッサ識別信
号線1012.1013に出力する。
次に、CP U 900が第3の、コプロセッサに対す
る命令バイトDoを外部バス902より入力すると、入
力された命令バイトDOは一旦命令バッファ1002に
蓄えられ、更に、命令デコーダ1003に出力される。
る命令バイトDoを外部バス902より入力すると、入
力された命令バイトDOは一旦命令バッファ1002に
蓄えられ、更に、命令デコーダ1003に出力される。
命令デコーダ1003は入力された命令バイトDoと、
コプロセッサ識別信号線1012.1013(=”1”
、パ0°′)とをデコードし、シーケンサ1004に対
しシーケンス指定信号線群1005によって5EQ3の
シーケンス指定を行う。シーケンサ1004はシーケン
ス指定信号線群1005の指定に従い、第15図(c)
に示す処理を行う。つまり、制御信号線群1008によ
ってB I U 1007に対し、2回のリードサイク
ルの発行を指令する。次に、シーケンサ1004は2回
目のリードサイクルが完了すると、BUSY信号100
9を調べ、BtJSY=1ならばコプロセッサ901の
実行が完了していないとして、BUSY=Oになるまで
待ち状態に入る。BUSY=Oを検出すると、シーケン
サ1004は命令の実行を完了する。
コプロセッサ識別信号線1012.1013(=”1”
、パ0°′)とをデコードし、シーケンサ1004に対
しシーケンス指定信号線群1005によって5EQ3の
シーケンス指定を行う。シーケンサ1004はシーケン
ス指定信号線群1005の指定に従い、第15図(c)
に示す処理を行う。つまり、制御信号線群1008によ
ってB I U 1007に対し、2回のリードサイク
ルの発行を指令する。次に、シーケンサ1004は2回
目のリードサイクルが完了すると、BUSY信号100
9を調べ、BtJSY=1ならばコプロセッサ901の
実行が完了していないとして、BUSY=Oになるまで
待ち状態に入る。BUSY=Oを検出すると、シーケン
サ1004は命令の実行を完了する。
次に、CP U 900と第4のコプロセッサ901と
を接続する場合、第1のコプロセッサ制御信号線903
を“0″に固定し、第2のコプロセッサ制御信号線90
4を“0”に固定する。コプロセッサ識別部1010は
第1のコプロセッサ制御信号線903と、第2のコプロ
セッサ制御信号線904と、リセット信号1011とを
入力し、第11図(d)に示すようにリセット信号10
11の立下がりエツジで第1のコプロセッサ制御信号9
03(=’“O”)及び第2のコプロセッサ制御信号9
04(=“0°′)をラッチし、夫々コプロセッサ識別
信号線1012.1013に出力する。
を接続する場合、第1のコプロセッサ制御信号線903
を“0″に固定し、第2のコプロセッサ制御信号線90
4を“0”に固定する。コプロセッサ識別部1010は
第1のコプロセッサ制御信号線903と、第2のコプロ
セッサ制御信号線904と、リセット信号1011とを
入力し、第11図(d)に示すようにリセット信号10
11の立下がりエツジで第1のコプロセッサ制御信号9
03(=’“O”)及び第2のコプロセッサ制御信号9
04(=“0°′)をラッチし、夫々コプロセッサ識別
信号線1012.1013に出力する。
次に、CP U 900が第2のコプロセッサに対する
命令バイトDoを外部バス902より入力すると、入力
された命令バイトDoは一旦命令バッファ1002に蓄
えられ、更に、命令デコーダ1003に出力される。命
令デコーダ1003は入力された命令パイ)Doと、コ
プロセッサ識別信号線1012.1013(=゛0“、
“0″)とをデコードし、シーケンサ1004に対しシ
ーケンス指定信号線群1005によって5EQ4のシー
ケンス指定を行う。シーケンサ1004はシーケンス指
定信号線群1005の指定に従い、第15図(d)に示
す処理を行う。つまり、BUSY信号1009を調べ、
BUSY=1ならばコプロセッサ901の実行が完了し
ていないとしてBUSY=Oになるまで待ち状態に入る
。BUSY=0を検出すると、制御信号線群1008に
よってBIU1007に対し、2回のライトサイクルの
発行を指令する。次に、シーケンサ1004は2回目の
ライトサイクルが完了すると、命令の実行を完了する。
命令バイトDoを外部バス902より入力すると、入力
された命令バイトDoは一旦命令バッファ1002に蓄
えられ、更に、命令デコーダ1003に出力される。命
令デコーダ1003は入力された命令パイ)Doと、コ
プロセッサ識別信号線1012.1013(=゛0“、
“0″)とをデコードし、シーケンサ1004に対しシ
ーケンス指定信号線群1005によって5EQ4のシー
ケンス指定を行う。シーケンサ1004はシーケンス指
定信号線群1005の指定に従い、第15図(d)に示
す処理を行う。つまり、BUSY信号1009を調べ、
BUSY=1ならばコプロセッサ901の実行が完了し
ていないとしてBUSY=Oになるまで待ち状態に入る
。BUSY=0を検出すると、制御信号線群1008に
よってBIU1007に対し、2回のライトサイクルの
発行を指令する。次に、シーケンサ1004は2回目の
ライトサイクルが完了すると、命令の実行を完了する。
上述したように、第4の実施例においては、コプロセッ
サ制御信号903 、904をリセット信号1011で
ラッチしてコプロセッサ識別信号1012. 1013
を生成し、命令デコーダ1004で単一の命令バイトD
Oと、上記コプロセッサ識別信号線1012.1013
とを同時にデコードすることにより、単一の命令バイト
で4穐類のコプロセッサに対する制御を変えることがで
きる。
サ制御信号903 、904をリセット信号1011で
ラッチしてコプロセッサ識別信号1012. 1013
を生成し、命令デコーダ1004で単一の命令バイトD
Oと、上記コプロセッサ識別信号線1012.1013
とを同時にデコードすることにより、単一の命令バイト
で4穐類のコプロセッサに対する制御を変えることがで
きる。
なお、上記第3、第4の実施例によれば、コプロセッサ
から入力する既存の制御信号線をコプロセッサ識別に用
いることにより、コプロセッサを識別するための入力端
子を特別に設ける必要がなく、端子数を削減することが
できるという効果がある。
から入力する既存の制御信号線をコプロセッサ識別に用
いることにより、コプロセッサを識別するための入力端
子を特別に設ける必要がなく、端子数を削減することが
できるという効果がある。
[発明の効果]
以上説明したように本発明は、複数の種類が異なるコプ
ロセッサを接続可能で、且つ前記複数のコプロセッサは
同時に接続されることがないマイクロプロセッサにおい
て、接続されているコプロセッサの識別信号と命令コー
ドとを同時にデコードするので、コプロセッサに対する
命令コードを削減することができ、その分プロセッサ自
身の命令バイトに割り当てることができるという効果が
ある。
ロセッサを接続可能で、且つ前記複数のコプロセッサは
同時に接続されることがないマイクロプロセッサにおい
て、接続されているコプロセッサの識別信号と命令コー
ドとを同時にデコードするので、コプロセッサに対する
命令コードを削減することができ、その分プロセッサ自
身の命令バイトに割り当てることができるという効果が
ある。
第1図乃至第3図は本発明の第1の実施例を説明するた
めの図であって、第1図は一システムブロック図、第2
図はCPU内部ブロック図、第3図は命令マツプ図、第
4図及び第5図は本発明の第2の実施例を説明するため
の図であって、第4図はシステムブロック図、第5図は
CPU内部ブロック図、第6図、第7図及び第8図(a
)、(b)は本発明の第3の実施例を説明するための図
であって、第6図はシステムブロック図、第7図はCP
U内部ブロック図、第8図(a)、(b)は動作タイミ
ング図、第9図、第10図、第11図(a)乃至(d)
は本発明の第4の実施例を説明するための図であって、
第9図はシステムブロック図、第10図はCPU内部ブ
ロック図、第11図(a)乃至(d)は動作タイミング
図、第12図乃至第14図は従来のコプロセッサ制御方
式を説明するための図であって、第12図はシステムブ
ロック図、第13図はCPU内部ブロック図、第14図
は命令マツプ図、第15図(a)は第1のコプロセッサ
に対する5EQIシーケンスのフローチャート図、第1
5図(b)は第2のコプロセッサに対する5EQ2のシ
ーケンスのフローチャート図、第15図(c)は第3の
コプロセッサに対する5EQ3シーケンスのフローチャ
ート図、第15図(d)は第4のコプロセッサに対する
5EQ4シーケンスのフローチャート図である。 100 、400 、600 、900 、1200
、 CP U、101゜401 、601 、901
、1201 、コプロセッサ、102゜402 、60
2 、902 、1202.外部バス、202 、50
2 。 702 、1002.1302.命令バッファ、203
、503 。 703 、1003.1303.命令デコーダ、204
、504 。
めの図であって、第1図は一システムブロック図、第2
図はCPU内部ブロック図、第3図は命令マツプ図、第
4図及び第5図は本発明の第2の実施例を説明するため
の図であって、第4図はシステムブロック図、第5図は
CPU内部ブロック図、第6図、第7図及び第8図(a
)、(b)は本発明の第3の実施例を説明するための図
であって、第6図はシステムブロック図、第7図はCP
U内部ブロック図、第8図(a)、(b)は動作タイミ
ング図、第9図、第10図、第11図(a)乃至(d)
は本発明の第4の実施例を説明するための図であって、
第9図はシステムブロック図、第10図はCPU内部ブ
ロック図、第11図(a)乃至(d)は動作タイミング
図、第12図乃至第14図は従来のコプロセッサ制御方
式を説明するための図であって、第12図はシステムブ
ロック図、第13図はCPU内部ブロック図、第14図
は命令マツプ図、第15図(a)は第1のコプロセッサ
に対する5EQIシーケンスのフローチャート図、第1
5図(b)は第2のコプロセッサに対する5EQ2のシ
ーケンスのフローチャート図、第15図(c)は第3の
コプロセッサに対する5EQ3シーケンスのフローチャ
ート図、第15図(d)は第4のコプロセッサに対する
5EQ4シーケンスのフローチャート図である。 100 、400 、600 、900 、1200
、 CP U、101゜401 、601 、901
、1201 、コプロセッサ、102゜402 、60
2 、902 、1202.外部バス、202 、50
2 。 702 、1002.1302.命令バッファ、203
、503 。 703 、1003.1303.命令デコーダ、204
、504 。
Claims (3)
- (1)複数の種類が異なるコプロセッサの一つを選択的
にプロセッサに接続するコプロセッサ制御方式において
、前記プロセッサの命令セット中に前記コプロセッサに
対する命令として前記複数種類のコプロセッサに共通の
単一の命令コードを備え、前記プロセッサは前記共通の
命令コードとコプロセッサの識別信号とをデコードして
、前記複数の種類が異なるコプロセッサのうちの一つを
選択的に制御することを特徴とするコプロセッサ制御方
式。 - (2)前記コプロセッサの識別信号は前記プロセッサの
外部より与えられるものであることを特徴とする特許請
求の範囲第1項に記載のコプロセッサ制御方式。 - (3)前記コプロセッサの識別信号は、コプロセッサ制
御信号をリセット信号でラッチして得られるものである
ことを特徴とする特許請求の範囲第1項に記載のコプロ
セッサ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62301827A JPH01142967A (ja) | 1987-11-30 | 1987-11-30 | コプロセッサ制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62301827A JPH01142967A (ja) | 1987-11-30 | 1987-11-30 | コプロセッサ制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01142967A true JPH01142967A (ja) | 1989-06-05 |
JPH0578864B2 JPH0578864B2 (ja) | 1993-10-29 |
Family
ID=17901638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62301827A Granted JPH01142967A (ja) | 1987-11-30 | 1987-11-30 | コプロセッサ制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01142967A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0534770A2 (en) * | 1991-09-27 | 1993-03-31 | Dell Usa L.P. | User transparent system for using any one of a family of processors in a single socket |
WO2000068782A1 (fr) * | 1999-05-06 | 2000-11-16 | Hitachi, Ltd. | Procede de mise au point d'un circuit integre a semiconducteur |
-
1987
- 1987-11-30 JP JP62301827A patent/JPH01142967A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0534770A2 (en) * | 1991-09-27 | 1993-03-31 | Dell Usa L.P. | User transparent system for using any one of a family of processors in a single socket |
EP0534770A3 (en) * | 1991-09-27 | 1994-11-09 | Dell Usa Lp | User transparent system for using any one of a family of processors in a single socket |
WO2000068782A1 (fr) * | 1999-05-06 | 2000-11-16 | Hitachi, Ltd. | Procede de mise au point d'un circuit integre a semiconducteur |
Also Published As
Publication number | Publication date |
---|---|
JPH0578864B2 (ja) | 1993-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS638489B2 (ja) | ||
JPS62243058A (ja) | マルチプロセツサシステムの割込制御方法 | |
JPH01142967A (ja) | コプロセッサ制御方式 | |
JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
EP0376003A2 (en) | Multiprocessing system with interprocessor communications facility | |
JPS61241833A (ja) | 命令コ−ドアクセス制御装置 | |
JPH0520120A (ja) | 並列処理コンピユータシステム | |
JP2990800B2 (ja) | 割込み処理装置 | |
JP2846904B2 (ja) | 付加演算装置制御方式 | |
JPS62221059A (ja) | 中央処理装置 | |
JP2667285B2 (ja) | 割込制御装置 | |
JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
JPH0242587A (ja) | 画像処理装置 | |
JPH0683640A (ja) | 割込応答処理方式 | |
JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
JPH0567035A (ja) | Dma転送におけるデータアライメント方式 | |
JPS62269237A (ja) | デ−タプロセツサ | |
JPS6260033A (ja) | マイクロプロセツサ制御方式 | |
JPS63310059A (ja) | ディジタル処理装置 | |
JPH05324534A (ja) | Dma転送方式 | |
EP1193606A2 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
JPH06301632A (ja) | Dma制御装置および制御方法 | |
JPS6217776B2 (ja) | ||
JPH01250118A (ja) | データ処理システム | |
JPH03246654A (ja) | データ転送制御方法 |