JPH01135070A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH01135070A JPH01135070A JP62294617A JP29461787A JPH01135070A JP H01135070 A JPH01135070 A JP H01135070A JP 62294617 A JP62294617 A JP 62294617A JP 29461787 A JP29461787 A JP 29461787A JP H01135070 A JPH01135070 A JP H01135070A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- semiconductor
- film
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 238000003486 chemical etching Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/148—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
本発明は高温用半導体デバイスを形成するための半導体
基板の製造方法、特にβ−5iC半導体基板を製造する
方法に関し、 絶縁層上にβ−5iC層を形成し、そこに形成される半
導体デバイスの性能向上を図ることを目的とし、 半導体単結晶基体上に、これとは異る半導体層をエピタ
キシャル成長する工程と、前記半導体層との間に絶縁膜
をはさんで支持基板を形成する工程と、前記半導体層を
残して、前記基板を除去する工程とを含み構成する。
基板の製造方法、特にβ−5iC半導体基板を製造する
方法に関し、 絶縁層上にβ−5iC層を形成し、そこに形成される半
導体デバイスの性能向上を図ることを目的とし、 半導体単結晶基体上に、これとは異る半導体層をエピタ
キシャル成長する工程と、前記半導体層との間に絶縁膜
をはさんで支持基板を形成する工程と、前記半導体層を
残して、前記基板を除去する工程とを含み構成する。
[産業上の利用分野]
本発明は高温用半導体デバイスを形成するための半導体
基板の製造方法、特にβ−9iC半導体基板を製造する
方法に関する。
基板の製造方法、特にβ−9iC半導体基板を製造する
方法に関する。
高温用半導体デバイスを形成するための半導体基板とし
てヘテロエピタキシャル法にて、半導体基体にエネルギ
ーバンドギャップの大きいβ−5iC層を成長したもの
が提案されている。
てヘテロエピタキシャル法にて、半導体基体にエネルギ
ーバンドギャップの大きいβ−5iC層を成長したもの
が提案されている。
[従来の技術]
第3図は従来の方法によるβ−9iC半導体基板を用い
た高温用MO5FETの断面図である。
た高温用MO5FETの断面図である。
図において、101は500 gm程度のN型Si基体
、102はへテロエピタキシャル法により成長した厚さ
lJLm程度9層抵抗300Ω/口程度(7)N型β−
SiC層、103は0.6gm程度のN・ ドレイン領
域、105は500λ程度のゲー ζト絶縁膜、106
は絶縁膜、107はソース電極、108はゲート電極、
109はドレイン電極である。
、102はへテロエピタキシャル法により成長した厚さ
lJLm程度9層抵抗300Ω/口程度(7)N型β−
SiC層、103は0.6gm程度のN・ ドレイン領
域、105は500λ程度のゲー ζト絶縁膜、106
は絶縁膜、107はソース電極、108はゲート電極、
109はドレイン電極である。
このMOSFETはエネルギーバンドギャップの大きい
β−SiC層中に形成されているので、相当な高温にな
るまでイントリンシックな動作をしない、そのために高
温環境(500〜600℃程度)の中で使用するデバイ
スとして最適なものである。
β−SiC層中に形成されているので、相当な高温にな
るまでイントリンシックな動作をしない、そのために高
温環境(500〜600℃程度)の中で使用するデバイ
スとして最適なものである。
[発明が解決しようとする問題点]
しかし上述の従来方法によるβ−9iC基板を用いたデ
バイスはリーク電流が大さという欠点があった。
バイスはリーク電流が大さという欠点があった。
その理由は、1つはエピタキシャル成長したβ−9iC
層102が完全な単結晶にはならないため、P°型ソー
ス領域103及びP・ ドレイン領域104とN型β−
5iC層102との間に形成されるPN接合がリーキイ
であること、他の1つはSi基体101の電子移動度が
β−9iC層102のそれよりも1桁程度大きいので、
Si基体lot中を電流が流れ易くなっていることによ
るものである。
層102が完全な単結晶にはならないため、P°型ソー
ス領域103及びP・ ドレイン領域104とN型β−
5iC層102との間に形成されるPN接合がリーキイ
であること、他の1つはSi基体101の電子移動度が
β−9iC層102のそれよりも1桁程度大きいので、
Si基体lot中を電流が流れ易くなっていることによ
るものである。
そこで本発明は、Si基体の代わりに絶縁膜上にβ−9
iC層を形成し、そこに形成される半導体デバイスの性
能向上を図ることを目的とするものである。
iC層を形成し、そこに形成される半導体デバイスの性
能向上を図ることを目的とするものである。
[問題点を解決するための手段]
上記問題点は、半導体単結晶基体上に、これとは異る半
導体層をエピタキシャル成長する工程と、前記半導体層
との間に絶縁膜をはさんで支持基板を形成する工程と、
2半導体層を残して、前記基板を除去する工程とを含む
ことを特徴とする。
導体層をエピタキシャル成長する工程と、前記半導体層
との間に絶縁膜をはさんで支持基板を形成する工程と、
2半導体層を残して、前記基板を除去する工程とを含む
ことを特徴とする。
[作用1
すなわち、本発明は、少なくともいずれか一方に絶−膜
を被着した2つの基板で、一方にはβ−SiC層が形成
されているものを分子間力を利用して接着するなどして
、絶縁膜上にβ−9iC層を形成するものである。
を被着した2つの基板で、一方にはβ−SiC層が形成
されているものを分子間力を利用して接着するなどして
、絶縁膜上にβ−9iC層を形成するものである。
これによって、β−5iC層に半導体デバイスを形成す
る場合、β−5iC層の下が電気的に絶縁されているた
め、リーク電流の小さいデバイスを形成でき、高温用半
導体デバイスの性能向上を図ることができる。
る場合、β−5iC層の下が電気的に絶縁されているた
め、リーク電流の小さいデバイスを形成でき、高温用半
導体デバイスの性能向上を図ることができる。
[実施例]
以下、本発明を図示の一実施例により具体的に説明する
。
。
第1図は本発明の一実施例における半導体基板の製造工
程を示す模式断面図で、第2図は他の実施例における接
着する2つの基板の3種の組合せの模式断面図である。
程を示す模式断面図で、第2図は他の実施例における接
着する2つの基板の3種の組合せの模式断面図である。
第1図において、1は第2の基板のSi基体、2はS
i02膜、3は第1の基板のβ−5rC層、4は第1の
基板のSi単結晶基体を示す。
i02膜、3は第1の基板のβ−5rC層、4は第1の
基板のSi単結晶基体を示す。
同図に示すように、本発明に係る高温用半導体デバイス
形成のために用いる半導体基板の製造方法においては、
例えば(a)図におけるように、厚さ600 uLm程
度のN型Si単結晶基体4に厚さ、0.54m程度のN
型β−5iC層3をヘテロエピタキシャ成長法により形
成した第1の基板と、厚さ600ルm程度のN型Si基
体1に厚さ0.5〜lpm程度のS io2膜2をCV
D法又は熱酸化法により被着した第2の基板を用意する
。このときβ−SiC層3の導電型は導入する不純物に
より制御でき、例えばN型の場合は02あるいはN2な
どがある。
形成のために用いる半導体基板の製造方法においては、
例えば(a)図におけるように、厚さ600 uLm程
度のN型Si単結晶基体4に厚さ、0.54m程度のN
型β−5iC層3をヘテロエピタキシャ成長法により形
成した第1の基板と、厚さ600ルm程度のN型Si基
体1に厚さ0.5〜lpm程度のS io2膜2をCV
D法又は熱酸化法により被着した第2の基板を用意する
。このときβ−SiC層3の導電型は導入する不純物に
より制御でき、例えばN型の場合は02あるいはN2な
どがある。
そして(b)に示すように、前記第1の基板と前記第2
の基板とを重ね合わせる。このときにはまだ第1の基板
と第2の基板は強固に接着してはいない、そこでこの状
態でそれぞれの基板間に200V位の電圧を印加したま
ま600℃の高温中で熱処理をする。そして、更に印加
電圧をはずし1100℃、30分間程度、窒素中で7ニ
ールすると分子間力の作用により第1の基板と第2の基
板は強固に接着する。
の基板とを重ね合わせる。このときにはまだ第1の基板
と第2の基板は強固に接着してはいない、そこでこの状
態でそれぞれの基板間に200V位の電圧を印加したま
ま600℃の高温中で熱処理をする。そして、更に印加
電圧をはずし1100℃、30分間程度、窒素中で7ニ
ールすると分子間力の作用により第1の基板と第2の基
板は強固に接着する。
この後、(C)図に示すように、第1の基板の不要のS
i単結晶基体4をメカニカルにラッピングするかケミカ
ルにエツチングして除去する。このとき薄いβ−5iC
層3を同時に除去しないように注意する必要があるが、
Si単結晶基体4に比べてβ−9iC層3が硬いこと及
びSi単結晶基体4を溶融するエツチング液1例えば弗
酸/硝酸系のエツチング液には反応しないことにより比
較的、精度よ<Si単結晶基体4のみ除去できる。
i単結晶基体4をメカニカルにラッピングするかケミカ
ルにエツチングして除去する。このとき薄いβ−5iC
層3を同時に除去しないように注意する必要があるが、
Si単結晶基体4に比べてβ−9iC層3が硬いこと及
びSi単結晶基体4を溶融するエツチング液1例えば弗
酸/硝酸系のエツチング液には反応しないことにより比
較的、精度よ<Si単結晶基体4のみ除去できる。
同図(d)は、更に第2の基板のβ−9iC層3が接着
している面と反対の面のS i02膜2を除去して出来
上がった高温用半導体デバイス形成用半導体基板である
。
している面と反対の面のS i02膜2を除去して出来
上がった高温用半導体デバイス形成用半導体基板である
。
この後、更にβ−SiC層3のエピタキシャル成長時に
おけるミスフィツトから生ずる欠陥を除去するために、
β−5iC層3の表面層を少し除去してやれば、なお−
層良好な半導体基板を得ることができる。
おけるミスフィツトから生ずる欠陥を除去するために、
β−5iC層3の表面層を少し除去してやれば、なお−
層良好な半導体基板を得ることができる。
第2図は本発明に係る製造方法を適用できる2つの基板
の3種の組合せを表わす構造断面図である。
の3種の組合せを表わす構造断面図である。
図において、lは第2の基板のSt基体、2は5iOz
WJ、3は第1の基板のβ−9iC層、4は第1の基板
のSi単結晶基体、5は’Ji02膜、6はPSG膜を
示す、この他にも種々の組合せが毒えられることは言う
までもない。
WJ、3は第1の基板のβ−9iC層、4は第1の基板
のSi単結晶基体、5は’Ji02膜、6はPSG膜を
示す、この他にも種々の組合せが毒えられることは言う
までもない。
本発明の他の実施例を第3図を参照して、以下に説明す
る。
る。
第3図は、本発明の他の実施例における半導体基板の製
造工程を示す模式断面図である6図において、第1図及
び第2図と同等の部材には同一符号を附しである。この
図に示すように、まず先に説明したのと同様に、厚さ6
00 pmのN型Si単結晶基体4に厚さ0.5gm程
度のN型β−SiC層3をエピタキシャル成長させ(第
3図(a))lかる後、1000℃前後で熱酸化するな
どして、少なくともβ−5iC層3上に0゜2gm程度
の厚さの5i02膜5を形成する。熱酸化した場合は第
3図(b)のごとく、β−SiC層3上だけでなくSi
単結晶基体4上にもS i02膜が形成される。このあ
と、ジクロルシランを用いたCVD法などにより、多結
晶シリコン(Si)7を、そのβ−SiC層3上のS
i02膜の上での厚さが500gm程度になるまで堆積
させる。そして、先の実施例と同様、メカニカルラッピ
ングするか、ケミカルにエツチングして、Si単結晶基
体4を、β−SiC層3が露出するまで除去すると、第
3図(d)に示すごとき、高温用半導体デバイスの形成
に適した半導体基板を得ることができる。なお、多結晶
Si7にかえて多結晶SiCをCVD成長させてもよい
。
造工程を示す模式断面図である6図において、第1図及
び第2図と同等の部材には同一符号を附しである。この
図に示すように、まず先に説明したのと同様に、厚さ6
00 pmのN型Si単結晶基体4に厚さ0.5gm程
度のN型β−SiC層3をエピタキシャル成長させ(第
3図(a))lかる後、1000℃前後で熱酸化するな
どして、少なくともβ−5iC層3上に0゜2gm程度
の厚さの5i02膜5を形成する。熱酸化した場合は第
3図(b)のごとく、β−SiC層3上だけでなくSi
単結晶基体4上にもS i02膜が形成される。このあ
と、ジクロルシランを用いたCVD法などにより、多結
晶シリコン(Si)7を、そのβ−SiC層3上のS
i02膜の上での厚さが500gm程度になるまで堆積
させる。そして、先の実施例と同様、メカニカルラッピ
ングするか、ケミカルにエツチングして、Si単結晶基
体4を、β−SiC層3が露出するまで除去すると、第
3図(d)に示すごとき、高温用半導体デバイスの形成
に適した半導体基板を得ることができる。なお、多結晶
Si7にかえて多結晶SiCをCVD成長させてもよい
。
[発明の効果]
以上のように本発明によれば、高温用半導体デバイスを
形成するために用いる半導体基板は、デバイスの形成さ
れるβ−9iC層の下が電気的に絶縁されているので、
リーク電流の小さい性能のすぐれたデバイス形成が可能
となる。
形成するために用いる半導体基板は、デバイスの形成さ
れるβ−9iC層の下が電気的に絶縁されているので、
リーク電流の小さい性能のすぐれたデバイス形成が可能
となる。
更に基板の接着という非常に単純で易しい技術を使って
いるので、安価に高温用半導体基板を提供できるメリッ
トもある。
いるので、安価に高温用半導体基板を提供できるメリッ
トもある。
第1図は本発明の一実施例における半導体基板の製造工
程を示す模式断面図、 第2図は本発明の製造方法を適用できる2つの基板の3
種の組合せを表わす模式断面図、第3図は本発明の他の
実施例における半導体基板の製造工程を示す模式断面図
、 第4図は従来の製造方法による半導体基板を用いて形成
したMO3FETデバイスの模式断面図である。 図において、 l・・・支持基板のSi基体、 2.5,106・・・S i02膜、 3・・・β−5iC層、 4・・・Si単結晶基体、 6・・・P S Glgi。 7・・・多結晶Si層、 101・・・N型Si基体、 102・・・N型β−9iC層、 103・・・P0型ソース領域、 104・・・Pφ型トドレイン領域 105・・・ゲートS i02膜、 107・・・ソース電極。 108・・・ゲート電極、 109・・・ドレイン電極。 (C) 第1図 (b) 第2図 (Q) (b) (C) 、+ff1l と2)イen l@イP1tz 6 r
js!l”fJ イ$164茜工dj、?vJ3’ff
vlfta a第4図
程を示す模式断面図、 第2図は本発明の製造方法を適用できる2つの基板の3
種の組合せを表わす模式断面図、第3図は本発明の他の
実施例における半導体基板の製造工程を示す模式断面図
、 第4図は従来の製造方法による半導体基板を用いて形成
したMO3FETデバイスの模式断面図である。 図において、 l・・・支持基板のSi基体、 2.5,106・・・S i02膜、 3・・・β−5iC層、 4・・・Si単結晶基体、 6・・・P S Glgi。 7・・・多結晶Si層、 101・・・N型Si基体、 102・・・N型β−9iC層、 103・・・P0型ソース領域、 104・・・Pφ型トドレイン領域 105・・・ゲートS i02膜、 107・・・ソース電極。 108・・・ゲート電極、 109・・・ドレイン電極。 (C) 第1図 (b) 第2図 (Q) (b) (C) 、+ff1l と2)イen l@イP1tz 6 r
js!l”fJ イ$164茜工dj、?vJ3’ff
vlfta a第4図
Claims (4)
- (1)半導体単結晶基体上に、これとは異る半導体層を
エピタキシャル成長する工程と、前記半導体層との間に
絶縁膜をはさんで支持基板を形成する工程と、前記半導
体層を残して、前記基板を除去する工程とを含むことを
特徴とする半導体基板の製造方法。 - (2)前記基体上の半導体層と支持基板となるべく基板
の少なくともいずれか一方に絶縁膜を被着した後、互い
に接着させることにより、前記半導体装置との間に絶縁
膜をはさんで支持基板を形成することを特徴とする特許
請求の範囲第1項に記載の半導体基板の製造方法。 - (3)前記半導体層に絶縁膜を付着した後、この上に支
持基板となるべき多結晶半導体層を被着形成することに
より、前記半導体層との間に絶縁膜をはさんで支持基板
を形成することを特徴とする特許請求の範囲第1項に記
載の半導体基板の製造方法。 - (4)半導体単結晶基体がシリコン単結晶であり、半導
体層がβ−SiC層であることを特徴とする特許請求の
範囲第2項もしくは第3項に記載の半導体基板の製造方
法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62294617A JPH067594B2 (ja) | 1987-11-20 | 1987-11-20 | 半導体基板の製造方法 |
KR1019880014571A KR910009609B1 (ko) | 1987-11-20 | 1988-11-05 | 실리콘 카바이드 기판의 제조방법 |
US07/271,878 US4983538A (en) | 1987-11-20 | 1988-11-16 | Method for fabricating a silicon carbide substrate |
DE3855249T DE3855249T2 (de) | 1987-11-20 | 1988-11-18 | Verfahren zur Herstellung eines Siliciumcarbidsubstrats |
EP88402910A EP0317445B1 (en) | 1987-11-20 | 1988-11-18 | Method for fabricating a silicon carbide substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62294617A JPH067594B2 (ja) | 1987-11-20 | 1987-11-20 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01135070A true JPH01135070A (ja) | 1989-05-26 |
JPH067594B2 JPH067594B2 (ja) | 1994-01-26 |
Family
ID=17810076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62294617A Expired - Fee Related JPH067594B2 (ja) | 1987-11-20 | 1987-11-20 | 半導体基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4983538A (ja) |
EP (1) | EP0317445B1 (ja) |
JP (1) | JPH067594B2 (ja) |
KR (1) | KR910009609B1 (ja) |
DE (1) | DE3855249T2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6307232B1 (en) | 1997-06-06 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having lateral high breakdown voltage element |
JP2007073986A (ja) * | 2000-10-17 | 2007-03-22 | Osram Opto Semiconductors Gmbh | GaNベースの半導体デバイスを製造する方法 |
US8043937B2 (en) | 2009-03-26 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
US8513090B2 (en) | 2009-07-16 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate, and semiconductor device |
JP2014154885A (ja) * | 2013-02-12 | 2014-08-25 | Infineon Technologies Ag | 複合材ウェハおよびその製造方法 |
JP2016063198A (ja) * | 2014-09-22 | 2016-04-25 | 株式会社Sumco | 貼合せSiCウェーハの製造方法及び貼合せSiCウェーハ |
JP2020021828A (ja) * | 2018-08-01 | 2020-02-06 | 国立研究開発法人物質・材料研究機構 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5241211A (en) * | 1989-12-20 | 1993-08-31 | Nec Corporation | Semiconductor device |
JPH04365377A (ja) * | 1991-06-13 | 1992-12-17 | Agency Of Ind Science & Technol | 半導体装置 |
JPH0574669A (ja) * | 1991-09-18 | 1993-03-26 | Rohm Co Ltd | 半導体装置の製造方法 |
JP3058954B2 (ja) * | 1991-09-24 | 2000-07-04 | ローム株式会社 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
US5366924A (en) * | 1992-03-16 | 1994-11-22 | At&T Bell Laboratories | Method of manufacturing an integrated circuit including planarizing a wafer |
US5334281A (en) * | 1992-04-30 | 1994-08-02 | International Business Machines Corporation | Method of forming thin silicon mesas having uniform thickness |
US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
US5258318A (en) * | 1992-05-15 | 1993-11-02 | International Business Machines Corporation | Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon |
US5349207A (en) * | 1993-02-22 | 1994-09-20 | Texas Instruments Incorporated | Silicon carbide wafer bonded to a silicon wafer |
US5465680A (en) * | 1993-07-01 | 1995-11-14 | Dow Corning Corporation | Method of forming crystalline silicon carbide coatings |
US5354717A (en) * | 1993-07-29 | 1994-10-11 | Motorola, Inc. | Method for making a substrate structure with improved heat dissipation |
US5415126A (en) * | 1993-08-16 | 1995-05-16 | Dow Corning Corporation | Method of forming crystalline silicon carbide coatings at low temperatures |
US5378912A (en) * | 1993-11-10 | 1995-01-03 | Philips Electronics North America Corporation | Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region |
US6171931B1 (en) * | 1994-12-15 | 2001-01-09 | Sgs-Thomson Microelectronics S.R.L. | Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication |
US5563428A (en) * | 1995-01-30 | 1996-10-08 | Ek; Bruce A. | Layered structure of a substrate, a dielectric layer and a single crystal layer |
US5759908A (en) * | 1995-05-16 | 1998-06-02 | University Of Cincinnati | Method for forming SiC-SOI structures |
US6144546A (en) * | 1996-12-26 | 2000-11-07 | Kabushiki Kaisha Toshiba | Capacitor having electrodes with two-dimensional conductivity |
SE9700215L (sv) * | 1997-01-27 | 1998-02-18 | Abb Research Ltd | Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken |
FR2765398B1 (fr) * | 1997-06-25 | 1999-07-30 | Commissariat Energie Atomique | Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises |
FR2781082B1 (fr) * | 1998-07-10 | 2002-09-20 | Commissariat Energie Atomique | Structure semiconductrice en couche mince comportant une couche de repartition de chaleur |
US20020089016A1 (en) | 1998-07-10 | 2002-07-11 | Jean-Pierre Joly | Thin layer semi-conductor structure comprising a heat distribution layer |
US6903373B1 (en) * | 1999-11-23 | 2005-06-07 | Agere Systems Inc. | SiC MOSFET for use as a power switch and a method of manufacturing the same |
WO2001082384A1 (de) * | 2000-04-26 | 2001-11-01 | Osram Opto Semiconductors Gmbh | Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren |
US7319247B2 (en) * | 2000-04-26 | 2008-01-15 | Osram Gmbh | Light emitting-diode chip and a method for producing same |
TWI289944B (en) * | 2000-05-26 | 2007-11-11 | Osram Opto Semiconductors Gmbh | Light-emitting-diode-element with a light-emitting-diode-chip |
US6689669B2 (en) * | 2001-11-03 | 2004-02-10 | Kulite Semiconductor Products, Inc. | High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane |
FR2837322B1 (fr) * | 2002-03-14 | 2005-02-04 | Commissariat Energie Atomique | DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE |
US8529724B2 (en) * | 2003-10-01 | 2013-09-10 | The Charles Stark Draper Laboratory, Inc. | Anodic bonding of silicon carbide to glass |
US7115182B2 (en) | 2004-06-15 | 2006-10-03 | Agency For Science, Technology And Research | Anodic bonding process for ceramics |
JP5621199B2 (ja) * | 2008-04-24 | 2014-11-05 | 住友電気工業株式会社 | Si(1−v−w−x)CwAlxNv基材の製造方法、エピタキシャルウエハの製造方法、Si(1−v−w−x)CwAlxNv基材およびエピタキシャルウエハ |
JP2009280484A (ja) * | 2008-04-24 | 2009-12-03 | Sumitomo Electric Ind Ltd | Si(1−v−w−x)CwAlxNv基材の製造方法、エピタキシャルウエハの製造方法、Si(1−v−w−x)CwAlxNv基材およびエピタキシャルウエハ |
JP2009280903A (ja) | 2008-04-24 | 2009-12-03 | Sumitomo Electric Ind Ltd | Si(1−v−w−x)CwAlxNv基材の製造方法、エピタキシャルウエハの製造方法、Si(1−v−w−x)CwAlxNv基材およびエピタキシャルウエハ |
CN103991840B (zh) * | 2014-05-21 | 2016-01-13 | 北京遥测技术研究所 | 一种用于超高温环境下的SiC绝压腔制备方法 |
US11346018B2 (en) * | 2017-03-02 | 2022-05-31 | Shin-Etsu Chemical Co., Ltd. | Silicon carbide substrate production method and silicon carbide substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5283164A (en) * | 1975-12-30 | 1977-07-11 | Seiko Epson Corp | Production of thin film semiconductor substrate |
JPS60186012A (ja) * | 1984-03-06 | 1985-09-21 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPS61142753A (ja) * | 1984-12-17 | 1986-06-30 | Toshiba Corp | 複合半導体基板の製造方法 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4139401A (en) * | 1963-12-04 | 1979-02-13 | Rockwell International Corporation | Method of producing electrically isolated semiconductor devices on common crystalline substrate |
US3400309A (en) * | 1965-10-18 | 1968-09-03 | Ibm | Monolithic silicon device containing dielectrically isolatng film of silicon carbide |
GB1224801A (en) * | 1967-03-01 | 1971-03-10 | Sony Corp | Methods of manufacturing semiconductor devices |
US3508980A (en) * | 1967-07-26 | 1970-04-28 | Motorola Inc | Method of fabricating an integrated circuit structure with dielectric isolation |
US3577285A (en) * | 1968-03-28 | 1971-05-04 | Ibm | Method for epitaxially growing silicon carbide onto a crystalline substrate |
US3571919A (en) * | 1968-09-25 | 1971-03-23 | Texas Instruments Inc | Semiconductor device fabrication |
GB1288278A (ja) * | 1968-12-31 | 1972-09-06 | ||
US3900943A (en) * | 1973-06-07 | 1975-08-26 | Dow Corning | Silicon semiconductor device array and method of making same |
DE2332822B2 (de) * | 1973-06-28 | 1978-04-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium |
US3956032A (en) * | 1974-09-24 | 1976-05-11 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | Process for fabricating SiC semiconductor devices |
US3936329A (en) * | 1975-02-03 | 1976-02-03 | Texas Instruments Incorporated | Integral honeycomb-like support of very thin single crystal slices |
JPS605070B2 (ja) * | 1976-06-29 | 1985-02-08 | 三菱電機株式会社 | Mos構造電界効果半導体デバイスの製造方法 |
US4028149A (en) * | 1976-06-30 | 1977-06-07 | Ibm Corporation | Process for forming monocrystalline silicon carbide on silicon substrates |
US4066483A (en) * | 1976-07-07 | 1978-01-03 | Western Electric Company, Inc. | Gate-controlled bidirectional switching device |
DE2638270C2 (de) * | 1976-08-25 | 1983-01-27 | Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen | Verfahren zur Herstellung großflächiger, freitragender Platten aus Silicium |
JPS6014000B2 (ja) * | 1977-05-25 | 1985-04-10 | シャープ株式会社 | 炭化硅素基板の製造方法 |
JPS53146300A (en) * | 1977-05-25 | 1978-12-20 | Sharp Corp | Production of silicon carbide substrate |
JPS5443200A (en) * | 1977-09-13 | 1979-04-05 | Sharp Corp | Production of silicon carbide substrate |
NL7710164A (nl) * | 1977-09-16 | 1979-03-20 | Philips Nv | Werkwijze ter behandeling van een eenkristal- lijn lichaam. |
JPS6045159B2 (ja) * | 1978-02-03 | 1985-10-08 | シャープ株式会社 | 炭化珪素結晶層の製造方法 |
US4582561A (en) * | 1979-01-25 | 1986-04-15 | Sharp Kabushiki Kaisha | Method for making a silicon carbide substrate |
JPS5838399B2 (ja) * | 1979-04-26 | 1983-08-23 | シャープ株式会社 | 炭化珪素結晶層の製造方法 |
JPS5838400B2 (ja) * | 1979-04-28 | 1983-08-23 | シャープ株式会社 | 炭化珪素結晶層の製造方法 |
JPS55149192A (en) * | 1979-05-07 | 1980-11-20 | Sharp Corp | Manufacture of silicon carbide crystal layer |
JPS56137617A (en) * | 1980-03-28 | 1981-10-27 | Sharp Corp | Semiconductor crystal substrate |
JPS5825280A (ja) * | 1982-07-19 | 1983-02-15 | Hitachi Ltd | 光電変換用受光面 |
JPS5946648A (ja) * | 1982-09-10 | 1984-03-16 | Nippon Telegr & Teleph Corp <Ntt> | メンブレンの製造方法 |
JPS5998533A (ja) * | 1982-11-26 | 1984-06-06 | Hitachi Ltd | 半導体基板およびその製造方法 |
JPS60150621A (ja) * | 1984-01-18 | 1985-08-08 | Sanyo Electric Co Ltd | SiC半導体装置用基板 |
JPS60186066A (ja) * | 1984-03-05 | 1985-09-21 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
JPS6173345A (ja) * | 1984-09-19 | 1986-04-15 | Toshiba Corp | 半導体装置 |
US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
JP2615390B2 (ja) * | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
KR910003169B1 (ko) * | 1985-11-12 | 1991-05-20 | 가부시끼가이샤 한도다이 에네르기 겐뀨소 | 반도체 장치 제조 방법 및 장치 |
JPH0669085B2 (ja) * | 1986-09-05 | 1994-08-31 | 富士通株式会社 | 半導体基板の製造方法 |
JPH0828487B2 (ja) * | 1986-12-16 | 1996-03-21 | 富士通株式会社 | 半導体装置の製造方法 |
JPS63222447A (ja) * | 1987-03-11 | 1988-09-16 | Sony Corp | 半導体基板 |
JPS63226042A (ja) * | 1987-03-13 | 1988-09-20 | Fujitsu Ltd | 半導体装置の製造方法 |
GB2206445A (en) * | 1987-07-01 | 1989-01-05 | Spectrol Reliance Ltd | Method of manufacturing dielectrically isolated integrated circuits and circuit elements |
JPH0199457A (ja) * | 1987-10-12 | 1989-04-18 | Seiko Epson Corp | ヒステリシスモータの回転子 |
JP2692091B2 (ja) * | 1987-10-31 | 1997-12-17 | 株式会社日本自動車部品総合研究所 | 炭化ケイ素半導体膜およびその製造方法 |
JP2534525B2 (ja) * | 1987-12-19 | 1996-09-18 | 富士通株式会社 | β−炭化シリコン層の製造方法 |
US4855075A (en) * | 1988-03-14 | 1989-08-08 | Sandoz Ltd. | Ethoxylates of alkyl and alkenyl catechols |
-
1987
- 1987-11-20 JP JP62294617A patent/JPH067594B2/ja not_active Expired - Fee Related
-
1988
- 1988-11-05 KR KR1019880014571A patent/KR910009609B1/ko not_active IP Right Cessation
- 1988-11-16 US US07/271,878 patent/US4983538A/en not_active Expired - Lifetime
- 1988-11-18 DE DE3855249T patent/DE3855249T2/de not_active Expired - Fee Related
- 1988-11-18 EP EP88402910A patent/EP0317445B1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5283164A (en) * | 1975-12-30 | 1977-07-11 | Seiko Epson Corp | Production of thin film semiconductor substrate |
JPS60186012A (ja) * | 1984-03-06 | 1985-09-21 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPS61142753A (ja) * | 1984-12-17 | 1986-06-30 | Toshiba Corp | 複合半導体基板の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6307232B1 (en) | 1997-06-06 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having lateral high breakdown voltage element |
JP2007073986A (ja) * | 2000-10-17 | 2007-03-22 | Osram Opto Semiconductors Gmbh | GaNベースの半導体デバイスを製造する方法 |
US8043937B2 (en) | 2009-03-26 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
US8513090B2 (en) | 2009-07-16 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate, and semiconductor device |
US8653536B2 (en) | 2009-07-16 | 2014-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate, and semiconductor device |
JP2014154885A (ja) * | 2013-02-12 | 2014-08-25 | Infineon Technologies Ag | 複合材ウェハおよびその製造方法 |
JP2016063198A (ja) * | 2014-09-22 | 2016-04-25 | 株式会社Sumco | 貼合せSiCウェーハの製造方法及び貼合せSiCウェーハ |
JP2020021828A (ja) * | 2018-08-01 | 2020-02-06 | 国立研究開発法人物質・材料研究機構 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0317445B1 (en) | 1996-05-01 |
EP0317445A3 (en) | 1990-01-10 |
US4983538A (en) | 1991-01-08 |
KR910009609B1 (ko) | 1991-11-23 |
JPH067594B2 (ja) | 1994-01-26 |
DE3855249T2 (de) | 1996-08-14 |
EP0317445A2 (en) | 1989-05-24 |
KR890008951A (ko) | 1989-07-13 |
DE3855249D1 (de) | 1996-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01135070A (ja) | 半導体基板の製造方法 | |
JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2680083B2 (ja) | 半導体基板及びその製造方法 | |
JPS6173345A (ja) | 半導体装置 | |
US4139401A (en) | Method of producing electrically isolated semiconductor devices on common crystalline substrate | |
JPH01196873A (ja) | 炭化珪素半導体装置 | |
KR960005898A (ko) | 반도체기판 및 반도체기판의 제조방법 | |
US4238762A (en) | Electrically isolated semiconductor devices on common crystalline substrate | |
JPH01246850A (ja) | 半導体基板及びその製法 | |
JP2801704B2 (ja) | 半導体基板の製造方法 | |
JPH05335649A (ja) | ホール素子 | |
JPS6358817A (ja) | 複合半導体結晶体構造 | |
JPH01220458A (ja) | 半導体装置 | |
JPH04199632A (ja) | Soiウエハ及びその製造方法 | |
JPS60236243A (ja) | 半導体基板の製造方法 | |
JP3795150B2 (ja) | 酸化膜接着基板及びその製造方法 | |
JPH03250666A (ja) | 半導体膜の製造方法 | |
JPS62221122A (ja) | 半導体装置の製造方法 | |
JPH0518470B2 (ja) | ||
JPH03136252A (ja) | 炭化珪素ショットキ接合型電界効果トランジスタの製造方法 | |
JPS609665B2 (ja) | 半導体装置の製造方法 | |
JPH0555359A (ja) | Soi型半導体基板およびその製造方法 | |
JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
JPH09260224A (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |